JPH0845803A - 半導体素子用貼り合せシリコンウェーハの製造方法 - Google Patents
半導体素子用貼り合せシリコンウェーハの製造方法Info
- Publication number
- JPH0845803A JPH0845803A JP22612194A JP22612194A JPH0845803A JP H0845803 A JPH0845803 A JP H0845803A JP 22612194 A JP22612194 A JP 22612194A JP 22612194 A JP22612194 A JP 22612194A JP H0845803 A JPH0845803 A JP H0845803A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- bonding
- silicon wafer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 ウェーハ接合界面に非晶質層の形成が少ない
半導体素子用貼り合せシリコンウェーハの製造方法を提
供する。 【構成】 貼り合せシリコンウェーハを、電気抵抗値或
は電気伝導型の異なる複数枚のシリコンウェーハをそれ
ぞれの表面部に、厚さ１〜１００μｍ、最表面酸素濃度
０．９×１０18ａｔｏｍｓ／ｃｍ3以下の酸素低減層を
形成し、以下通常の条件で、ウェーハ表面を活性化し、
これらウェーハを接合して貼り合せることにより製造す
る。
半導体素子用貼り合せシリコンウェーハの製造方法を提
供する。 【構成】 貼り合せシリコンウェーハを、電気抵抗値或
は電気伝導型の異なる複数枚のシリコンウェーハをそれ
ぞれの表面部に、厚さ１〜１００μｍ、最表面酸素濃度
０．９×１０18ａｔｏｍｓ／ｃｍ3以下の酸素低減層を
形成し、以下通常の条件で、ウェーハ表面を活性化し、
これらウェーハを接合して貼り合せることにより製造す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ウェーハ接合界面に非
晶質層の形成がなく、あっても極めて少ない半導体素子
用貼り合せシリコンウェーハの製造方法に関する。
晶質層の形成がなく、あっても極めて少ない半導体素子
用貼り合せシリコンウェーハの製造方法に関する。
【０００２】
【従来の技術】従来一般に、ＩＧＢＴ（Insulated Gate
Bipoler Transistor）半導体素子用貼り合せシリコン
ウェーハが、電気抵抗値或は電気伝導型の異なる複数枚
のシリコンウェーハを用意し、これらを例えばＨ2Ｏ
と、比重１．１のＨ2Ｏ2水溶液と、比重０．９のＮＨ4
ＯＨの水溶液とを、Ｈ2Ｏ：Ｈ2Ｏ2：ＮＨ4ＯＨ＝７：
２：１の容量比で混合したＳＣ１（Ｓｔａｎｄａｒｄ
Ｃｌｅａｎｉｎｇ １）洗浄液で、洗浄とウェーハ表面
の活性化処理を行い、これらウェーハを重ね合せ、１１
００℃で２時間、乾燥酸素雰囲気中の条件で接合熱処理
を施すことにより製造されていることが知られている。
Bipoler Transistor）半導体素子用貼り合せシリコン
ウェーハが、電気抵抗値或は電気伝導型の異なる複数枚
のシリコンウェーハを用意し、これらを例えばＨ2Ｏ
と、比重１．１のＨ2Ｏ2水溶液と、比重０．９のＮＨ4
ＯＨの水溶液とを、Ｈ2Ｏ：Ｈ2Ｏ2：ＮＨ4ＯＨ＝７：
２：１の容量比で混合したＳＣ１（Ｓｔａｎｄａｒｄ
Ｃｌｅａｎｉｎｇ １）洗浄液で、洗浄とウェーハ表面
の活性化処理を行い、これらウェーハを重ね合せ、１１
００℃で２時間、乾燥酸素雰囲気中の条件で接合熱処理
を施すことにより製造されていることが知られている。
【０００３】
【発明が解決しようとする課題】近年の半導体装置の高
集積化、高出力化への要望は強く、かかる要望に対応し
得る半導体素子用貼り合せシリコンウェーハ（以下、貼
り合せウェーハと言う）が必要とされているが、上記の
従来の貼り合せウェーハでは、表面活性化処理として行
うＳＣ１洗浄によりウェーハ表面に成長する厚さ０．６
〜０．９ｎｍの自然酸化膜に起因して接合熱処理後に、
その貼り合せ界面に厚さ２〜１０ｎｍの不連続な非晶質
ＳｉＯｘ（Ｘ＝０．２〜０．３）層の形成が避けられ
ず、これが原因で、シリコン原子同士の共有結合による
連続且つ滑らかなシリコン／シリコン界面の達成は困難
となり上記の要望に満足に対応出来ないのが現状であ
る。また貼り合せ熱処理前のウェーハが最表面で１．０
×１０18ａｔｏｍｓ／ｃｍ3以上の酸素濃度をもつこと
も知られている。
集積化、高出力化への要望は強く、かかる要望に対応し
得る半導体素子用貼り合せシリコンウェーハ（以下、貼
り合せウェーハと言う）が必要とされているが、上記の
従来の貼り合せウェーハでは、表面活性化処理として行
うＳＣ１洗浄によりウェーハ表面に成長する厚さ０．６
〜０．９ｎｍの自然酸化膜に起因して接合熱処理後に、
その貼り合せ界面に厚さ２〜１０ｎｍの不連続な非晶質
ＳｉＯｘ（Ｘ＝０．２〜０．３）層の形成が避けられ
ず、これが原因で、シリコン原子同士の共有結合による
連続且つ滑らかなシリコン／シリコン界面の達成は困難
となり上記の要望に満足に対応出来ないのが現状であ
る。また貼り合せ熱処理前のウェーハが最表面で１．０
×１０18ａｔｏｍｓ／ｃｍ3以上の酸素濃度をもつこと
も知られている。
【０００４】
【課題を解決するための手段】上記の観点から、本発明
者等は、接合界面に非晶質層の形成の少ない貼り合せウ
ェーハを製造すべく研究を進めたところ、上記従来の貼
り合せウェーハの製造において、表面活性化処理前のそ
れぞれのウェーハを、窒素雰囲気又は酸素雰囲気で１０
５０〜１３５０℃の温度範囲で加熱処理して、前記ウェ
ーハ表面に厚さ１〜１００μｍにして、ウェーハ最表面
の酸素濃度で０．９×１０18ａｔｏｍｓ／ｃｍ3以下の
酸素低減層を形成し、この状態で、通常の表面活性化処
理を行い、ついで、これらウェーハを重ね合せ、１１０
０℃で２時間、乾燥酸素雰囲気中の条件で、接合熱処理
を施すと、接合界面に非晶質層の形成がないか、またあ
ったとしても極めて少ない貼り合せウェーハを得るとい
う研究結果を得たのである。
者等は、接合界面に非晶質層の形成の少ない貼り合せウ
ェーハを製造すべく研究を進めたところ、上記従来の貼
り合せウェーハの製造において、表面活性化処理前のそ
れぞれのウェーハを、窒素雰囲気又は酸素雰囲気で１０
５０〜１３５０℃の温度範囲で加熱処理して、前記ウェ
ーハ表面に厚さ１〜１００μｍにして、ウェーハ最表面
の酸素濃度で０．９×１０18ａｔｏｍｓ／ｃｍ3以下の
酸素低減層を形成し、この状態で、通常の表面活性化処
理を行い、ついで、これらウェーハを重ね合せ、１１０
０℃で２時間、乾燥酸素雰囲気中の条件で、接合熱処理
を施すと、接合界面に非晶質層の形成がないか、またあ
ったとしても極めて少ない貼り合せウェーハを得るとい
う研究結果を得たのである。
【０００５】本発明は、上記研究結果にもとづいて得ら
れたもので、電気抵抗値或は電気伝導型の異なる複数枚
のシリコンウェーハのそれぞれの表面をＳＣ１洗浄によ
り活性化した後、これらウェーハを接合して、貼り合せ
シリコンウェーハを製造する方法において、上記活性化
処理に先立ち、上記ウェーハの表面部に、厚さ１〜１０
０μｍ、最表面酸素濃度０．９×１０18ａｔｏｍｓ／ｃ
ｍ3以下の酸素低減層を形成することにより、ウェーハ
接合界面に非晶質層の形成がなく、またあっても極めて
少ない貼り合せウェーハの製造方法に特徴を有する。
れたもので、電気抵抗値或は電気伝導型の異なる複数枚
のシリコンウェーハのそれぞれの表面をＳＣ１洗浄によ
り活性化した後、これらウェーハを接合して、貼り合せ
シリコンウェーハを製造する方法において、上記活性化
処理に先立ち、上記ウェーハの表面部に、厚さ１〜１０
０μｍ、最表面酸素濃度０．９×１０18ａｔｏｍｓ／ｃ
ｍ3以下の酸素低減層を形成することにより、ウェーハ
接合界面に非晶質層の形成がなく、またあっても極めて
少ない貼り合せウェーハの製造方法に特徴を有する。
【０００６】なお、本発明の方法において、上記の如
く、酸素低減層の厚さ及び酸素濃度を上記の通りに限定
した理由を説明する。 （ａ）厚さ 上記厚さが１μｍ未満では、所望の非晶質層形成抑制効
果が得られず、一方その値が１００μｍを越えても、上
記効果に著しい向上が認められず、したがって経済性を
考慮して、その値を１〜１００μｍ、望ましくは５〜５
０μｍに定めた。 （ｂ）最表面酸素濃度 最表面酸素濃度が０．９×１０18ａｔｏｍｓ／ｃｍ3を
越えると、これらの酸素原子が接合表面に向かって起こ
す外方拡散による非晶質層の形成、ないしは成長が助長
され、非晶質形成抑制効果が不充分で、ウェーハ接合界
面に非晶質層の形成が進行してしまうから、その値を
０．９×１０18ａｔｏｍｓ／ｃｍ3以下、望ましくは
０．７×１０18ａｔｏｍｓ／ｃｍ3に定めた。
く、酸素低減層の厚さ及び酸素濃度を上記の通りに限定
した理由を説明する。 （ａ）厚さ 上記厚さが１μｍ未満では、所望の非晶質層形成抑制効
果が得られず、一方その値が１００μｍを越えても、上
記効果に著しい向上が認められず、したがって経済性を
考慮して、その値を１〜１００μｍ、望ましくは５〜５
０μｍに定めた。 （ｂ）最表面酸素濃度 最表面酸素濃度が０．９×１０18ａｔｏｍｓ／ｃｍ3を
越えると、これらの酸素原子が接合表面に向かって起こ
す外方拡散による非晶質層の形成、ないしは成長が助長
され、非晶質形成抑制効果が不充分で、ウェーハ接合界
面に非晶質層の形成が進行してしまうから、その値を
０．９×１０18ａｔｏｍｓ／ｃｍ3以下、望ましくは
０．７×１０18ａｔｏｍｓ／ｃｍ3に定めた。
【０００７】
【実施例】つぎに、この発明の方法を実施例により具体
的に説明する。まず、ＣＺ法で引き上げられた直径：１
２５ｍｍのシリコン単結晶棒から作製した表１に示す特
性を有するウェーハＡ〜Ｆを用意した。
的に説明する。まず、ＣＺ法で引き上げられた直径：１
２５ｍｍのシリコン単結晶棒から作製した表１に示す特
性を有するウェーハＡ〜Ｆを用意した。
【０００８】上記ウェーハＡとＢとの組合せ、ウェーハ
ＣとＤとの組合せ及びウェーハＥとＦとの組合せでもっ
て、これらのウェーハＡ〜Ｆに、表２に示した酸素低減
層形成処理条件で、夫々４時間の熱処理を行い、ついで
ＳＣ１洗浄液で、洗浄及び表面活性化、表面７の自然酸
化膜の形成を行った後、表２に示される組合せで夫々重
ね合せ乾燥酸素雰囲気中で１１００℃、２時間の接合熱
処理を行い本発明法１〜３を実施し、それぞれ貼り合せ
ウェーハを製造した。
ＣとＤとの組合せ及びウェーハＥとＦとの組合せでもっ
て、これらのウェーハＡ〜Ｆに、表２に示した酸素低減
層形成処理条件で、夫々４時間の熱処理を行い、ついで
ＳＣ１洗浄液で、洗浄及び表面活性化、表面７の自然酸
化膜の形成を行った後、表２に示される組合せで夫々重
ね合せ乾燥酸素雰囲気中で１１００℃、２時間の接合熱
処理を行い本発明法１〜３を実施し、それぞれ貼り合せ
ウェーハを製造した。
【０００９】ついで、比較の目的で、酸素低減層形成処
理を行なわない以外は同一の条件で、従来法１〜３を行
い、貼り合せウェーハを製造した。
理を行なわない以外は同一の条件で、従来法１〜３を行
い、貼り合せウェーハを製造した。
【００１０】上記、本発明法１〜３及び従来法１〜３に
よる貼り合せウェーハの接合面中央部から、接合面長
さ：５ｍｍの透過電子顕微鏡（ＴＥＭ）用試料を切り出
し、ＴＥＭを用いて接合面における非晶質層の形成の有
無、形成されている場合には、その形態及び最大層厚さ
測定した。その結果を表２に示した。
よる貼り合せウェーハの接合面中央部から、接合面長
さ：５ｍｍの透過電子顕微鏡（ＴＥＭ）用試料を切り出
し、ＴＥＭを用いて接合面における非晶質層の形成の有
無、形成されている場合には、その形態及び最大層厚さ
測定した。その結果を表２に示した。
【００１１】
【表１】
【００１２】
【表２】
【００１３】
【発明の効果】表２の結果から明らかな様に、本発明法
１〜３による貼り合せウェーハは、従来法１〜３による
貼り合せウェーハと比較して、その貼り合せ界面におけ
る非晶質層の存在がないか、またあったとしても極めて
少ないため、この貼り合せウェーハを高圧パワーデバイ
ス等の半導体素子用のウェーハとして利用した場合、優
れた半導体素子特性が得られ、設計が容易になり、有用
性を著しく発揮するものである。
１〜３による貼り合せウェーハは、従来法１〜３による
貼り合せウェーハと比較して、その貼り合せ界面におけ
る非晶質層の存在がないか、またあったとしても極めて
少ないため、この貼り合せウェーハを高圧パワーデバイ
ス等の半導体素子用のウェーハとして利用した場合、優
れた半導体素子特性が得られ、設計が容易になり、有用
性を著しく発揮するものである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 降屋 久 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内 (72)発明者 新行内 隆之 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内
Claims (1)
- 【請求項１】 電気抵抗値或は電気伝導型の異なる複数
枚のシリコンウェーハを接合して、高耐圧デバイス等の
半導体素子用貼り合せシリコンウェーハを製造する方法
において、上記シリコンウェーハの表面部に、厚さ１〜
１００μｍ、最表面酸素濃度０．９×１０18atoms／ｃ
ｍ3以下の酸素低減層を形成することを特徴とするウェ
ーハ接合界面に非晶質層の形成が少ない半導体素子用貼
り合せシリコンウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22612194A JP3162914B2 (ja) | 1994-05-26 | 1994-09-21 | 半導体素子用貼り合せシリコンウェーハの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11307694 | 1994-05-26 | ||
| JP6-113076 | 1994-05-26 | ||
| JP22612194A JP3162914B2 (ja) | 1994-05-26 | 1994-09-21 | 半導体素子用貼り合せシリコンウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0845803A true JPH0845803A (ja) | 1996-02-16 |
| JP3162914B2 JP3162914B2 (ja) | 2001-05-08 |
Family
ID=26452098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22612194A Expired - Fee Related JP3162914B2 (ja) | 1994-05-26 | 1994-09-21 | 半導体素子用貼り合せシリコンウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3162914B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142524A (ja) * | 2003-04-29 | 2005-06-02 | Soi Tec Silicon On Insulator Technologies | 半導体ウエハの接着前表面処理 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69220835T2 (de) | 1991-04-08 | 1998-02-12 | Nissen Kagaku Kk | Verfahren zum Herstellen eines mehrschichtig geformten Gegenstandes |
| DE10061767B4 (de) | 1999-12-17 | 2009-10-15 | Asahi Kasei Kabushiki Kaisha | Polyacetalharzzusammensetzung |
-
1994
- 1994-09-21 JP JP22612194A patent/JP3162914B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142524A (ja) * | 2003-04-29 | 2005-06-02 | Soi Tec Silicon On Insulator Technologies | 半導体ウエハの接着前表面処理 |
| JP4549726B2 (ja) * | 2003-04-29 | 2010-09-22 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 半導体ウエハの接着前表面処理 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3162914B2 (ja) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7470233B2 (ja) | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム | |
| CN109155276B (zh) | 用于半导体结构的支撑件 | |
| EP0843345B1 (en) | Method of manufacturing a semiconductor article | |
| US7232743B2 (en) | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same | |
| DE10131249A1 (de) | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material | |
| DE112011100532T5 (de) | Erzeugung von Nanodraht-Feldeffekttransistoren mit mehreren Durchmessern | |
| DE69231777T2 (de) | Verfahren zur Herstellung eines Halbleitersubstrats | |
| US7193294B2 (en) | Semiconductor substrate comprising a support substrate which comprises a gettering site | |
| JPH0845803A (ja) | 半導体素子用貼り合せシリコンウェーハの製造方法 | |
| JP4853990B2 (ja) | 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JP3297600B2 (ja) | 半導体基板の作製方法 | |
| TWI330383B (en) | A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure | |
| JP2801704B2 (ja) | 半導体基板の製造方法 | |
| JP3933405B2 (ja) | 半導体基板、半導体装置及びそれらの製造方法 | |
| CN114188362A (zh) | 一种特殊结构的soi及其制备方法 | |
| JP2024519177A (ja) | 陽極活性物質、その製造方法及びそれを用いたリチウム二次電池 | |
| TWI804626B (zh) | 貼合式soi晶圓的製造方法及貼合式soi晶圓 | |
| CN101145512A (zh) | 贴合晶片的制造方法 | |
| JPS60148128A (ja) | 半導体基板 | |
| JP2807614B2 (ja) | Ｓｏｉウェーハの作製方法 | |
| JP5124973B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP3112100B2 (ja) | 半導体基材の作製方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPH0878298A (ja) | シリコン半導体ウェーハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001121 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |