JPH02183510A - 半導体用基板の製法 - Google Patents
半導体用基板の製法Info
- Publication number
- JPH02183510A JPH02183510A JP337989A JP337989A JPH02183510A JP H02183510 A JPH02183510 A JP H02183510A JP 337989 A JP337989 A JP 337989A JP 337989 A JP337989 A JP 337989A JP H02183510 A JPH02183510 A JP H02183510A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafers
- bonding
- silicon
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 235000012431 wafers Nutrition 0.000 claims abstract description 72
- 238000010438 heat treatment Methods 0.000 claims abstract description 31
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 12
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 44
- 229910052710 silicon Inorganic materials 0.000 abstract description 44
- 239000010703 silicon Substances 0.000 abstract description 44
- 239000001257 hydrogen Substances 0.000 abstract description 5
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 4
- 239000001301 oxygen Substances 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical group O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 2
- 238000001035 drying Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 17
- 230000010062 adhesion mechanism Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 241000257465 Echinoidea Species 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 101100194322 Caenorhabditis elegans rei-1 gene Proteins 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003331 infrared imaging Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばシ′Ｊコンウエノ）を２枚直接貼り合
せてなる基板や貼り合せ方式のＳ ＯＩ （Ｓｉｌｉｃ
ａｎ ｏｎ １ｎｓｕｌａｔｏｒ） 基板の製造等に適
用される半導体用基板の製法に関し、特にそのウエノ１
同士を貼り合せる際の熱処理方法に関するものである。
せてなる基板や貼り合せ方式のＳ ＯＩ （Ｓｉｌｉｃ
ａｎ ｏｎ １ｎｓｕｌａｔｏｒ） 基板の製造等に適
用される半導体用基板の製法に関し、特にそのウエノ１
同士を貼り合せる際の熱処理方法に関するものである。
本発明は、ウェハ同士を貼り合せてなる半導体用基板の
製法において、親水状態にある両つニ／％表面を互に密
着させ、ウェハ表面の水酸基（ＯＨ基）の水素原子をウ
ェハ中に積極的に拡散させるような熱処理で両ウェハを
結合することにより、貼り合せに要する熱処理時間を大
幅に短縮できるようにしたものである。
製法において、親水状態にある両つニ／％表面を互に密
着させ、ウェハ表面の水酸基（ＯＨ基）の水素原子をウ
ェハ中に積極的に拡散させるような熱処理で両ウェハを
結合することにより、貼り合せに要する熱処理時間を大
幅に短縮できるようにしたものである。
２枚のシリコンウェハ同士を直線接着させて、デバイス
を作る試みがなされている。
を作る試みがなされている。
また、各種のＳＯＩ基板の作成方法の中でも最も結晶性
が良く、特性面でも優れていると考えられているものに
貼り合せ方式がある。この貼り合せ方式は、一方のシリ
コン基板の主面にＳｉｎ、膜を形成し、さらに３１０□
層又は多結晶シリコン層を介して平坦化した後、別のシ
リコン基板を貼り合せて、一方のシリコン基板を薄層に
なるまで研摩してＳＯＩ基板を作る方法である。
が良く、特性面でも優れていると考えられているものに
貼り合せ方式がある。この貼り合せ方式は、一方のシリ
コン基板の主面にＳｉｎ、膜を形成し、さらに３１０□
層又は多結晶シリコン層を介して平坦化した後、別のシ
リコン基板を貼り合せて、一方のシリコン基板を薄層に
なるまで研摩してＳＯＩ基板を作る方法である。
シリコンウェハ同士の貼り合せについては、例えば日経
マイクロデバイス１９８６年２月号第４７頁に記載され
ている様な接着メカニズムで貼り付くとしている。
マイクロデバイス１９８６年２月号第４７頁に記載され
ている様な接着メカニズムで貼り付くとしている。
シリコンウェハの貼り合せは、２枚のシリコンウェハの
接着すべき面を親水処理してウニ２＼表面に叶基を付け
て両シリコンウェハを密着した後、熱処理するものであ
るが、上記従来の考え方による接着メカニズムは、第５
図Ａ、Ｂ及びＣに示すように、先ず、両シリコンウェハ
（１）及び（２）のＤＨ基で水素結合している表面が熱
処理により脱水縮合をし、ＨｚＯとなって界面から外部
へ放出され、その後残った酸素（０）はシリコンウニ／
％ （１）及び（２）中へ拡散して行くというものであ
る。上記熱処理は１０００℃で３０分間行うとしている
。
接着すべき面を親水処理してウニ２＼表面に叶基を付け
て両シリコンウェハを密着した後、熱処理するものであ
るが、上記従来の考え方による接着メカニズムは、第５
図Ａ、Ｂ及びＣに示すように、先ず、両シリコンウェハ
（１）及び（２）のＤＨ基で水素結合している表面が熱
処理により脱水縮合をし、ＨｚＯとなって界面から外部
へ放出され、その後残った酸素（０）はシリコンウニ／
％ （１）及び（２）中へ拡散して行くというものであ
る。上記熱処理は１０００℃で３０分間行うとしている
。
更に他のＳＯＩ基板等の各種貼り合せ例でも１１００℃
で２時間行っているなどいずれの場合でも温度は１００
０℃〜１１００℃、時間は３０分〜２時間の範囲で行っ
ているのが、従来の方法である。
で２時間行っているなどいずれの場合でも温度は１００
０℃〜１１００℃、時間は３０分〜２時間の範囲で行っ
ているのが、従来の方法である。
上述した従来の貼り合せの場合には、１０００℃〜１１
００℃、３０分〜２時間の熱処理条件で行うため、特に
熱処理の時間が長くかかり過ぎて８作業効率が悪く、ま
た自動化のための枚葉処理が不可能であった。
００℃、３０分〜２時間の熱処理条件で行うため、特に
熱処理の時間が長くかかり過ぎて８作業効率が悪く、ま
た自動化のための枚葉処理が不可能であった。
本発明は、上述の点に鑑み、特に熱処理時間を大幅に短
縮してウェハ同士の貼り合せを可能にした半導体用基板
の製法を提供するものである。
縮してウェハ同士の貼り合せを可能にした半導体用基板
の製法を提供するものである。
本発明の半導体用基板の製法は、親水状態にある両ウェ
ハ表面を互に密着させ、ウエノ１表面の水酸基（叶基）
の水素原子をウェハ中に積極的に拡散させるような熱処
理で両ウェハを結合するようになす。
ハ表面を互に密着させ、ウエノ１表面の水酸基（叶基）
の水素原子をウェハ中に積極的に拡散させるような熱処
理で両ウェハを結合するようになす。
本発明のウェハの結合（即ち貼り合せ）としては、単結
晶Ｓ１、多結晶５ｉＳＳｉｎ、のいずれかの組合せによ
る貼り合せ、即ち５ｉ−３ｉの貼り合せ、ＳｌＯ□−３
ｉＯ□の貼り合せ、５ｉ−３ｉｎ２の貼り合せ等に適用
できる。
晶Ｓ１、多結晶５ｉＳＳｉｎ、のいずれかの組合せによ
る貼り合せ、即ち５ｉ−３ｉの貼り合せ、ＳｌＯ□−３
ｉＯ□の貼り合せ、５ｉ−３ｉｎ２の貼り合せ等に適用
できる。
ウェハ同志がＤＨ基で水素結合している状態で、急速加
熱すると貼り合せ界面にある水素原子は直接ウェハ中へ
拡散し、短時間でウェハの貼り合せ面と反対面より大気
中へ放出される。残った酸素はゆっくりとウェハ中へ拡
散して行く。そして、ウェハ同志はバルク結合並みの接
着（貼り合せ）が得られる。従って、熱処理時間は短時
間で可能となる。
熱すると貼り合せ界面にある水素原子は直接ウェハ中へ
拡散し、短時間でウェハの貼り合せ面と反対面より大気
中へ放出される。残った酸素はゆっくりとウェハ中へ拡
散して行く。そして、ウェハ同志はバルク結合並みの接
着（貼り合せ）が得られる。従って、熱処理時間は短時
間で可能となる。
本発明のシリコンウェハ接着メカニズムの考え方を第１
図Ａ、 Ｂ及びＣに示す。
図Ａ、 Ｂ及びＣに示す。
２枚のシリコンウェハ（１）及び（２）を親水処理して
その貼り合せ面（１ａ）及び（１ｂ）に叶基を残す。乾
燥後、両面（１ａ）及び（１ｂ）を密着する。即ち貼り
合せる。この状態で第１図Ａに示すように水素結合によ
り両シリコンウェハ（１）及び（２）が吸着する。次い
で、バルクシリコンと同等な接着強度にするため、。
その貼り合せ面（１ａ）及び（１ｂ）に叶基を残す。乾
燥後、両面（１ａ）及び（１ｂ）を密着する。即ち貼り
合せる。この状態で第１図Ａに示すように水素結合によ
り両シリコンウェハ（１）及び（２）が吸着する。次い
で、バルクシリコンと同等な接着強度にするため、。
熱処理を行う。熱処理は急速加速であり、このときの状
態は従来の考え方と異なり、脱水縮合ではなく、直接水
素原子がウェハ（１）及び（２）内を拡散すると考えて
いる。何故なら、赤外線映像装置（サーモピュア）で観
察すると急速加熱した場合には貼り合せ面（ｌａ） （
ｌｂ）から外部への水蒸気（Ｈ２Ｏ） の放出が見ら
れなくなるためである。しかし、ウェハ（１）及び（２
）同志は確実に接着されることから第１図已に示す接着
メカニズムが考えられる。即ち、急速加熱（例えば数１
０秒で８００℃程度まで急加熱）すると貼り合せ界面に
ある水素原子（Ｈ）は直接シリコンウェハ（１）及び（
２）中へ拡散してしまう。
態は従来の考え方と異なり、脱水縮合ではなく、直接水
素原子がウェハ（１）及び（２）内を拡散すると考えて
いる。何故なら、赤外線映像装置（サーモピュア）で観
察すると急速加熱した場合には貼り合せ面（ｌａ） （
ｌｂ）から外部への水蒸気（Ｈ２Ｏ） の放出が見ら
れなくなるためである。しかし、ウェハ（１）及び（２
）同志は確実に接着されることから第１図已に示す接着
メカニズムが考えられる。即ち、急速加熱（例えば数１
０秒で８００℃程度まで急加熱）すると貼り合せ界面に
ある水素原子（Ｈ）は直接シリコンウェハ（１）及び（
２）中へ拡散してしまう。
次に、第１図Ｃに示すように短時間（３０ｓｅｃ）
で水素原子は貼り合せ面と反対の表面から大気中へ放出
される。その後、残った酸素原子（０）はゆっくりとシ
リコンウェハ（１）及び（２）中へ拡散して行く。従っ
て、貼り合せの強度は、貼り合せ界面から水素原子が無
くなった時に十分な状態になると考えて良い。
で水素原子は貼り合せ面と反対の表面から大気中へ放出
される。その後、残った酸素原子（０）はゆっくりとシ
リコンウェハ（１）及び（２）中へ拡散して行く。従っ
て、貼り合せの強度は、貼り合せ界面から水素原子が無
くなった時に十分な状態になると考えて良い。
因みに、１１００℃に於けるシリコン中の水素の拡散速
度は１０００ μｍ／分であり、約３３ｓｅｃで５００
μｍの厚さのシリコンウェハ内を通過してしまうこと
になる。尚、酸素の拡散速度は約０．４μｍ／分程度で
ある。本例では１０００℃〜１１００℃における熱処理
時間は０．５分〜３０分で十分であり、急速加熱による
スリップライン（結晶欠陥）が発生しない範囲で出来る
だけ短時間で行うことが作業効率の向上になる。上記の
ような急速加熱、短時間加熱としては、赤外ランプ（Ｉ
Ｒ）アニール炉等を用いて行うことができる。
度は１０００ μｍ／分であり、約３３ｓｅｃで５００
μｍの厚さのシリコンウェハ内を通過してしまうこと
になる。尚、酸素の拡散速度は約０．４μｍ／分程度で
ある。本例では１０００℃〜１１００℃における熱処理
時間は０．５分〜３０分で十分であり、急速加熱による
スリップライン（結晶欠陥）が発生しない範囲で出来る
だけ短時間で行うことが作業効率の向上になる。上記の
ような急速加熱、短時間加熱としては、赤外ランプ（Ｉ
Ｒ）アニール炉等を用いて行うことができる。
次に、本発明の実施例を示す。
第２図Ａ及びＢはｐ形シリコンウェハ（１１）とｎ形シ
リコンウェハ（１２）を上述した本発明に係る貼り合せ
ウェハの熱処理方法を用いて貼り合せ、ＰＮ接合（ｊ）
を有するシリコン基板（１３）を製造した例である。
リコンウェハ（１２）を上述した本発明に係る貼り合せ
ウェハの熱処理方法を用いて貼り合せ、ＰＮ接合（ｊ）
を有するシリコン基板（１３）を製造した例である。
第３図はＳＯＩ基板の製造に適用した場合である。互に
一生面にＳｉｎ、膜（１４）を形成したシリコンウェハ
〈１５）及び（１６）を用意しく同図Ａ参照）、次いで
両シリコンウェハ（１５）及び（１６）の５ｉｎ２膜（
１４）（１４）同志を本発明に係る貼り合せウェハの熱
処理方法を用いて貼り合わせる（同図Ｂ参照）。しかる
後、シリコンウェハ（１５）を裏面より薄層（１５八）
になるまで研磨して目的のＳＯＩ基板（１７）を製造す
る（同図Ｃ参照）。
一生面にＳｉｎ、膜（１４）を形成したシリコンウェハ
〈１５）及び（１６）を用意しく同図Ａ参照）、次いで
両シリコンウェハ（１５）及び（１６）の５ｉｎ２膜（
１４）（１４）同志を本発明に係る貼り合せウェハの熱
処理方法を用いて貼り合わせる（同図Ｂ参照）。しかる
後、シリコンウェハ（１５）を裏面より薄層（１５八）
になるまで研磨して目的のＳＯＩ基板（１７）を製造す
る（同図Ｃ参照）。
第４図は他のＳＯＩ基板の製造に適用した場合である。
先ず、シリコンウェハ（２１）の主面にフォトリソグラ
フィー技術を用いて複数の凸部（２２）が形成されるよ
うに所定パターンの段差を形成する。
フィー技術を用いて複数の凸部（２２）が形成されるよ
うに所定パターンの段差を形成する。
そして、その主面上に絶縁膜例えば５ｉｌｋ２膜（２３
）を形成し、さらに段差を埋めるために、例えば多結晶
シリコン層、Ｓｉｎ、膜又はＳ ＯＧ（Ｓｐｉｎ ｏｎ
ｇｌａｓｓ）層等の平坦化用の層（２４）を形成し、
この層（２４）を平坦研摩する（同図Ａ参照）。次に、
平坦化用の層（２４）に別のシリコンウェハ（２５）を
上述した本発明に係る貼り合せウェハの熱処理方法を用
いて貼り合せる（同図Ｂ参照）。
）を形成し、さらに段差を埋めるために、例えば多結晶
シリコン層、Ｓｉｎ、膜又はＳ ＯＧ（Ｓｐｉｎ ｏｎ
ｇｌａｓｓ）層等の平坦化用の層（２４）を形成し、
この層（２４）を平坦研摩する（同図Ａ参照）。次に、
平坦化用の層（２４）に別のシリコンウェハ（２５）を
上述した本発明に係る貼り合せウェハの熱処理方法を用
いて貼り合せる（同図Ｂ参照）。
しかる後、ＳｉＯ□膜（２３）を研磨ストッパーとして
シリコンウェハ（２１）を裏面より５ｉｎ２膜（２３）
の面まで研磨し、５ｉｎ２膜（２３）で絶縁分離された
複数の島状シリコン薄層（２１Ａ） を形成し、目的
のＳｏｌ基板（２６）を製造する（同図Ｃ参照）。
シリコンウェハ（２１）を裏面より５ｉｎ２膜（２３）
の面まで研磨し、５ｉｎ２膜（２３）で絶縁分離された
複数の島状シリコン薄層（２１Ａ） を形成し、目的
のＳｏｌ基板（２６）を製造する（同図Ｃ参照）。
上述の本状によれば、水素結合により両ウェハを吸着し
たのち、１０００℃〜１１００℃で急速加熱して貼り合
せ界面にある水素原子を直接ウェハ中へ拡散して大気中
に放出するような接着メカニズムによって両ウェハを貼
り合せるようにしたことにより、熱処理時間を従来の３
０分〜２時間から０．５分〜３０分に大幅に短縮するこ
とが出来る。スリップなどの結晶欠陥を発生させない範
囲で短い方の時間で良い。従って、このような貼り合せ
ウェハの製造に際しての作業効率を大幅に向上すること
ができる。また枚葉処理等の自動化に対応しやすくなる
。
たのち、１０００℃〜１１００℃で急速加熱して貼り合
せ界面にある水素原子を直接ウェハ中へ拡散して大気中
に放出するような接着メカニズムによって両ウェハを貼
り合せるようにしたことにより、熱処理時間を従来の３
０分〜２時間から０．５分〜３０分に大幅に短縮するこ
とが出来る。スリップなどの結晶欠陥を発生させない範
囲で短い方の時間で良い。従って、このような貼り合せ
ウェハの製造に際しての作業効率を大幅に向上すること
ができる。また枚葉処理等の自動化に対応しやすくなる
。
そして、本状による貼り合せの接着強度は従来法と同様
にバルク並に強いものである。また本状では赤外ランプ
アニール炉等の短時間加熱炉を使用することができる。
にバルク並に強いものである。また本状では赤外ランプ
アニール炉等の短時間加熱炉を使用することができる。
Ｃ発明の効果〕
本発明によれば、ウェハ同志の貼り合せに際し、水素結
合で両ウェハを貼り合せた後、急速加熱して貼り合せ界
面の水素原子が直接ウェハ中へ拡散するような接着メカ
ニズムで貼り合せるようになしている。従って、貼り合
せ時の熱処理時間を従来より大幅に短縮することができ
、作業効率を向上することができる。そして、貼り合せ
ウェハの接着強度はバルク並に強い。また枚葉処理等の
自動化に対応しやすくなるものである。
合で両ウェハを貼り合せた後、急速加熱して貼り合せ界
面の水素原子が直接ウェハ中へ拡散するような接着メカ
ニズムで貼り合せるようになしている。従って、貼り合
せ時の熱処理時間を従来より大幅に短縮することができ
、作業効率を向上することができる。そして、貼り合せ
ウェハの接着強度はバルク並に強い。また枚葉処理等の
自動化に対応しやすくなるものである。
従って、半導体ウェハを２枚直接貼り合せてなる基板、
或は貼り合せ方式の３０１基板等の製造に適用して好適
ならしめるものである。
或は貼り合せ方式の３０１基板等の製造に適用して好適
ならしめるものである。
第１図Ａ−Ｃは本発明のシリコンウェハ接着メカニズム
の考え方を示す説明図、第２図Ａ及びＢは本発明をＰＮ
接合を有するシリコン基板の製造に適用した場合の工程
図、第３図Ａ−Ｃは、本発明をＳＯＩ基板の製造に適用
した場合の工程図、第４図Ａ−Ｃは本発明を他のＳＯＩ
基板の製造に適用した場合の工程図、第５図Ａ−Ｃは従
来のシリコンウェハ接着メカニズムの考え方を示す説明
図である。 （１）（２）はシリコンウェハ、（１１）はｐ形シリコ
ンウエバ、（１２）はｎ形シリコンウェハ、（ｊ）は接
合、（１４）は５ｉｎ２膜、（１５） （１６）はシリ
コンウェハ、（１５Ａ）はシリコンＲＮ 、（２１）
（２５）はシリコンウェハ、（２３）はＳｉＯ□膜、（
２４）は平坦化用の層、（２１八）は島状シリコン薄層
である。 代 理 人 松 隈 秀 盛 ２・・・ソｌＪ］ソウエｌ＼ 不発６ハにづするンリコソウエハＪ妾港のメカニス゛ム
の毅明口第１図 Ｉｔ・・・Ｐｆンリコンウエハ １２・・・ｎギノ’Ｉコツウェハ ４（４ご日月１−イ禿ろ −実大缶例のエキ１１２１第
２図 ｆ、２・・ ソリコツつエバ イ疋鬼のン゛ｌコツウェハｊ令１のノカニ又゛ムの説明
口第５図 二丁″−１１１−７．：ネｉｌ？ 正７子平成 １年 ２７日 平成 １年 特 許 願 第 ３３７９号２、発明の名
称 半導体用基板の製法 （１）明細書第２頁６行「直線接着」とあるを「直接接
着」に訂正する。 （２）同、第５頁１２行、１３行’ （ｌａ）及び（ｌ
ｂ） Ｊとあるを「（ｌａ）及び（２ａ）」に夫々訂正
する。 （３）同、第６頁３行「（ｌａ） （ｌｂ） Ｊとある
を「（ｌａ）（２ａ） Ｊに訂正する。 以 上 ３、７ｉｔｉ正をする打 事件との関係 特許出願人 住 所 東京部品用８北品用６丁目７番３５号名称（２
１８）ソニー株式会社 代表取締役 大 賀 典 雄 ４、代理人
の考え方を示す説明図、第２図Ａ及びＢは本発明をＰＮ
接合を有するシリコン基板の製造に適用した場合の工程
図、第３図Ａ−Ｃは、本発明をＳＯＩ基板の製造に適用
した場合の工程図、第４図Ａ−Ｃは本発明を他のＳＯＩ
基板の製造に適用した場合の工程図、第５図Ａ−Ｃは従
来のシリコンウェハ接着メカニズムの考え方を示す説明
図である。 （１）（２）はシリコンウェハ、（１１）はｐ形シリコ
ンウエバ、（１２）はｎ形シリコンウェハ、（ｊ）は接
合、（１４）は５ｉｎ２膜、（１５） （１６）はシリ
コンウェハ、（１５Ａ）はシリコンＲＮ 、（２１）
（２５）はシリコンウェハ、（２３）はＳｉＯ□膜、（
２４）は平坦化用の層、（２１八）は島状シリコン薄層
である。 代 理 人 松 隈 秀 盛 ２・・・ソｌＪ］ソウエｌ＼ 不発６ハにづするンリコソウエハＪ妾港のメカニス゛ム
の毅明口第１図 Ｉｔ・・・Ｐｆンリコンウエハ １２・・・ｎギノ’Ｉコツウェハ ４（４ご日月１−イ禿ろ −実大缶例のエキ１１２１第
２図 ｆ、２・・ ソリコツつエバ イ疋鬼のン゛ｌコツウェハｊ令１のノカニ又゛ムの説明
口第５図 二丁″−１１１−７．：ネｉｌ？ 正７子平成 １年 ２７日 平成 １年 特 許 願 第 ３３７９号２、発明の名
称 半導体用基板の製法 （１）明細書第２頁６行「直線接着」とあるを「直接接
着」に訂正する。 （２）同、第５頁１２行、１３行’ （ｌａ）及び（ｌ
ｂ） Ｊとあるを「（ｌａ）及び（２ａ）」に夫々訂正
する。 （３）同、第６頁３行「（ｌａ） （ｌｂ） Ｊとある
を「（ｌａ）（２ａ） Ｊに訂正する。 以 上 ３、７ｉｔｉ正をする打 事件との関係 特許出願人 住 所 東京部品用８北品用６丁目７番３５号名称（２
１８）ソニー株式会社 代表取締役 大 賀 典 雄 ４、代理人
Claims (1)
- 【特許請求の範囲】 親水状態にある両ウェハ表面を互に密着させ、上記ウェ
ハ表面の水酸基の水素原子を該ウェハ中に積極的に拡散
させるような熱処理で、上記両ウェハを結合する ことを特徴とする半導体用基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP337989A JPH02183510A (ja) | 1989-01-10 | 1989-01-10 | 半導体用基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP337989A JPH02183510A (ja) | 1989-01-10 | 1989-01-10 | 半導体用基板の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183510A true JPH02183510A (ja) | 1990-07-18 |
Family
ID=11555722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP337989A Pending JPH02183510A (ja) | 1989-01-10 | 1989-01-10 | 半導体用基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183510A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04322507A (ja) * | 1991-04-22 | 1992-11-12 | Matsushita Electric Ind Co Ltd | 水晶振動子の加工方法 |
| DE4303768A1 (en) * | 1992-02-14 | 1993-08-26 | Mitsubishi Electric Corp | Semiconductor device with reduced breakdown voltage - comprises semiconductor layer on first substrate and second substrate on semiconductor layer |
| JPH066168A (ja) * | 1992-06-23 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH066167A (ja) * | 1992-06-23 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH0621746A (ja) * | 1992-07-03 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH0621745A (ja) * | 1992-07-01 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH06118356A (ja) * | 1992-10-05 | 1994-04-28 | Matsushita Electric Ind Co Ltd | 半導体光導波路素子とその製造方法 |
| JP2005142524A (ja) * | 2003-04-29 | 2005-06-02 | Soi Tec Silicon On Insulator Technologies | 半導体ウエハの接着前表面処理 |
| JP2009522759A (ja) * | 2005-12-28 | 2009-06-11 | コミツサリア タ レネルジー アトミーク | 分子結合によって半導体材料でできたエレクトロルミネセントｐ−ｎ接合を作製する方法 |
| CN107180756A (zh) * | 2016-03-11 | 2017-09-19 | 胜高股份有限公司 | pn接合硅晶片的制造方法 |
| JP2017168801A (ja) * | 2016-03-11 | 2017-09-21 | 株式会社Sumco | ｐｎ接合シリコンウェーハの製造方法 |
-
1989
- 1989-01-10 JP JP337989A patent/JPH02183510A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04322507A (ja) * | 1991-04-22 | 1992-11-12 | Matsushita Electric Ind Co Ltd | 水晶振動子の加工方法 |
| DE4303768C2 (de) * | 1992-02-14 | 1995-03-09 | Mitsubishi Electric Corp | Halbleitervorrichtung mit einem bipolaren Transistor und einem Feldeffekttransistor und Verfahren zu deren Herstellung |
| DE4303768A1 (en) * | 1992-02-14 | 1993-08-26 | Mitsubishi Electric Corp | Semiconductor device with reduced breakdown voltage - comprises semiconductor layer on first substrate and second substrate on semiconductor layer |
| US5331193A (en) * | 1992-02-14 | 1994-07-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device resistant to slip line formation |
| JPH066168A (ja) * | 1992-06-23 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH066167A (ja) * | 1992-06-23 | 1994-01-14 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH0621745A (ja) * | 1992-07-01 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH0621746A (ja) * | 1992-07-03 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 水晶振動子とその製造方法 |
| JPH06118356A (ja) * | 1992-10-05 | 1994-04-28 | Matsushita Electric Ind Co Ltd | 半導体光導波路素子とその製造方法 |
| JP2005142524A (ja) * | 2003-04-29 | 2005-06-02 | Soi Tec Silicon On Insulator Technologies | 半導体ウエハの接着前表面処理 |
| JP4549726B2 (ja) * | 2003-04-29 | 2010-09-22 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 半導体ウエハの接着前表面処理 |
| JP2009522759A (ja) * | 2005-12-28 | 2009-06-11 | コミツサリア タ レネルジー アトミーク | 分子結合によって半導体材料でできたエレクトロルミネセントｐ−ｎ接合を作製する方法 |
| CN107180756A (zh) * | 2016-03-11 | 2017-09-19 | 胜高股份有限公司 | pn接合硅晶片的制造方法 |
| JP2017168801A (ja) * | 2016-03-11 | 2017-09-21 | 株式会社Sumco | ｐｎ接合シリコンウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2876470B2 (ja) | 半導体装置の製造方法 | |
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| JP2857802B2 (ja) | ２個の物体を一体に連結する方法 | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JP5663535B2 (ja) | 分子接合による結合のためのプロセスおよび装置 | |
| JPH02183510A (ja) | 半導体用基板の製法 | |
| JP4730877B2 (ja) | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| US5897362A (en) | Bonding silicon wafers | |
| JP7279284B2 (ja) | 層を転写するための方法 | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| RU2382437C1 (ru) | Способ изготовления структуры кремний-на-изоляторе | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10189405A (ja) | 直接接合シリコン基板の作製方法 | |
| JP2576163B2 (ja) | 平板接着法 | |
| TWI611462B (zh) | 絕緣層上覆矽基板及其製造方法 | |
| TWI762755B (zh) | 可分離結構及應用所述結構之分離方法 | |
| JPH01169917A (ja) | ウェーハの接着方法 | |
| JPH029148A (ja) | 集積回路用基板の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH10199840A (ja) | Ｓｏｉ基板の製造方法 | |
| TWI773852B (zh) | 製備施體底材殘餘物之方法，從該方法獲得之底材，以及此種底材之應用 | |
| JPH0824100B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3611143B2 (ja) | 張り合わせウェーハおよびその製造方法 | |
| JPS63226914A (ja) | 半導体装置の製造方法 |