JPH06267857A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06267857A JPH06267857A JP5050397A JP5039793A JPH06267857A JP H06267857 A JPH06267857 A JP H06267857A JP 5050397 A JP5050397 A JP 5050397A JP 5039793 A JP5039793 A JP 5039793A JP H06267857 A JPH06267857 A JP H06267857A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- manufacturing
- deposited
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【構成】多結晶Ｓｉ膜堆積における原料ガスをジクロル
シラン(ＳｉＨ2Ｃｌ2)とフォスフィン(ＰＨ3）を含む混
合ガスとし、その堆積温度を７５０℃以上とすることに
より、同一反応炉内で同一温度下で異なる薄膜、例え
ば、ＳｉＯ2 膜やＳｉ3Ｎ4膜を連続して堆積する。 【効果】異なる薄膜を同一炉内で連続して堆積でき、ウ
ェハの取り出しや真空排気等、膜堆積以外に要していた
時間が短縮され、ＬＳＩ製造工程のスループット向上が
図れる。
シラン(ＳｉＨ2Ｃｌ2)とフォスフィン(ＰＨ3）を含む混
合ガスとし、その堆積温度を７５０℃以上とすることに
より、同一反応炉内で同一温度下で異なる薄膜、例え
ば、ＳｉＯ2 膜やＳｉ3Ｎ4膜を連続して堆積する。 【効果】異なる薄膜を同一炉内で連続して堆積でき、ウ
ェハの取り出しや真空排気等、膜堆積以外に要していた
時間が短縮され、ＬＳＩ製造工程のスループット向上が
図れる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に、薄膜形成工程の高スループット化を図る方
法に関する。
係り、特に、薄膜形成工程の高スループット化を図る方
法に関する。
【０００２】
【従来の技術】今日のＬＳＩ製造工程では、拡散炉を用
いた減圧化学気相成長（ＬＰＣＶＤ）法により形成した
薄膜が、電極，配線，層間絶縁膜、あるいは容量膜とし
て広く用いられている。これは、形成した薄膜の均一性
が優れ、１回で多量のウェハが処理できること、また、
段差被覆性等の膜質が良好なためである。例えば、電
極，配線に利用される多結晶シリコン（Ｓｉ）膜では、
モノシラン(ＳｉＨ4）を原料ガスに用い、これを６００
〜６５０℃の温度範囲で熱分解させ膜形成を行っている
が、±５％の膜厚均一性で２００枚以上のウェハを１回
で処理可能である。また、段差被覆性はほぼ１であり、
高アスペクト溝内を完全に埋め込むことができる。
いた減圧化学気相成長（ＬＰＣＶＤ）法により形成した
薄膜が、電極，配線，層間絶縁膜、あるいは容量膜とし
て広く用いられている。これは、形成した薄膜の均一性
が優れ、１回で多量のウェハが処理できること、また、
段差被覆性等の膜質が良好なためである。例えば、電
極，配線に利用される多結晶シリコン（Ｓｉ）膜では、
モノシラン(ＳｉＨ4）を原料ガスに用い、これを６００
〜６５０℃の温度範囲で熱分解させ膜形成を行っている
が、±５％の膜厚均一性で２００枚以上のウェハを１回
で処理可能である。また、段差被覆性はほぼ１であり、
高アスペクト溝内を完全に埋め込むことができる。
【０００３】この種の方法として関連する技術は、例え
ば、ブイエルエスアイ テクノロジー，セカンド エデ
ィション，エス．エム．ジィ編集（マグローヒル，１９
８８年)２３３頁から２７１頁（VLSI Technology, S.M.
Sze ed. (McGraw-Hill,1988)pp233-271において論じら
れている。
ば、ブイエルエスアイ テクノロジー，セカンド エデ
ィション，エス．エム．ジィ編集（マグローヒル，１９
８８年)２３３頁から２７１頁（VLSI Technology, S.M.
Sze ed. (McGraw-Hill,1988)pp233-271において論じら
れている。
【０００４】
【発明が解決しようとする課題】しかし、ＬＰＣＶＤ法
による薄膜形成、例えば多結晶Ｓｉ膜堆積では、２００
ｎｍの膜堆積に要する時間が２０分程度なのに対し、ウ
ェハのローディング，アンローディング，膜堆積前後の
反応炉内真空排気といった膜堆積以外に要する時間が１
００分程度と長く、これがより一層のスループット向上
を図る上で障害となっていた。
による薄膜形成、例えば多結晶Ｓｉ膜堆積では、２００
ｎｍの膜堆積に要する時間が２０分程度なのに対し、ウ
ェハのローディング，アンローディング，膜堆積前後の
反応炉内真空排気といった膜堆積以外に要する時間が１
００分程度と長く、これがより一層のスループット向上
を図る上で障害となっていた。
【０００５】ところで、ＬＳＩの製造工程では、２種類
の薄膜を異なるＬＰＣＶＤ装置を用いて連続して堆積す
る場合がある。例えば、ＭＯＳトランジスタのゲート電
極形成工程では、ゲート酸化膜形成後、ＳｉＨ4もしく
はＳｉ2Ｈ6とＰＨ3を原料ガスに用いたＬＰＣＶＤ法に
より電極となる不純物を導入した多結晶Ｓｉ膜を堆積
し、続いて別のＬＰＣＶＤ炉において、ＳｉＨ4と亜酸
化二窒素（Ｎ2Ｏ）を原料ガスとして層間膜となるＳｉ
Ｏ2 膜を堆積し、これを公知の技術により加工してい
る。もし、２種類の薄膜が同一反応炉内で同一温度で堆
積できれば、ウェハのローディング，アンローディング
や膜堆積前後の真空排気等に要する時間を大幅に短縮す
ることができ、ＬＳＩ製造の高スループット化が図れる
はずである。
の薄膜を異なるＬＰＣＶＤ装置を用いて連続して堆積す
る場合がある。例えば、ＭＯＳトランジスタのゲート電
極形成工程では、ゲート酸化膜形成後、ＳｉＨ4もしく
はＳｉ2Ｈ6とＰＨ3を原料ガスに用いたＬＰＣＶＤ法に
より電極となる不純物を導入した多結晶Ｓｉ膜を堆積
し、続いて別のＬＰＣＶＤ炉において、ＳｉＨ4と亜酸
化二窒素（Ｎ2Ｏ）を原料ガスとして層間膜となるＳｉ
Ｏ2 膜を堆積し、これを公知の技術により加工してい
る。もし、２種類の薄膜が同一反応炉内で同一温度で堆
積できれば、ウェハのローディング，アンローディング
や膜堆積前後の真空排気等に要する時間を大幅に短縮す
ることができ、ＬＳＩ製造の高スループット化が図れる
はずである。
【０００６】しかし、従来の堆積温度は多結晶Ｓｉ膜が
４５０〜６５０℃程度、ＳｉＯ2 膜が７５０〜８５０℃
程度と大きく異なり、昇降温とその後の温度安定化に時
間を要するため、同一炉内での連続薄膜形成はスループ
ットの著しい低下を招き、現実的には困難であった。
４５０〜６５０℃程度、ＳｉＯ2 膜が７５０〜８５０℃
程度と大きく異なり、昇降温とその後の温度安定化に時
間を要するため、同一炉内での連続薄膜形成はスループ
ットの著しい低下を招き、現実的には困難であった。
【０００７】本発明の目的は、異種の薄膜形成温度を同
一として同一反応炉内で連続処理することにより薄膜形
成工程における膜堆積以外の時間を短縮し、ＬＳＩ製造
の高スループット化を図ることにある。
一として同一反応炉内で連続処理することにより薄膜形
成工程における膜堆積以外の時間を短縮し、ＬＳＩ製造
の高スループット化を図ることにある。
【０００８】
【課題を解決するための手段】上記課題は、多結晶Ｓｉ
膜形成における原料ガスをジクロルシラン（SiH2cl2)と
フォスフィン(ＰＨ3）を含む混合ガスとしてその形成温
度を従来より高い750℃以上とし、同一反応炉内で同一
温度下で異なる薄膜、例えばＳｉＯ2膜やSi3N4膜を連続
して堆積することにより達成される。
膜形成における原料ガスをジクロルシラン（SiH2cl2)と
フォスフィン(ＰＨ3）を含む混合ガスとしてその形成温
度を従来より高い750℃以上とし、同一反応炉内で同一
温度下で異なる薄膜、例えばＳｉＯ2膜やSi3N4膜を連続
して堆積することにより達成される。
【０００９】
【作用】従来技術では、不純物を導入しながら多結晶Ｓ
ｉ膜を堆積する際、原料ガスにＳｉＨ4とＰＨ3を用いて
いた。しかし、７５０℃以上で多結晶Ｓｉ膜を堆積しよ
うとした場合、ガスは反応炉口付近でほとんど消費され
てしまい、多数枚ウェハを均一性良く堆積することは困
難であった。これに対し、ＳｉＨ4 に代えてＳｉＨ2Ｃ
ｌ2を原料ガスに用いると、Ｓｉ−Ｃｌの結合エネルギ
がＳｉ−Ｈに比べ大きいため、従来より高温でもウェハ
間の膜厚均一性を維持しつつ膜堆積が可能である。従っ
て、不純物を導入した多結晶Ｓｉ膜とＳｉＯ2膜あるい
はＳi3Ｎ4膜を同一反応炉内で同一温度で連続して堆積
することができる。
ｉ膜を堆積する際、原料ガスにＳｉＨ4とＰＨ3を用いて
いた。しかし、７５０℃以上で多結晶Ｓｉ膜を堆積しよ
うとした場合、ガスは反応炉口付近でほとんど消費され
てしまい、多数枚ウェハを均一性良く堆積することは困
難であった。これに対し、ＳｉＨ4 に代えてＳｉＨ2Ｃ
ｌ2を原料ガスに用いると、Ｓｉ−Ｃｌの結合エネルギ
がＳｉ−Ｈに比べ大きいため、従来より高温でもウェハ
間の膜厚均一性を維持しつつ膜堆積が可能である。従っ
て、不純物を導入した多結晶Ｓｉ膜とＳｉＯ2膜あるい
はＳi3Ｎ4膜を同一反応炉内で同一温度で連続して堆積
することができる。
【００１０】なお、異なる薄膜を連続して堆積しようと
した場合、薄膜の種類に応じて反応炉内の圧力を変える
必要がある。また、膜堆積の際に導入した反応ガスをい
ったん排気する必要もある。しかし、圧力変更は通常１
分程度で完了し、また、反応ガスの排気も５分程度で十
分である。よって、これらがスループットの低下をまね
くことはなく、本発明の障害とはならない。
した場合、薄膜の種類に応じて反応炉内の圧力を変える
必要がある。また、膜堆積の際に導入した反応ガスをい
ったん排気する必要もある。しかし、圧力変更は通常１
分程度で完了し、また、反応ガスの排気も５分程度で十
分である。よって、これらがスループットの低下をまね
くことはなく、本発明の障害とはならない。
【００１１】
（実施例１）本実施例では、まず、不純物を導入した多
結晶Ｓｉ膜の堆積方法について述べる。図１に、実験に
用いた横型減圧ＣＶＤ装置の概略図を示す。
結晶Ｓｉ膜の堆積方法について述べる。図１に、実験に
用いた横型減圧ＣＶＤ装置の概略図を示す。
【００１２】まず、試料基板１５を治具１４に装着し、
これを反応管１１の中央へロードした。試料基板には、
Ｓｉ基板に熱酸化膜１００ｎｍを形成したものを用い
た。次に、炉扉１２を閉じ、反応管内を排気した。その
後、バルブ１９を開け、排気を行いながらＮ2ガスを流
した(本工程を以後、Ｎ2パージと称す)。その後、バル
ブ１９を閉め、再び反応管内を排気した後、バルブ１
６，１８及び１９を開けて、ＳｉＨ2Ｃｌ2を１００cc／
min、ＰＨ3を０.５cc／min、希釈用Ｎ2を１００cc／min
同時に流し、リンを導入した多結晶Ｓｉ膜を約２００
ｎｍ堆積した。反応ガスを流している間の炉内圧力は１
８０Ｐａに保持した。所定時間ガスを流して膜の堆積を
行った後、真空排気，Ｎ2 パージを行い、その後、反応
炉内を常圧として試料基板１５を取り出した。その後、
窒素雰囲気中で３０分間熱処理し、不純物の活性化を行
った。
これを反応管１１の中央へロードした。試料基板には、
Ｓｉ基板に熱酸化膜１００ｎｍを形成したものを用い
た。次に、炉扉１２を閉じ、反応管内を排気した。その
後、バルブ１９を開け、排気を行いながらＮ2ガスを流
した(本工程を以後、Ｎ2パージと称す)。その後、バル
ブ１９を閉め、再び反応管内を排気した後、バルブ１
６，１８及び１９を開けて、ＳｉＨ2Ｃｌ2を１００cc／
min、ＰＨ3を０.５cc／min、希釈用Ｎ2を１００cc／min
同時に流し、リンを導入した多結晶Ｓｉ膜を約２００
ｎｍ堆積した。反応ガスを流している間の炉内圧力は１
８０Ｐａに保持した。所定時間ガスを流して膜の堆積を
行った後、真空排気，Ｎ2 パージを行い、その後、反応
炉内を常圧として試料基板１５を取り出した。その後、
窒素雰囲気中で３０分間熱処理し、不純物の活性化を行
った。
【００１３】図２にこの方法により形成した多結晶Ｓｉ
膜の堆積温度と堆積速度の関係を示す。同図には比較の
ため、従来技術であるＳｉＨ4とＰＨ3、及びＳi2Ｈ6と
ＰＨ3を原料ガスとして用いた場合の結果も合わせて示
した。また、図３にはＳｉＨ4とＮ2Ｏを用いて堆積した
ＳｉＯ2膜、ならびにＳｉＨ2Ｃｌ2とＮＨ3 を用いて堆
積したＳｉ3Ｎ4膜の堆積速度と堆積温度の関係を示す。
これらの図から、ＳｉＨ2Ｃｌ2とＰＨ3 を用いれば、反
応ガスの供給律速とならない、すなわち反応律速系内
で、ＳｉＯ2 膜及びＳｉ3Ｎ4膜堆積と同一の温度で不純
物を導入しながら多結晶Ｓｉ膜を堆積できることがわか
る。
膜の堆積温度と堆積速度の関係を示す。同図には比較の
ため、従来技術であるＳｉＨ4とＰＨ3、及びＳi2Ｈ6と
ＰＨ3を原料ガスとして用いた場合の結果も合わせて示
した。また、図３にはＳｉＨ4とＮ2Ｏを用いて堆積した
ＳｉＯ2膜、ならびにＳｉＨ2Ｃｌ2とＮＨ3 を用いて堆
積したＳｉ3Ｎ4膜の堆積速度と堆積温度の関係を示す。
これらの図から、ＳｉＨ2Ｃｌ2とＰＨ3 を用いれば、反
応ガスの供給律速とならない、すなわち反応律速系内
で、ＳｉＯ2 膜及びＳｉ3Ｎ4膜堆積と同一の温度で不純
物を導入しながら多結晶Ｓｉ膜を堆積できることがわか
る。
【００１４】（実施例２）本実施例では、不純物を導入
した多結晶Ｓｉ膜とＳｉＯ2 膜を同一反応炉内で同一温
度で連続して堆積した例について述べる。
した多結晶Ｓｉ膜とＳｉＯ2 膜を同一反応炉内で同一温
度で連続して堆積した例について述べる。
【００１５】本実施例でも、実施例１と同様、図１に示
した装置で膜堆積を行った。
した装置で膜堆積を行った。
【００１６】まず、試料基板１５を治具１４に装着し、
これを反応管１１の中央へロードした。試料基板には、
Ｓｉ基板に熱酸化膜１００ｎｍを形成したものを用い
た。次に炉扉１２を閉じ、反応管内を排気した後、Ｎ2
パージを行い、更に反応管内を排気した後、バルブ１
６，１８及び１９を開けて、ＳｉＨ2Ｃｌ2を１００cc／
min、ＰＨ3を０.５cc／min、希釈用Ｎ2を１００cc／min
同時に流し、リンを導入した多結晶Ｓｉ膜を約１００ｎ
ｍ堆積した。反応ガスを流している間の炉内圧力は１８
０Ｐａに保持した。その後、バルブ１６，１８及び１９
を閉じ、反応ガスの供給をいったん停止した。そして、
反応炉内を５分間排気して炉内圧力を10-3Ｐａとした
後、バルブ１７及び２０を開け、ＳｉＨ4 を４０cc／mi
n、Ｎ2Ｏを１３００cc／min同時に流し、ＳｉＯ2膜を１
５０ｎｍ堆積した。その後、バルブ１７及び２０を閉
じ、炉内排気，Ｎ2 パージを行った後、常圧として試料
基板１５を取り出した。
これを反応管１１の中央へロードした。試料基板には、
Ｓｉ基板に熱酸化膜１００ｎｍを形成したものを用い
た。次に炉扉１２を閉じ、反応管内を排気した後、Ｎ2
パージを行い、更に反応管内を排気した後、バルブ１
６，１８及び１９を開けて、ＳｉＨ2Ｃｌ2を１００cc／
min、ＰＨ3を０.５cc／min、希釈用Ｎ2を１００cc／min
同時に流し、リンを導入した多結晶Ｓｉ膜を約１００ｎ
ｍ堆積した。反応ガスを流している間の炉内圧力は１８
０Ｐａに保持した。その後、バルブ１６，１８及び１９
を閉じ、反応ガスの供給をいったん停止した。そして、
反応炉内を５分間排気して炉内圧力を10-3Ｐａとした
後、バルブ１７及び２０を開け、ＳｉＨ4 を４０cc／mi
n、Ｎ2Ｏを１３００cc／min同時に流し、ＳｉＯ2膜を１
５０ｎｍ堆積した。その後、バルブ１７及び２０を閉
じ、炉内排気，Ｎ2 パージを行った後、常圧として試料
基板１５を取り出した。
【００１７】この工程に要した時間を図４に示す。同図
には、多結晶Ｓｉ膜堆積後いったんウェハを反応炉外に
取り出し、その後、別の反応炉においてＳｉＯ2 膜を堆
積した従来法における所要時間も合わせて示す。従来法
における多結晶Ｓｉ膜堆積条件は、炉内温度６３０℃，
圧力１００Ｐａ，ガス流量ＳｉＨ4／ＰＨ3＝２００／
０.５cc／minである。この従来法では、不純物を導入し
た多結晶Ｓｉ膜とＳiＯ2膜の形成に５時間４０分という
長時間を要した。これに対し、同一温度，同一反応炉内
で連続堆積した本発明では、ウェハ処理に要した時間は
３時間３０分と、従来に比べ所要時間を６２％に短縮で
きた。
には、多結晶Ｓｉ膜堆積後いったんウェハを反応炉外に
取り出し、その後、別の反応炉においてＳｉＯ2 膜を堆
積した従来法における所要時間も合わせて示す。従来法
における多結晶Ｓｉ膜堆積条件は、炉内温度６３０℃，
圧力１００Ｐａ，ガス流量ＳｉＨ4／ＰＨ3＝２００／
０.５cc／minである。この従来法では、不純物を導入し
た多結晶Ｓｉ膜とＳiＯ2膜の形成に５時間４０分という
長時間を要した。これに対し、同一温度，同一反応炉内
で連続堆積した本発明では、ウェハ処理に要した時間は
３時間３０分と、従来に比べ所要時間を６２％に短縮で
きた。
【００１８】本実施例によれば、ＳｉＨ2Ｃｌ2とＰＨ3
を原料ガスに用いたＬＰＣＶＤ法により不純物を導入し
ながら多結晶Ｓｉ膜を堆積し、その後、同一温度で同一
炉内においてＳｉＯ2 膜を堆積することにより、ＬＳＩ
製造工程の高スループット化が図れる。
を原料ガスに用いたＬＰＣＶＤ法により不純物を導入し
ながら多結晶Ｓｉ膜を堆積し、その後、同一温度で同一
炉内においてＳｉＯ2 膜を堆積することにより、ＬＳＩ
製造工程の高スループット化が図れる。
【００１９】なお、本実施例では、ＳｉＯ2膜の堆積に
あたり原料ガスにＳｉＨ4を用いたが、これに代えてＳ
ｉＨ2Ｃｌ2を用いても同様の効果が得られる。この場
合、ＳｉＯ2 膜の堆積速度が減少するため、不純物を導
入した多結晶Ｓｉ膜ならびにＳｉＯ2 膜の堆積温度を本
実施例より高温、例えば、８００〜９００℃程度とする
ことが好ましい。
あたり原料ガスにＳｉＨ4を用いたが、これに代えてＳ
ｉＨ2Ｃｌ2を用いても同様の効果が得られる。この場
合、ＳｉＯ2 膜の堆積速度が減少するため、不純物を導
入した多結晶Ｓｉ膜ならびにＳｉＯ2 膜の堆積温度を本
実施例より高温、例えば、８００〜９００℃程度とする
ことが好ましい。
【００２０】（実施例３）本実施例では、不純物を導入
した多結晶Ｓｉ膜とＳｉＮ4 膜を同一反応炉内で同一温
度で連続して堆積した例について述べる。
した多結晶Ｓｉ膜とＳｉＮ4 膜を同一反応炉内で同一温
度で連続して堆積した例について述べる。
【００２１】本実施例でも、図１に示した装置で膜堆積
を行った。まず、試料基板１５を治具１４に装着し、こ
れを反応管１１の中央へロードした。試料基板には、Ｓ
ｉ基板に熱酸化膜１００ｎｍを形成したものを用いた。
次に炉扉１２を閉じ、反応管内を排気した後、Ｎ2 パー
ジを行い、更に反応管内を排気した後、バルブ１６,１
８及び１９を開けて、ＳｉＨ2Ｃｌ2を１００cc／min、
ＰＨ3を０.５cc／min、希釈用Ｎ2を１００cc／min同時
に流し、リンを導入した多結晶Ｓｉ膜を１００ｎｍ堆積
した。反応ガスを流している間の炉内圧力は１８０Ｐａ
とした。堆積後、バルブ１６，１８及び１９を閉じ、反
応ガスの供給をいったん停止した。その後、反応炉内を
５分間排気して炉内圧力を１０-3Ｐａとした後、バルブ
１６及び２１を開け、ＳｉＨ2Ｃｌ2を２０cc／min 、Ｎ
Ｈ3を６００cc／min同時に流し、８０Ｐａの圧力下でＳ
ｉ3Ｎ4膜を１００ｎｍ堆積した。その後、バルブ１６及
び２１を閉じ、炉内排気とＮ2 パージを行った後、常圧
として試料基板１５を取り出した。
を行った。まず、試料基板１５を治具１４に装着し、こ
れを反応管１１の中央へロードした。試料基板には、Ｓ
ｉ基板に熱酸化膜１００ｎｍを形成したものを用いた。
次に炉扉１２を閉じ、反応管内を排気した後、Ｎ2 パー
ジを行い、更に反応管内を排気した後、バルブ１６,１
８及び１９を開けて、ＳｉＨ2Ｃｌ2を１００cc／min、
ＰＨ3を０.５cc／min、希釈用Ｎ2を１００cc／min同時
に流し、リンを導入した多結晶Ｓｉ膜を１００ｎｍ堆積
した。反応ガスを流している間の炉内圧力は１８０Ｐａ
とした。堆積後、バルブ１６，１８及び１９を閉じ、反
応ガスの供給をいったん停止した。その後、反応炉内を
５分間排気して炉内圧力を１０-3Ｐａとした後、バルブ
１６及び２１を開け、ＳｉＨ2Ｃｌ2を２０cc／min 、Ｎ
Ｈ3を６００cc／min同時に流し、８０Ｐａの圧力下でＳ
ｉ3Ｎ4膜を１００ｎｍ堆積した。その後、バルブ１６及
び２１を閉じ、炉内排気とＮ2 パージを行った後、常圧
として試料基板１５を取り出した。
【００２２】この工程に要した時間を図５に示す。同図
には、多結晶Ｓｉ膜堆積後、いったんウェハを反応炉外
に取り出し、その後、Ｓｉ3Ｎ4膜を堆積した従来法にお
ける結果も合わせて示した。なお、従来法における多結
晶Ｓｉ膜堆積条件は、炉内温度６３０℃，圧力１００Ｐ
ａ．ガス流量ＳｉＨ4／ＰＨ3＝２００／０.５cc／minで
ある。膜堆積を別々の反応炉で行った従来法では、５時
間３０分という長時間を要した。これに対し、同一温度
で同一反応炉内で連続堆積した本発明では、ウェハ処理
に要した時間は３時間２０分と、従来に比べ所要時間を
６１％に短縮できた。
には、多結晶Ｓｉ膜堆積後、いったんウェハを反応炉外
に取り出し、その後、Ｓｉ3Ｎ4膜を堆積した従来法にお
ける結果も合わせて示した。なお、従来法における多結
晶Ｓｉ膜堆積条件は、炉内温度６３０℃，圧力１００Ｐ
ａ．ガス流量ＳｉＨ4／ＰＨ3＝２００／０.５cc／minで
ある。膜堆積を別々の反応炉で行った従来法では、５時
間３０分という長時間を要した。これに対し、同一温度
で同一反応炉内で連続堆積した本発明では、ウェハ処理
に要した時間は３時間２０分と、従来に比べ所要時間を
６１％に短縮できた。
【００２３】本実施例によれば、ＳｉＨ2Ｃｌ2とＰＨ3
を原料ガスに用いたＬＰＣＶＤ法により不純物を導入し
ながら多結晶Ｓｉ膜を堆積し、その後、同一温度で同一
炉内においてＳｉ3Ｎ4膜を堆積することにより、ＬＳＩ
製造工程の高スループット化が図れる。
を原料ガスに用いたＬＰＣＶＤ法により不純物を導入し
ながら多結晶Ｓｉ膜を堆積し、その後、同一温度で同一
炉内においてＳｉ3Ｎ4膜を堆積することにより、ＬＳＩ
製造工程の高スループット化が図れる。
【００２４】なお、本実施例では、Ｓｉ3Ｎ4膜の堆積に
あたり原料ガスにＳｉＨ2Ｃｌ2を用いたが、これに代え
てＳｉＨ4を用いても同様の効果が得られる。
あたり原料ガスにＳｉＨ2Ｃｌ2を用いたが、これに代え
てＳｉＨ4を用いても同様の効果が得られる。
【００２５】（実施例４）本実施例では、実施例２で示
した不純物を導入した多結晶Ｓｉ膜とＳｉＯ2 膜の連続
堆積をＭＯＳトランジスタのゲート電極形成に用いた例
について述べる。
した不純物を導入した多結晶Ｓｉ膜とＳｉＯ2 膜の連続
堆積をＭＯＳトランジスタのゲート電極形成に用いた例
について述べる。
【００２６】図６に製造工程の概略図を示す。まず、抵
抗率１０Ω・cm，面方位（１００）のｐ型Ｓｉ基板１０
１の表面に、公知の選択酸化技術により素子分離用酸化
膜１０２を形成した(図６(ａ))。
抗率１０Ω・cm，面方位（１００）のｐ型Ｓｉ基板１０
１の表面に、公知の選択酸化技術により素子分離用酸化
膜１０２を形成した(図６(ａ))。
【００２７】次いで、湿式酸化法により１０ｎｍのゲー
ト酸化膜１０３を形成した。次に実施例２で述べた方法
により、同一反応炉内，同一温度で、リンを導入した多
結晶Ｓｉ膜１０４を１５０ｎｍ、ＳｉＯ2 膜１０５を２
００ｎｍ連続して堆積した。リンを導入した多結晶Ｓｉ
膜のＣＶＤ条件は、ＳｉＨ2Ｃｌ2／ＰＨ3／Ｎ2流量＝１
００／０.５／１００cc／min、圧力１８０Ｐａとした。
また、ＳｉＯ2 膜のＣＶＤ条件は、ＳｉＨ4／Ｎ2Ｏ＝４
０／１３００cc／minである。堆積温度は750℃とした。
なお、リンを導入した多結晶Ｓｉ膜１０４とＳｉＯ2 膜
１０５の堆積の間には、５分間の真空排気を行ったのみ
である。(図６(ｂ))。
ト酸化膜１０３を形成した。次に実施例２で述べた方法
により、同一反応炉内，同一温度で、リンを導入した多
結晶Ｓｉ膜１０４を１５０ｎｍ、ＳｉＯ2 膜１０５を２
００ｎｍ連続して堆積した。リンを導入した多結晶Ｓｉ
膜のＣＶＤ条件は、ＳｉＨ2Ｃｌ2／ＰＨ3／Ｎ2流量＝１
００／０.５／１００cc／min、圧力１８０Ｐａとした。
また、ＳｉＯ2 膜のＣＶＤ条件は、ＳｉＨ4／Ｎ2Ｏ＝４
０／１３００cc／minである。堆積温度は750℃とした。
なお、リンを導入した多結晶Ｓｉ膜１０４とＳｉＯ2 膜
１０５の堆積の間には、５分間の真空排気を行ったのみ
である。(図６(ｂ))。
【００２８】続いて公知のリソグラフィとドライエッチ
ング技術によりＳｉＯ2 膜１０５と不純物を導入した多
結晶Ｓｉ膜１０４を順次加工した(図６(ｃ))。
ング技術によりＳｉＯ2 膜１０５と不純物を導入した多
結晶Ｓｉ膜１０４を順次加工した(図６(ｃ))。
【００２９】次にイオン打込み法により、Ｓｉ基板１０
１へヒ素を打込み拡散層１０６を形成した。その後、Ｓ
ｉＨ4とＮ2Ｏを用いたＬＰＣＶＤ法によりＳｉＯ2 膜を
全面に堆積し、これをＳｉ基板が露出するまで異方性ド
ライエッチングしてゲート側面にのみＳｉＯ2膜１０７
を残存させた(図６(ｄ))。
１へヒ素を打込み拡散層１０６を形成した。その後、Ｓ
ｉＨ4とＮ2Ｏを用いたＬＰＣＶＤ法によりＳｉＯ2 膜を
全面に堆積し、これをＳｉ基板が露出するまで異方性ド
ライエッチングしてゲート側面にのみＳｉＯ2膜１０７
を残存させた(図６(ｄ))。
【００３０】その後、公知のＣＶＤ法により層間ＳｉＯ
2 膜１０８を堆積した後、公知のリソグラフィとドライ
エッチング法により拡散層１０６に至るコンタクト孔を
形成した。続いてスパッタ法によりＡｌ膜１０９を堆積
し、これを加工して引出し電極とした。
2 膜１０８を堆積した後、公知のリソグラフィとドライ
エッチング法により拡散層１０６に至るコンタクト孔を
形成した。続いてスパッタ法によりＡｌ膜１０９を堆積
し、これを加工して引出し電極とした。
【００３１】本実施例によれば、不純物を導入した多結
晶Ｓｉ膜とＳｉＯ2 膜を連続して堆積することにより、
ＭＯＳトランジスタ製造に要する時間を従来に比べ５％
短縮できる。
晶Ｓｉ膜とＳｉＯ2 膜を連続して堆積することにより、
ＭＯＳトランジスタ製造に要する時間を従来に比べ５％
短縮できる。
【００３２】（実施例５）本実施例では、不純物を導入
しない多結晶Ｓｉ膜とＳｉＯ2膜の連続堆積を多結晶Ｓ
ｉＭＯＳトランジスタ形成に用いた例について述べる。
しない多結晶Ｓｉ膜とＳｉＯ2膜の連続堆積を多結晶Ｓ
ｉＭＯＳトランジスタ形成に用いた例について述べる。
【００３３】図７に製造工程の概略図を示す。まず、抵
抗率１０Ω・cm，面方位（１００）のｐ型Ｓｉ基板２０
１の表面に熱酸化膜２０２を２００ｎｍ形成した。続い
てＳｉ2Ｈ6とＢ2Ｈ6を用いたＬＰＣＶＤ法によりボロン
を導入した非晶質Ｓｉ膜２０３を１５０ｎｍ堆積し、そ
の後、８００℃のＮ2 雰囲気中で２０分間熱処理し、膜
の結晶化を行った。その後、公知のリソグラフィとドラ
イエッチング技術によりボロンを導入した多結晶Ｓｉ膜
２０３を加工し、ゲート電極とした（図７(ａ))。
抗率１０Ω・cm，面方位（１００）のｐ型Ｓｉ基板２０
１の表面に熱酸化膜２０２を２００ｎｍ形成した。続い
てＳｉ2Ｈ6とＢ2Ｈ6を用いたＬＰＣＶＤ法によりボロン
を導入した非晶質Ｓｉ膜２０３を１５０ｎｍ堆積し、そ
の後、８００℃のＮ2 雰囲気中で２０分間熱処理し、膜
の結晶化を行った。その後、公知のリソグラフィとドラ
イエッチング技術によりボロンを導入した多結晶Ｓｉ膜
２０３を加工し、ゲート電極とした（図７(ａ))。
【００３４】次に、同一温度，同一炉内において、ＬＰ
ＣＶＤ法により、ＳｉＯ2 膜２０４を２０ｎｍ、不純物
を導入しない多結晶Ｓｉ膜２０５を４０ｎｍ連続して堆
積した。ＳｉＯ2 膜のＣＶＤ条件は、ガス流量比ＳｉＨ
4／Ｎ2Ｏ＝２０／１０００cc／min ，圧力１２０Ｐａで
ある。また、不純物を導入しない多結晶Ｓｉ膜のCVD条
件は、ＳｉＨ2Ｃｌ2／Ｎ2流量＝１００／３００cc／mi
n，圧力２００Ｐａとした。堆積温度はともに７５０℃
とした。なお、ＳｉＯ2 膜２０４と多結晶Ｓｉ膜２０５
の堆積の間には、５分間の真空排気を行ったのみであ
る。その後、フォトレジストをマスクに用いて多結晶Ｓ
ｉ膜２０５にＢＦ2+イオン打込みを行い、９００℃のＮ
2 雰囲気で２０分間熱処理を行って拡散層２０６を形成
した（図７(ｃ))。
ＣＶＤ法により、ＳｉＯ2 膜２０４を２０ｎｍ、不純物
を導入しない多結晶Ｓｉ膜２０５を４０ｎｍ連続して堆
積した。ＳｉＯ2 膜のＣＶＤ条件は、ガス流量比ＳｉＨ
4／Ｎ2Ｏ＝２０／１０００cc／min ，圧力１２０Ｐａで
ある。また、不純物を導入しない多結晶Ｓｉ膜のCVD条
件は、ＳｉＨ2Ｃｌ2／Ｎ2流量＝１００／３００cc／mi
n，圧力２００Ｐａとした。堆積温度はともに７５０℃
とした。なお、ＳｉＯ2 膜２０４と多結晶Ｓｉ膜２０５
の堆積の間には、５分間の真空排気を行ったのみであ
る。その後、フォトレジストをマスクに用いて多結晶Ｓ
ｉ膜２０５にＢＦ2+イオン打込みを行い、９００℃のＮ
2 雰囲気で２０分間熱処理を行って拡散層２０６を形成
した（図７(ｃ))。
【００３５】その後、ＣＶＤ法により層間膜２０７を堆
積し、拡散層２０６に至るコンタクト孔を形成した。そ
の後、スパッタ法によりＡｌ膜２０８を堆積し、これを
加工して引出し電極とした。
積し、拡散層２０６に至るコンタクト孔を形成した。そ
の後、スパッタ法によりＡｌ膜２０８を堆積し、これを
加工して引出し電極とした。
【００３６】本実施例によれば、多結晶ＳｉＭＯＳトラ
ンジスタ製造に要する時間を従来に比べ７％短縮するこ
とができる。また、連続堆積によりゲート酸化膜上に付
着する異物数が減少し、多結晶ＳｉＭＯＳトランジスタ
の歩留が５％向上するという効果も得られた。
ンジスタ製造に要する時間を従来に比べ７％短縮するこ
とができる。また、連続堆積によりゲート酸化膜上に付
着する異物数が減少し、多結晶ＳｉＭＯＳトランジスタ
の歩留が５％向上するという効果も得られた。
【００３７】（実施例６）本実施例では、不純物を導入
した多結晶Ｓｉ膜／ＳｉＯ2 膜／Ｓｉ3Ｎ4膜／ＳｉＯ2
膜／不純物を導入した多結晶Ｓｉ膜／ＳｉＯ2膜を同一
温度の同一反応炉内で順次堆積し、一括消去型のＥＥＰ
ＲＯＭを作成した例について述べる。図８に製造工程の
概略図を示す。
した多結晶Ｓｉ膜／ＳｉＯ2 膜／Ｓｉ3Ｎ4膜／ＳｉＯ2
膜／不純物を導入した多結晶Ｓｉ膜／ＳｉＯ2膜を同一
温度の同一反応炉内で順次堆積し、一括消去型のＥＥＰ
ＲＯＭを作成した例について述べる。図８に製造工程の
概略図を示す。
【００３８】まず、抵抗率１０Ω・cm，面方位(１００)
のｐ型Ｓｉ基板３０１の表面に、周知の選択酸化技術に
より素子分離膜３０２を形成した(図８(ａ))。
のｐ型Ｓｉ基板３０１の表面に、周知の選択酸化技術に
より素子分離膜３０２を形成した(図８(ａ))。
【００３９】次いで、湿式酸化法により、８ｎｍのゲー
ト酸化膜３０３を形成した。その後、８００℃の反応炉
内で、ＬＰＣＶＤ法により、不純物を導入した多結晶Ｓ
ｉ膜３０４を１５０ｎｍ、ＳｉＯ2 膜３０５を５ｎｍ、
Ｓｉ3Ｎ4膜３０６を１０ｎｍ、ＳｉＯ2 膜３０７を５ｎ
ｍ、不純物を導入した多結晶Ｓｉ膜３０８を１００ｎ
ｍ、ＳｉＯ2 膜３０９を２００ｎｍ連続して堆積した。
膜と膜の堆積の間は１０分間の真空排気のみとし、ウェ
ハの炉外への取出しは行わなかった。各膜のＣＶＤ条件
は、不純物を導入した多結晶Ｓｉ膜３０４及び３０８が
炉内圧力200Ｐａ、ガス流量ＳｉＨ2Ｃｌ2／ＰＨ3／Ｎ2
＝１００／０.５／１００cc／min，ＳiＯ2膜３０５及び
３０７が炉内圧力１５０Ｐａ、ＳｉＨ2Ｃｌ2／Ｎ2Ｏ＝
３０／１２００cc／min，ＳｉＯ2膜３０９が炉内圧力２
００Ｐａ，ＳｉＨ2Ｃｌ2／Ｎ2Ｏ＝４０／１５００cc／m
in，Ｓｉ3Ｎ4膜３０６が炉内圧力８０Ｐａ，ＳiＨ2Ｃｌ
2／ＮＨ3＝２０／６００cc／minである(図８(ｂ))。
ト酸化膜３０３を形成した。その後、８００℃の反応炉
内で、ＬＰＣＶＤ法により、不純物を導入した多結晶Ｓ
ｉ膜３０４を１５０ｎｍ、ＳｉＯ2 膜３０５を５ｎｍ、
Ｓｉ3Ｎ4膜３０６を１０ｎｍ、ＳｉＯ2 膜３０７を５ｎ
ｍ、不純物を導入した多結晶Ｓｉ膜３０８を１００ｎ
ｍ、ＳｉＯ2 膜３０９を２００ｎｍ連続して堆積した。
膜と膜の堆積の間は１０分間の真空排気のみとし、ウェ
ハの炉外への取出しは行わなかった。各膜のＣＶＤ条件
は、不純物を導入した多結晶Ｓｉ膜３０４及び３０８が
炉内圧力200Ｐａ、ガス流量ＳｉＨ2Ｃｌ2／ＰＨ3／Ｎ2
＝１００／０.５／１００cc／min，ＳiＯ2膜３０５及び
３０７が炉内圧力１５０Ｐａ、ＳｉＨ2Ｃｌ2／Ｎ2Ｏ＝
３０／１２００cc／min，ＳｉＯ2膜３０９が炉内圧力２
００Ｐａ，ＳｉＨ2Ｃｌ2／Ｎ2Ｏ＝４０／１５００cc／m
in，Ｓｉ3Ｎ4膜３０６が炉内圧力８０Ｐａ，ＳiＨ2Ｃｌ
2／ＮＨ3＝２０／６００cc／minである(図８(ｂ))。
【００４０】その後、公知のリソグラフィとドライエッ
チング技術により、同一マスクを用いてＬＰＣＶＤ膜３
０９から３０５を順次加工し、制御ゲートと浮遊ゲート
を形成した(図８(ｃ))。
チング技術により、同一マスクを用いてＬＰＣＶＤ膜３
０９から３０５を順次加工し、制御ゲートと浮遊ゲート
を形成した(図８(ｃ))。
【００４１】その後、リン及びヒ素イオンを順次打込
み、９００℃の窒素雰囲気中で１０分間熱処理して、ソ
ース・ドレインとなる拡散層３１０を形成した。その
後、ＳｉＨ4とＮ2Ｏを用いたＬＰＣＶＤ法によりＳｉＯ
2 膜を全面に堆積し、これをＳｉ基板が露出するまで異
方性ドライエッチングしてゲート側面にのみＳｉＯ2膜
３１１を残した(図８(ｄ))。
み、９００℃の窒素雰囲気中で１０分間熱処理して、ソ
ース・ドレインとなる拡散層３１０を形成した。その
後、ＳｉＨ4とＮ2Ｏを用いたＬＰＣＶＤ法によりＳｉＯ
2 膜を全面に堆積し、これをＳｉ基板が露出するまで異
方性ドライエッチングしてゲート側面にのみＳｉＯ2膜
３１１を残した(図８(ｄ))。
【００４２】その後、公知のＣＶＤ法により層間ＳｉＯ
2 膜３１２を堆積した後、公知のリソグラフィとドライ
エッチング法により拡散層３１０に至るコンタクト孔を
形成した。続いてスパッタ法によりＡｌ膜３１３を堆積
し、これを加工して引出し電極とした。
2 膜３１２を堆積した後、公知のリソグラフィとドライ
エッチング法により拡散層３１０に至るコンタクト孔を
形成した。続いてスパッタ法によりＡｌ膜３１３を堆積
し、これを加工して引出し電極とした。
【００４３】本実施例によれば、従来３種類の反応炉を
用いて６回の薄膜堆積を行っていたゲート形成工程を一
つの反応炉で連続して行うことができ、製造工程の大幅
なスループット向上が図れた。
用いて６回の薄膜堆積を行っていたゲート形成工程を一
つの反応炉で連続して行うことができ、製造工程の大幅
なスループット向上が図れた。
【００４４】なお、本実施例では、不純物を導入した多
結晶Ｓｉ膜／ＳｉＯ2膜／Ｓｉ3Ｎ4膜／ＳｉＯ2膜／不純
物を導入した多結晶Ｓｉ膜／ＳｉＯ2膜の６層を同一反
応炉内，同一温度で連続して堆積したが、このうちの少
なくとも相接する２層を連続して堆積しただけでも本発
明の効果が得られる。また、Ｓｉ3Ｎ4膜とＳｉＯ2 膜の
堆積において原料ガスにＳｉＨ2Ｃｌ2を用いたが、これ
に代えてＳｉＨ4 を用いても同様の効果が得られる。
結晶Ｓｉ膜／ＳｉＯ2膜／Ｓｉ3Ｎ4膜／ＳｉＯ2膜／不純
物を導入した多結晶Ｓｉ膜／ＳｉＯ2膜の６層を同一反
応炉内，同一温度で連続して堆積したが、このうちの少
なくとも相接する２層を連続して堆積しただけでも本発
明の効果が得られる。また、Ｓｉ3Ｎ4膜とＳｉＯ2 膜の
堆積において原料ガスにＳｉＨ2Ｃｌ2を用いたが、これ
に代えてＳｉＨ4 を用いても同様の効果が得られる。
【００４５】なお、上記実施例１から６においては、横
型拡散炉タイプのＬＰＣＶＤ装置を用いて薄膜を堆積し
たが、縦型拡散炉タイプのＬＰＣＶＤ装置を用いても同
様の効果が得られる。また、枚葉型のＬＰＣＶＤ装置を
用いても、ヒータの種類に関係なく同様の効果が得られ
る。
型拡散炉タイプのＬＰＣＶＤ装置を用いて薄膜を堆積し
たが、縦型拡散炉タイプのＬＰＣＶＤ装置を用いても同
様の効果が得られる。また、枚葉型のＬＰＣＶＤ装置を
用いても、ヒータの種類に関係なく同様の効果が得られ
る。
【００４６】なお、実施例２から６では、異なる膜を同
一温度の同一反応炉内で連続して堆積する際、堆積と堆
積の間に５〜１０分の真空排気を行った。しかし、膜特
性に問題がなければ、この真空排気の工程は省略しても
よい。この場合、スループットが更に向上する。
一温度の同一反応炉内で連続して堆積する際、堆積と堆
積の間に５〜１０分の真空排気を行った。しかし、膜特
性に問題がなければ、この真空排気の工程は省略しても
よい。この場合、スループットが更に向上する。
【００４７】なお、実施例１から６では、多結晶Ｓｉ膜
及びＳｉＯ2膜、Ｓｉ3Ｎ4 膜の堆積温度を７００℃より
低温とすると、堆積速度が著しく低下した。また、膜堆
積温度を９００℃より高温とすると、ＳｉＯ2 膜あるい
はＳｉ3Ｎ4膜堆積反応が供給律速となり、ウェハ間及び
ウェハ面内の均一性が劣化し、スループットの低下を生
じた。従って、膜堆積温度は７００℃以上、９００℃以
下とすることが好ましい。しかし、温度範囲以外であっ
ても、異なる複数種類の薄膜を同一反応炉内，同一温度
で連続して堆積できれば本発明と同様の効果が得られ
る。例えば、図２に示したように、不純物を導入した多
結晶Ｓｉ膜は、従来、４５０〜６５０℃で堆積を行って
いたが、有機ソースを用いた新たな方法により同程度の
温度でSiO2膜が堆積可能となれば、本発明と同様の効果
が得られる可能性がある。
及びＳｉＯ2膜、Ｓｉ3Ｎ4 膜の堆積温度を７００℃より
低温とすると、堆積速度が著しく低下した。また、膜堆
積温度を９００℃より高温とすると、ＳｉＯ2 膜あるい
はＳｉ3Ｎ4膜堆積反応が供給律速となり、ウェハ間及び
ウェハ面内の均一性が劣化し、スループットの低下を生
じた。従って、膜堆積温度は７００℃以上、９００℃以
下とすることが好ましい。しかし、温度範囲以外であっ
ても、異なる複数種類の薄膜を同一反応炉内，同一温度
で連続して堆積できれば本発明と同様の効果が得られ
る。例えば、図２に示したように、不純物を導入した多
結晶Ｓｉ膜は、従来、４５０〜６５０℃で堆積を行って
いたが、有機ソースを用いた新たな方法により同程度の
温度でSiO2膜が堆積可能となれば、本発明と同様の効果
が得られる可能性がある。
【００４８】また、リンを導入した多結晶Ｓｉ膜を電極
として用いる場合には、膜の抵抗率を１ｍΩ・cm程度以
下とすることが好ましい。このためには、多結晶Ｓｉ膜
中のリン濃度を５×１０19／cm3 とする必要がある。
として用いる場合には、膜の抵抗率を１ｍΩ・cm程度以
下とすることが好ましい。このためには、多結晶Ｓｉ膜
中のリン濃度を５×１０19／cm3 とする必要がある。
【００４９】なお、不純物導入の有無に関係なく、Ｓｉ
Ｈ2Ｃｌ2を原料ガスに用いて７００℃〜９００℃程度の
温度で多結晶Ｓｉ膜を堆積しようとした場合、希釈ガス
にＨ2 を用いると、下地によって結晶の核生成が大きく
異なり、Ｓｉ基板上に比べＳｉＯ2 膜上での堆積速度が
著しく低下する。従って、希釈ガスにはＮ2 、あるいは
Ｈｅ，Ａｒ，Ｘｅ等の不活性ガスを用いる必要がある。
Ｈ2Ｃｌ2を原料ガスに用いて７００℃〜９００℃程度の
温度で多結晶Ｓｉ膜を堆積しようとした場合、希釈ガス
にＨ2 を用いると、下地によって結晶の核生成が大きく
異なり、Ｓｉ基板上に比べＳｉＯ2 膜上での堆積速度が
著しく低下する。従って、希釈ガスにはＮ2 、あるいは
Ｈｅ，Ａｒ，Ｘｅ等の不活性ガスを用いる必要がある。
【００５０】なお、連続薄膜形成の適用例として、本発
明では単体ＭＯＳトランジスタについて説明したが、他
の半導体装置、例えばバイポーラトランジスタやＭＯＳ
キャパシタであってもよい。また、これらの複合体であ
ってもよい。
明では単体ＭＯＳトランジスタについて説明したが、他
の半導体装置、例えばバイポーラトランジスタやＭＯＳ
キャパシタであってもよい。また、これらの複合体であ
ってもよい。
【００５１】
【発明の効果】本発明によれば、異なる薄膜を同一炉内
で連続して堆積することができる。従って、ウェハの取
り出しや真空排気等、膜堆積以外に要していた時間を短
縮することが可能である。よって、ＬＳＩ製造工程のス
ループットの向上が図れる。
で連続して堆積することができる。従って、ウェハの取
り出しや真空排気等、膜堆積以外に要していた時間を短
縮することが可能である。よって、ＬＳＩ製造工程のス
ループットの向上が図れる。
【図１】本発明を実施するにあたり用いた装置の説明
図。
図。
【図２】Ｓｉ膜の堆積速度と堆積温度の関係を示す特性
図。
図。
【図３】ＳｉＯ2膜とＳｉ3Ｎ4膜の堆積速度と堆積温度
の関係を示す特性図。
の関係を示す特性図。
【図４】薄膜堆積工程の所要時間を示す説明図。
【図５】別の薄膜堆積工程の所要時間を示す説明図。
【図６】ＭＯＳトランジスタの工程説明用の断面図。
【図７】多結晶ＳｉＭＯＳトランジスタの工程説明用の
断面図。
断面図。
【図８】ＥＥＰＲＯＭの工程説明用の断面図。
１１…反応管、１２…炉扉、１３…ヒータ、１４…治
具、１５…試料基板、１６，１７，１８，１９，２０，
２１…バルブ、２２…ドライポンプ、２３…ターボ分子
ポンプ。
具、１５…試料基板、１６，１７，１８，１９，２０，
２１…バルブ、２２…ドライポンプ、２３…ターボ分子
ポンプ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 29/792
Claims (11)
- 【請求項１】半導体装置の製造方法において、複数種類
の薄膜を、減圧化学気相成長法を用い、同一反応炉内
で、ほぼ同一の温度で連続して堆積することを特徴とす
る半導体装置の製造方法。 - 【請求項２】請求項１において、上記薄膜が多結晶シリ
コン膜，酸化膜，窒化膜のうちのいずれかである半導体
装置の製造方法。 - 【請求項３】請求項２において、上記多結晶シリコン膜
の堆積と同時に不純物を導入する半導体装置の製造方
法。 - 【請求項４】請求項１，２または３において、上記薄膜
の堆積を７００℃以上９００℃以下で行う半導体装置の
製造方法。 - 【請求項５】ＭＯＳトランジスタのゲート電極となる多
結晶Ｓｉ膜とその直上の絶縁膜を、減圧化学気相成長法
により、同一反応炉内で連続して堆積することを特徴と
する半導体装置の製造方法。 - 【請求項６】多結晶Ｓｉ膜を電流経路とするＭＯＳトラ
ンジスタの製造において、ゲート絶縁膜と電流経路とな
る多結晶Ｓｉ膜を、減圧化学気相成長法により、同一反
応炉内で連続して堆積することを特徴とする半導体装置
の製造方法。 - 【請求項７】一括消去型ＥＥＰＲＯＭの製造において、
浮遊ゲート，制御ゲート，浮遊ゲートと制御ゲート間の
層間膜，制御ゲート直上の絶縁膜の複数個を、減圧化学
気相成長法により、同一反応炉内で連続して堆積するこ
とを特徴とする半導体装置の製造方法。 - 【請求項８】浮遊ゲートと制御ゲート間の層間膜が複数
の絶縁膜からなる一括消去型EEPROMの製造において、上
記絶縁膜の複数個を減圧化学気相成長法により、同一反
応炉内で連続して堆積することを特徴とする半導体装置
の製造方法。 - 【請求項９】請求項６，７または８において、上記同一
反応炉内での連続堆積が、ほぼ同一の温度で行われる半
導体装置の製造方法。 - 【請求項１０】不純物を導入しながら多結晶シリコン膜
を堆積する薄膜形成方法において、原料ガスにジクロル
シラン（ＳｉＨ2Ｃｌ2）とフォスフィン(ＰＨ3），希釈
ガスに不活性ガスまたは窒素(Ｎ2）を用い、減圧化学気
相成長法により７００℃以上９００℃以下の温度範囲
で、５×１０19／cm3 以上のリンを導入して堆積するこ
とを特徴とする薄膜形成方法。 - 【請求項１１】請求項１０において、上記不純物を導入
した多結晶シリコン膜の膜厚が、シリコン基板上と絶縁
膜上でほぼ同一である薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5050397A JPH06267857A (ja) | 1993-03-11 | 1993-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5050397A JPH06267857A (ja) | 1993-03-11 | 1993-03-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267857A true JPH06267857A (ja) | 1994-09-22 |
Family
ID=12857748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5050397A Pending JPH06267857A (ja) | 1993-03-11 | 1993-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267857A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456531B1 (ko) * | 2001-12-27 | 2004-11-10 | 동부전자 주식회사 | 도프트 폴리실리콘의 형성 방법 |
| JP2005084197A (ja) * | 2003-09-05 | 2005-03-31 | Seiko Epson Corp | 電気光学装置の製造方法 |
-
1993
- 1993-03-11 JP JP5050397A patent/JPH06267857A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456531B1 (ko) * | 2001-12-27 | 2004-11-10 | 동부전자 주식회사 | 도프트 폴리실리콘의 형성 방법 |
| JP2005084197A (ja) * | 2003-09-05 | 2005-03-31 | Seiko Epson Corp | 電気光学装置の製造方法 |
| JP4655461B2 (ja) * | 2003-09-05 | 2011-03-23 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4540607A (en) | Selective LPCVD tungsten deposition by the silicon reduction method | |
| US5067437A (en) | Apparatus for coating of silicon semiconductor surface | |
| US5767558A (en) | Structures for preventing gate oxide degradation | |
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| JP2000021876A (ja) | 半導体装置の製造方法と製造装置 | |
| JP2001345279A (ja) | 半導体製造方法、基板処理方法、及び半導体製造装置 | |
| JP4003846B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| US4587710A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| US20010012667A1 (en) | Clustered system and method for formation of integrated circuit devices | |
| US4392299A (en) | Method of manufacturing low resistance gates and interconnections | |
| JPH09298169A (ja) | 集積化タングステン−シリサイドプロセス | |
| KR20040093302A (ko) | 매엽식 반도체 소자 제조장치 및 이를 이용한 게이트 전극및 콘택 전극의 연속 형성방법 | |
| JP2002530887A (ja) | ＣＶＤ窒化酸化シリカム層の後処理を備えるＳｉＯＮ／ＴＥＯＳ層間誘電体の形成のためのプロセス | |
| US6235654B1 (en) | Process for forming PECVD nitride with a very low deposition rate | |
| JPH08213379A (ja) | 枚葉式薄膜形成法および薄膜形成装置 | |
| JP2001110750A5 (ja) | ||
| JPH03147328A (ja) | 半導体装置の製造方法 | |
| JPH06267857A (ja) | 半導体装置の製造方法 | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| JPS62174923A (ja) | 枚葉式薄膜形成法および薄膜形成装置 | |
| US6566183B1 (en) | Method of making a transistor, in particular spacers of the transistor | |
| JPH09260366A (ja) | 半導体装置の製造方法 | |
| JPH11261065A (ja) | シリコンゲートｆｅｔの製造方法 | |
| US11170990B2 (en) | Polysilicon liners |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040305 |
|
| A977 | Report on retrieval |
Effective date: 20061020 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A601 | Written request for extension of time |
Effective date: 20070214 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
| A602 | Written permission of extension of time |
Effective date: 20070219 Free format text: JAPANESE INTERMEDIATE CODE: A602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070906 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20071005 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20121012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |