JPS61256732A - 選択エピタキシアル成長方法 - Google Patents

選択エピタキシアル成長方法

Info

Publication number
JPS61256732A
JPS61256732A JP10022285A JP10022285A JPS61256732A JP S61256732 A JPS61256732 A JP S61256732A JP 10022285 A JP10022285 A JP 10022285A JP 10022285 A JP10022285 A JP 10022285A JP S61256732 A JPS61256732 A JP S61256732A
Authority
JP
Japan
Prior art keywords
epitaxial growth
substrate
opening
layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10022285A
Other languages
English (en)
Inventor
Fumitake Mieno
文健 三重野
Yuji Furumura
雄二 古村
Masayuki Takeda
正行 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10022285A priority Critical patent/JPS61256732A/ja
Publication of JPS61256732A publication Critical patent/JPS61256732A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 シリコン基板上に二酸化シリコン膜等の絶縁膜を形成し
、これをパターンニングして露出した基板上にシリコン
を選択的にエピタキシャル成長させるに当たり、通常の
ウェット処理によるネィティブ・オキサイド除去を取り
止め、エピタキシャル成長の前工程の一部としてオキサ
イドの除去を行うことを目的とする。
〔産業上の利用分野〕
本発明は、シリコン基板上に選択的エピタキシャル成長
を行う方法の改良に関する。
シリコン基板上にエピタキシャル成長法によりシリコン
の単結晶を成長させる方法は、半導体プロセスとして広
く用いられている。
シリコンの場合のエピタキシャル成長法としては、主に
気相成長法が用いられる。
通常、シリコン基板上に厚いエピタキシャル成長層を形
成する場合は、常圧による熱分解法により成長させる。
即ち、モノシランSiH,、あるいはジクロールシラン
5iH2C12等のガスを、水素ガスと共に成長炉に流
し、1000℃前後に加熱された基板と反応させること
により単結晶のシリコンを成長させる。
然し、選択的にエピタキシャル成長層を形成する必要の
ある場合は、高精度で薄い層を形成する場合が多く、低
圧下での成長の微細コントロールを必要とする。
この場合、シリコン基板の表面に成長しているネィティ
ブ・オキサイドをウェット処理により除去することが必
要で改善が要望されている。
〔従来の技術〕
上記に述べた常圧のもとての、エピタキシャル成長では
、成長工程に入る前に同一の成長炉を用いて水素ガスに
よる2段階のプレヒート工程が行われている。このプレ
ヒート工程を時間と温度の関係で第3図に示す。
第1のプレヒートは温度、約850℃で15分間の加熱
により水分を除去し、次いで第2のプレヒートで温度を
1100℃に上昇し、約10〜20分間の処理によりネ
ィティブ・オキサイドSi0g膜を除去する。
上記、ネィティブ・オキサイド、即ちSiO□膜は、処
理された基板を放置しておくとその発生は避けることは
困難で、通常数10人の厚さに成長している。
このようにSi0g膜の除去が完全に行われないと、エ
ピタキシャル成長層には欠陥が発生し易い。
プレヒート工程の終了後、基板の温度をその侭にして、
成長炉にモノシランガスを導入し、シリコンの成長を行
う。
然しなから、上記の常圧法は成長の速度が速く、パター
ンニングされたシリコン面に微細なるエピタキシャル成
長層を形成するには適さない。
従って、このような選択エピタキシャル成長に、よ通常
、減圧法による成長法を用いる。
〔発明が解決しようとする問題点〕
上記に述べた減圧条件での選択エピタキシャル成長では
、常圧と同様のプレヒート処理を行っても、露出せるシ
リコン基板面のネィティブ・オキサイドは完全に除去さ
れないという問題を生ずる。
10Torr以下での減圧エピタキシャル成長では、水
素ガスによる還元作用は速度が遅く、クリーンニングが
完全に行われない。
従って、エピタキシャル成長層に結晶欠陥を発生し易く
、品質としての安定性に欠けると云う問題が発生する。
従って、成長工程とは別に、基板をウェット処理、例え
ば弗酸HFを用いて化学的に除去せざるを得ない。
〔問題点を解決するための手段〕
上記問題点は、ウェット処理の工程を省き、基板をエピ
タキシャル成長炉に挿入し、シリコンを成長させる前に
、成長炉にゲルマンガスを導入してネィティブ・オキサ
イドを除去し、しかる後にシリコンを成長させることよ
りなる本発明の成長方法によって解決される。
′〔作用〕 ゲルマンガスは容易にネィティブ・オキサイドと反応し
、GeOとSiOの気体となって成長炉より排出される
シリコンの成長炉と同じ装置を用いて、クリーンニング
が行われるので、工程が短縮され好都合である。
〔実施例〕
以下、本発明によるウェット処理を無くした、シリコン
の選択成長方法を述べる。
第1図はシリコン基板1に酸化膜SiO□、あるいは窒
化膜5t3Nn等の絶縁膜2がパターンニングされ、シ
リコンの成長領域3が露出している。
シリコンの成長領域には、薄いネィティブ・オキサイド
SiO2層4が成長している。
この状態でウェット処理を省略して、直接基板をエピタ
キシャル成長炉に挿入する。10Torr以下の圧力の
下で、ゲルマンガスG e H4と水素ガスを導入しつ
つ基板の温度を950℃に上昇させる。
このプロセスにより基板上のネィティブ・オキサイドS
 i Oz膜は、分解されてGeO及びSiOとなって
除去され、排出される。
除去に要する時間は、約3分間と従来の方法よりも極め
て短時間であり、その後GeH,を止めて0、例えばS
iH,ガスに切り換えることによりシリコンのエピタキ
シャル成長層を形成することが出来る。
以上の成長過程を、時間と温度の関係で表示したのを第
2図に示す。
また、ゲルマンガスGeHaを用いることはGeがシリ
コンと結晶構造が極めて類似しているので結晶欠陥の発
生が少なく、エピタキシャル成長プロセスに対しては好
都合な反応ガスである。
〔発明の効果〕
以上に説明せるごとく、本発明の選択エピタキシャル成
長方法により、前工程としてのウェット処理を省き、且
つ、結晶整合の良いエピタキシャル成長層を、短時間の
前処理工程で形成することが可能となる。
【図面の簡単な説明】
第1図は本発明の成長方法の説明図、 第2図はその工程説明図、 第3図は従来の方法の工程説明図、 を示ず。 図面において、 1はシリコン基板、 2は絶縁膜(SiO□、または5i3N4)、3はシリ
コンの成長領域、 4はネィティブ・オキサイド(SiO□)、をそれぞれ
示す。

Claims (1)

  1. 【特許請求の範囲】 シリコン基板(1)上に選択的にエピタキシャル成長層
    を形成するに当たり、 成長炉にゲルマンガスを導入してネィティブ・オキサイ
    ド(4)を除去した後、 シリコンを成長させることを特徴とする選択エピタキシ
    ャル成長方法。
JP10022285A 1985-05-10 1985-05-10 選択エピタキシアル成長方法 Pending JPS61256732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10022285A JPS61256732A (ja) 1985-05-10 1985-05-10 選択エピタキシアル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10022285A JPS61256732A (ja) 1985-05-10 1985-05-10 選択エピタキシアル成長方法

Publications (1)

Publication Number Publication Date
JPS61256732A true JPS61256732A (ja) 1986-11-14

Family

ID=14268266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10022285A Pending JPS61256732A (ja) 1985-05-10 1985-05-10 選択エピタキシアル成長方法

Country Status (1)

Country Link
JP (1) JPS61256732A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1003373C2 (nl) * 1996-06-19 1997-12-23 Univ Delft Tech Werkwijze voor het reinigen van een opening.
US6093968A (en) * 1996-06-26 2000-07-25 Micron Technology, Inc. Germanium alloy contact to a silicon substrate
US6239029B1 (en) 1995-07-17 2001-05-29 Micron Technology, Inc. Sacrificial germanium layer for formation of a contact
US6309967B1 (en) * 1995-07-17 2001-10-30 Micron Technology, Inc. Method of forming a contact
CN112017953A (zh) * 2020-09-07 2020-12-01 长江存储科技有限责任公司 一种外延生长方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128022A (en) * 1981-01-30 1982-08-09 Tadatsugu Ito Forming method for silicon epitaxially grown film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57128022A (en) * 1981-01-30 1982-08-09 Tadatsugu Ito Forming method for silicon epitaxially grown film

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239029B1 (en) 1995-07-17 2001-05-29 Micron Technology, Inc. Sacrificial germanium layer for formation of a contact
US6309967B1 (en) * 1995-07-17 2001-10-30 Micron Technology, Inc. Method of forming a contact
US6597042B1 (en) 1995-07-17 2003-07-22 Micron Technology, Inc. Contact with germanium layer
NL1003373C2 (nl) * 1996-06-19 1997-12-23 Univ Delft Tech Werkwijze voor het reinigen van een opening.
WO1997049122A1 (en) * 1996-06-19 1997-12-24 Technische Universiteit Delft Method for cleaning a hole
US6093968A (en) * 1996-06-26 2000-07-25 Micron Technology, Inc. Germanium alloy contact to a silicon substrate
US6229213B1 (en) 1996-06-26 2001-05-08 Micron Technology, Inc. Germanium alloy electrical interconnect structure
US6331482B1 (en) 1996-06-26 2001-12-18 Micron Technology, Inc. Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
CN112017953A (zh) * 2020-09-07 2020-12-01 长江存储科技有限责任公司 一种外延生长方法
CN112017953B (zh) * 2020-09-07 2023-10-24 长江存储科技有限责任公司 一种外延生长方法

Similar Documents

Publication Publication Date Title
JP3602443B2 (ja) 半導体素子の製法
JPS61256732A (ja) 選択エピタキシアル成長方法
JPH0427116A (ja) 半導体異種接合を形成する方法
JPS617622A (ja) 半導体装置の製造方法
JP2987926B2 (ja) 気相成長方法
JPS62279625A (ja) エピタキシヤル成長法
JPH06333822A (ja) 半導体装置
JPS61127119A (ja) シリコン結晶の成長方法
JPH02105517A (ja) 半導体装置の製造方法
JP2603553B2 (ja) 薄膜成長法
JPS6477924A (en) Manufacture of semiconductor device
JP2003528443A5 (ja)
JP2554336B2 (ja) 誘電体分離基板の製造方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
JPS61264720A (ja) 多結晶シリコンの製造方法
JP2898320B2 (ja) 半導体素子の製造方法
JPH01152719A (ja) Soi構造の形成方法
JP2000351694A (ja) 混晶膜の気相成長方法およびその装置
Yew et al. Silicon epitaxial growth on (100) patterned oxide wafers at 800° C by ultralow‐pressure chemical vapor deposition
JPH03136320A (ja) 半導体装置の製造方法
JP2001351869A (ja) シリコンウェーハおよびその製造方法
JPH05335261A (ja) 単結晶半導体薄膜の形成方法
JPH0573335B2 (ja)
JPH02205315A (ja) シリコン基板の気相成長方法
JPS6248014A (ja) 半導体層の固相成長方法