CN112017953A - 一种外延生长方法 - Google Patents
一种外延生长方法 Download PDFInfo
- Publication number
- CN112017953A CN112017953A CN202010928647.6A CN202010928647A CN112017953A CN 112017953 A CN112017953 A CN 112017953A CN 202010928647 A CN202010928647 A CN 202010928647A CN 112017953 A CN112017953 A CN 112017953A
- Authority
- CN
- China
- Prior art keywords
- epitaxial growth
- silicon
- growth method
- germane
- geh
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000007789 gas Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 229910000078 germane Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000012159 carrier gas Substances 0.000 claims abstract description 22
- 239000002210 silicon-based material Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 46
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 21
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 19
- 238000004140 cleaning Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 15
- 239000001301 oxygen Substances 0.000 abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 abstract description 15
- 238000005265 energy consumption Methods 0.000 abstract description 3
- 239000001257 hydrogen Substances 0.000 description 16
- 229910052739 hydrogen Inorganic materials 0.000 description 16
- PVADDRMAFCOOPC-UHFFFAOYSA-N germanium monoxide Inorganic materials [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 12
- 150000002431 hydrogen Chemical class 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000003749 cleanliness Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- MFWRCAQESKCGKS-UHFFFAOYSA-N chlorogermanium Chemical compound [Ge]Cl MFWRCAQESKCGKS-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 231100000957 no side effect Toxicity 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- IEXRMSFAVATTJX-UHFFFAOYSA-N tetrachlorogermane Chemical compound Cl[Ge](Cl)(Cl)Cl IEXRMSFAVATTJX-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明提供一种外延生长方法，包括以下步骤：提供半导体结构；在锗烷(GeH4)和载气的混合气体氛围中烘烤所述半导体结构；以及进行硅硅或硅基材料的外延生长。本申请技术方案可简化去除外延生长区域的含氧硅层的工艺步骤，同时可调节温度范围以降低反应体系的温度要求，降低工艺步骤中的能量消耗。
Description
技术领域
本发明主要涉及半导体领域，尤其涉及一种外延生长方法。
背景技术
单晶外延生长在半导体产品的制作工艺中具有广泛应用，例如3D NAND Flash、DRAM(动态随机存取存储器)等。单晶硅衬底表面的清洁度是决定外延生长的单晶硅品质(例如，表面缺陷数量、重复单元中的生长均一性等)的关键因素。以3D NAND三维存储器为例，在器件制造过程中，如硅衬底表面形成有含氧的硅层，则该含氧的硅层将抑制外延生长的成核，从而影响外延生长的单晶硅品质。
发明内容
本发明要解决的技术问题是提供一种外延生长方法，实现工艺流程的优化，并提高单晶硅衬底表面的清洁度。
为解决上述技术问题，本发明提供了一种外延生长方法，包括以下步骤：提供半导体结构；充入锗烷(GeH4)和载气的混合气体并在预设温度下烘烤所述半导体结构，所述锗烷(GeH4)在所述预设温度下分解产生锗原子和/或锗原子簇；以及进行硅或硅基材料的外延生长。
在本发明的一实施例中，所述混合气体还包括氯化氢(HCl)。
在本发明的一实施例中，所述预设温度为600摄氏度至800摄氏度。
在本发明的一实施例中，充入所述混合气体时，所述锗烷(GeH4)的流量为200-350毫升/分钟。
在本发明的一实施例中，充入所述混合气体时，所述锗烷(GeH4)的流量为250-350毫升/分钟，所述氯化氢(HCl)的流量为大于零且小于或等于100毫升/分钟。
在本发明的一实施例中，所述载气的流量为19000-20000毫升/分钟。
在本发明的一实施例中，所述半导体结构上形成有沟道孔，所述半导体结构上形成有沟道孔，所述进行硅或硅基外延生长，包括：在所述沟道孔内进行硅或硅基外延生长。
在本发明的一实施例中，在充入锗烷(GeH4)和载气的混合气体之前，还包括：对所述沟道孔进行清洗；对所述半导体结构进行高温退火处理。
在本发明的一实施例中，所述半导体结构包括衬底和位于衬底上的堆叠层，所述沟道孔沿堆叠方向穿过所述堆叠层并延伸至所述衬底内。
与现有技术相比，本发明具有以下优点：通过新的工艺步骤的运用，简化去除外延生长区域的含氧硅层的工艺步骤。同时可调节温度范围以降低反应体系的温度要求，降低工艺步骤中的能量消耗。
附图说明
附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：
图1是本发明一实施例的外延生长方法的流程图。
图2A-2G是本发明一实施例的外延生长方法的半导体结构在各步骤的结构示意图。其中，图2E是在半导体结构的衬底界面区域发生的反应示意图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在本申请的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
本申请的实施例描述一种外延生长方法。
在一实施例中，如图1所示，本申请的外延生长方法包括：
步骤101，提供半导体结构。
步骤102，在锗烷(GeH4)和载气的混合气体氛围中烘烤所述半导体结构。
步骤103，进行硅或硅基材料的外延生长。
在步骤101，提供半导体结构，在一实施例中，该半导体结构上开设有沟道孔。在步骤103中，进行硅或硅基材料的外延生长，具体为，在所述沟道孔内进行硅或硅基外延生长。进一步的，半导体结构包括衬底和位于衬底上的堆叠层，该沟道孔沿堆叠方向穿过堆叠层并沿伸至衬底内。如图2A 所例示，半导体结构包括衬底201和位于衬底上的堆叠层202。堆叠结构 202包括第一材料层203和第二材料层204交替堆叠的叠层。在一些实施例中，第一材料层203可为栅极层或伪栅极层。第二材料层为绝缘层。
在本发明的实施例中，衬底201的材料例如是硅。第一材料层203和第二材料层204例如是氮化硅和氧化硅的组合。以氮化硅和氧化硅的组合为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，依次在衬底201上交替沉积氮化硅和氧化硅，形成堆叠结构202。
如图2B所例示，形成垂直穿过堆叠层而到达衬底的沟道孔210及沟道孔211。沟道孔的数量为示意性的。在具体工艺中，可以通过掩膜进行图案控制，依次进行硬掩膜沉积、光刻胶旋涂与烘焙、曝光和干法刻蚀，从堆叠结构的顶部直至贯穿硅衬底，形成沟道孔。
在一些实施例中，在形成沟道孔之后，以及在充入锗烷(GeH4)和载气的混合气体之前，对沟道孔进行清洗。在刻蚀形成沟道孔后，沟道孔的侧壁以及与沟道孔开口邻近的堆叠层上表面区域，存在刻蚀残留物以及副产物。例如，残留的光阻和表面的缺陷，在图2B中例如位于标示的212区域。为此，需要对沟道孔表面，包括底部和侧壁区域，以及与沟道孔开口邻近的堆叠层上表面区域进行清洗和剥离，实现对沟道孔表面的清洁和修整。具体例如干法去除光阻和沟道孔剥离(Channel Hole Strip)。清洗后形成的半导体结构如图2C所示。
在一些实施例中，对沟道孔进行清洗之后，对衬底和堆叠层进行高温退火处理。例如，可在氮气(N2)氛围中对衬底和堆叠层形成的半导体结构进行高温退火(Annealing)处理。
经过高温退火处理后，在进行外延生长之前，为提高外延生长的单晶硅品质，需要对位于沟道孔底部的衬底表面进行清洁，形成洁净的硅表面。在目前一些清洁工艺中，采用多种界面清洁方式进行联合处理，例如包括刻蚀后处理(Post Etch Treatment，PET)，刻蚀后处理的剥离(PET Strip)，高温氢气(H2)的烘烤(Bake)处理，用ULVAC机台进行NF3加NH3进行表面清洗处理以及用氢氟酸(HF)加臭氧进行清洁处理原生氧化物(Native Oxide) 等方式。
在前述多种清洁方式进行联合处理时，由于需要进行不同清洁工艺的切换，在工艺切换过程中，硅衬底表面极易接触空气中的氧气，形成一层含氧的硅层(SiOx，0<x<2，x可为非整数)。同时，在刻蚀后处理(PET)中采用等离子(Plasma)处理方式以及NF3加NH3进行表面清洗处理等步骤会导致沟道孔的关键尺寸(Critical Dimension，CD)增加。此外，高温氢气(H2)处理还可使热作用过高，显著增加半导体结构的衬底弯曲度(也可称为Bow 值)，从而增加了后续其他工艺步骤的处理难度。同时，本申请技术方案的外延生长方法中，进行外延生长的区域不限于衬底沟道孔区域，还可包括绝缘层上的硅材料(SOI)表面、硅锗材料(SiGe)表面、多孔硅、微晶硅以及以硅为基底的异质外延其他化合物半导体材料的表面等类型区域。
因而本申请提出一种降低清洗工艺温度，反应效率较高并且对整体的工艺步骤无副作用的外延生长区域的界面的清洁方法，以提高外延生长 (Epitaxial Growth)的品质。衬底沟道孔界面包括沟道孔底部的衬底表面和侧壁，在图2C中标示出衬底沟道孔界面区域含氧的硅层214。
具体地，在一实施例中，进行步骤102，充入锗烷(GeH4)和载气的混合气体并在预设温度下烘烤半导体结构。锗烷(GeH4)在预设温度下分解产生锗原子和/或锗原子簇。
锗烷和载气的混合气体可充入一反应腔室中。例如，形成混合气体范围时，锗烷的注入流量为200-350毫升/分钟。具体的流量值可根据反应温度和压力等参数进行调整。在一实施例中，载气的注入流量可为19000-20000毫升/分钟。载气的注入流量与反应体系的压力反应速率的大小皆相关，可根据前述因素对载气的注入流量值进行调整。
在一些实施例中，载气的类型例如为氢气(H2)，也可为氮气(N2)。载气亦可为氢气和氮气的混合。
在一实施例中，烘烤或淬火的预设处理温度为600摄氏度至1000摄氏度。根据具体的工艺环境和反应速率要求，可对温度范围进行调整，例如为600摄氏度至800摄氏度。如果需要对反应速率进行更进一步的控制和便于后续工艺步骤的进行，还可对温度范围进行进一步调整，例如为600摄氏度至750摄氏度。例如，当载气为氢气(H2)时，即通入锗烷(GeH4)和氢气的混合气体，形成气体氛围。此时，如果希望设置的烘烤温度范围即可保证锗烷和衬底表面的含氧硅层的反应，同时可以控制氢气的高温反应，则可将温度的范围减小，具体可为600摄氏度至750摄氏度。
在一些实施例中，混合气体为锗烷、载气和氯化氢(HCl)的混合气体。此时，形成混合气体范围时，锗烷的注入流量可为200-350毫升/分钟。氯化氢 (HCl)的流量为大于零且小于或等于100毫升/分钟。具体的流量值可根据反应温度和压力等参数进行调整。载气的注入流量与反应体系的压力反应速率的大小皆相关。在一实施例中，载气的注入流量可为20000毫升/分钟，也可进行调整，例如为10000毫升/分钟，15000毫升/分钟等。
在该些实施例中，步骤105即为在锗烷(GeH4)、氯化氢(HCl)和载气的混合气体氛围中烘烤半导体结构。具体的，例如在锗烷(GeH4)、氯化氢(HCl)和氢气(H2)的混合气体氛围中烘烤半导体结构。
在锗烷(GeH4)、氯化氢(HCl)和氢气(H2)的混合气体氛围中，且在一温度范围，例如为600摄氏度至800摄氏度或600摄氏度至750摄氏度，烘烤衬底和堆叠层构成的半导体结构。
在此实施例中，锗烷(GeH4)、氯化氢(HCl)和氢气(H2)的混合气体在沟道孔底部的的衬底表面和侧壁区域(也可称为衬底沟道孔界面)发生反应。如图2D所示，为清楚绘示衬底沟道孔界面区域在前述锗烷(GeH4)、氯化氢(HCl) 和氢气(H2)的混合气体中的反应，在图2D中，绘示一虚线框301作为示意。例如，在反应进行时，虚线框301区域处于前述混合气体的氛围中，同时亦具有相应的气氛温度。
锗烷(GeH4)、氯化氢(HCl)和氢气(H2)的混合气体与衬底沟道孔界面的含氧的硅层214发生具体的反应方式为，锗烷(GeH4)气体在高温下分解为锗原子或锗原子簇(Ge)和氢气(H2)气体。锗原子(Ge)和衬底沟道孔界面上的含氧的硅层(SiOx，0<x<2)反应，形成一氧化锗(GeO)气体与气相一氧化硅(SiO)。并且，锗原子(Ge)还和氯化氢(HCl)气体反应产生氯锗气体化合物(GeCly，0<y≤4) 和氢气。锗原子(Ge)和氯化氢(HCl)气体的反应可以使锗烷(GeH4)气体分解出的锗原子(Ge)除了和含氧的硅层反应产生一氧化锗(GeO)气体之外，避免在衬底沟道孔界面区域沉积，从而进一步提高衬底区域的表面清洁度，以利于提高后续外延生长的品质。
图2E是锗烷(GeH4)、氯化氢(HCl)和氢气(H2)的混合气体在衬底沟道孔界面区域与含氧的硅层214发生具体反应的示意图。图中的锗原子或锗原子簇 (Ge)由锗烷(GeH4)气体分解产生。锗原子或锗原子簇(Ge)和衬底沟道孔界面上的含氧的硅层中的氧原子在设定的反应温度范围内反应生成一氧化锗(GeO) 气体飘离衬底沟道孔界面区域。在混合气体中含有氯化氢(HCl)时，锗原子或锗原子簇(Ge)还可与氯化氢(HCl)气体反应生成氯锗气体化合物，从而避免在锗烷(GeH4)的流量较大时，大量的锗原子或锗原子簇(Ge)除了和氧原子反应生成一氧化锗(GeO)气体外，还沉积在衬底沟道孔界面区域。故通入氯化氢(HCl) 气体可避免锗原子(Ge)在衬底沟道孔界面区域的多余沉积，从而进一步改善衬底沟道孔区域的表面清洁度。图2E中的原子或分子仅为示意，并非实际的原子或分子结构图。为使对反应区域的展示更为直观，图2E中的堆叠层高度亦作了简化。
去除衬底沟道孔界面区域与含氧的硅层214后，半导体结构示意图如图2F所例示。参考图2F，虚线框301所示意的衬底沟道孔界面区域，沟道孔底部的硅衬底表面和侧壁区域已去除含氧硅层，极大提高了该区域的表面清洁度。
在步骤103，进行硅或硅基材料的外延生长。如图2G所示，在衬底沟道孔区域进行外延生长形成选择性外延生长层(SEG)221。如前述，本申请的外延生长方法中，外延生长的区域不限于在沟道孔区域，也可位于存储器件制作过程中，硅材料结构的表面或侧壁区域，尤其是需要提高硅材料的表面清洁度的表面或侧壁区域。例如，绝缘层上的硅材料(SOI)表面、硅锗材料(SiGe) 表面、多孔硅、微晶硅以及以硅为基底的异质外延其他化合物半导体材料等构成的区域。此时，前述区域亦是锗烷(GeH4)和载气的混合气体或锗烷(GeH4)和载气及氯化氢(HCl)的混合气体的反应区域。
本申请的外延生长方法，通过新的工艺步骤的运用，简化工艺步骤。并可避免多种清洗工艺之间的切换，减少外延生长前外延生长区域与空气中氧气的接触；同时可调节温度范围以降低反应体系的温度要求，而非在用高温氢气 (H2)的烘烤(Bake)处理去除硅表面缺陷时，需达到一定的温度值以上，例如需保持在800摄氏度以上或更高。故本申请的工艺步骤亦可实现根据需要调节反应温度，降低工艺步骤中的能量消耗。
上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
虽然本申请已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，在没有脱离本申请精神的情况下还可作出各种等效的变化或替换，因此，只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (10)
1.一种外延生长方法，包括以下步骤：
提供半导体结构；
充入锗烷(GeH4)和载气的混合气体并在预设温度下烘烤所述半导体结构，所述锗烷(GeH4)在所述预设温度下分解产生锗原子和/或锗原子簇；以及
进行硅或硅基材料的外延生长。
2.根据权利要求1所述的外延生长方法，其特征在于，所述硅基材料包括硅锗材料。
3.根据权利要求1所述的外延生长方法，其特征在于，所述混合气体还包括氯化氢(HCl)。
4.根据权利要求1所述的外延生长方法，其特征在于，所述预设温度为600摄氏度至800摄氏度。
5.根据权利要求1所述的外延生长方法，其特征在于，充入所述混合气体时，所述锗烷(GeH4)的流量为200-350毫升/分钟。
6.根据权利要求3所述的外延生长方法，其特征在于，充入所述混合气体时，所述锗烷(GeH4)的流量为250-350毫升/分钟，所述氯化氢(HCl)的流量为大于零且小于或等于100毫升/分钟。
7.根据权利要求1至6中任一项所述的外延生长方法，其特征在于，所述载气的流量为19000-20000毫升/分钟。
8.根据权利要求1所述的外延生长方法，其特征在于，所述半导体结构上形成有沟道孔，所述进行硅或硅基外延生长，包括：
在所述沟道孔内进行硅或硅基外延生长。
9.根据权利要求8所述的外延生长方法，其特征在于，
在充入锗烷(GeH4)和载气的混合气体之前，还包括：
对所述沟道孔进行清洗；
对所述半导体结构进行高温退火处理。
10.根据权利要求8所述的外延生长方法，其特征在于，所述半导体结构包括衬底和位于衬底上的堆叠层，所述沟道孔沿堆叠方向穿过所述堆叠层并延伸至所述衬底内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010928647.6A CN112017953B (zh) | 2020-09-07 | 2020-09-07 | 一种外延生长方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010928647.6A CN112017953B (zh) | 2020-09-07 | 2020-09-07 | 一种外延生长方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112017953A true CN112017953A (zh) | 2020-12-01 |
| CN112017953B CN112017953B (zh) | 2023-10-24 |
Family
ID=73516960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010928647.6A Active CN112017953B (zh) | 2020-09-07 | 2020-09-07 | 一种外延生长方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112017953B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256732A (ja) * | 1985-05-10 | 1986-11-14 | Fujitsu Ltd | 選択エピタキシアル成長方法 |
| US6159815A (en) * | 1996-09-27 | 2000-12-12 | Siemens Aktiengesellschaft | Method of producing a MOS transistor |
| CN101191251A (zh) * | 2006-11-20 | 2008-06-04 | 上海华虹Nec电子有限公司 | 在硅片低温外延生长前去除自然氧化层的方法 |
| JP2009088021A (ja) * | 2007-09-27 | 2009-04-23 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| US20120241815A1 (en) * | 2011-03-23 | 2012-09-27 | Samsung Electronics Co., Ltd | Semiconductor devices and methods of fabricating the same |
| US20130252392A1 (en) * | 2010-05-20 | 2013-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Performing Enhanced Cleaning in the Formation of MOS Devices |
| US20140264636A1 (en) * | 2013-03-13 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetric cyclic depositon and etch process for epitaxial formation mechanisms of source and drain regions |
| US9576967B1 (en) * | 2016-06-30 | 2017-02-21 | Sandisk Technologies Llc | Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings |
| US9865730B1 (en) * | 2016-10-31 | 2018-01-09 | International Business Machines Corporation | VTFET devices utilizing low temperature selective epitaxy |
| CN107611135A (zh) * | 2017-08-31 | 2018-01-19 | 长江存储科技有限责任公司 | 一种3dnand存储器件的制造方法 |
| CN107611130A (zh) * | 2017-08-23 | 2018-01-19 | 长江存储科技有限责任公司 | 一种3d nand闪存结构中硅外延生长的工艺 |
-
2020
- 2020-09-07 CN CN202010928647.6A patent/CN112017953B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61256732A (ja) * | 1985-05-10 | 1986-11-14 | Fujitsu Ltd | 選択エピタキシアル成長方法 |
| US6159815A (en) * | 1996-09-27 | 2000-12-12 | Siemens Aktiengesellschaft | Method of producing a MOS transistor |
| CN101191251A (zh) * | 2006-11-20 | 2008-06-04 | 上海华虹Nec电子有限公司 | 在硅片低温外延生长前去除自然氧化层的方法 |
| JP2009088021A (ja) * | 2007-09-27 | 2009-04-23 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| US20130252392A1 (en) * | 2010-05-20 | 2013-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Performing Enhanced Cleaning in the Formation of MOS Devices |
| US20120241815A1 (en) * | 2011-03-23 | 2012-09-27 | Samsung Electronics Co., Ltd | Semiconductor devices and methods of fabricating the same |
| US20140264636A1 (en) * | 2013-03-13 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Asymmetric cyclic depositon and etch process for epitaxial formation mechanisms of source and drain regions |
| US9576967B1 (en) * | 2016-06-30 | 2017-02-21 | Sandisk Technologies Llc | Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings |
| US9865730B1 (en) * | 2016-10-31 | 2018-01-09 | International Business Machines Corporation | VTFET devices utilizing low temperature selective epitaxy |
| CN107611130A (zh) * | 2017-08-23 | 2018-01-19 | 长江存储科技有限责任公司 | 一种3d nand闪存结构中硅外延生长的工艺 |
| CN107611135A (zh) * | 2017-08-31 | 2018-01-19 | 长江存储科技有限责任公司 | 一种3dnand存储器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112017953B (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10861693B2 (en) | Cleaning method | |
| JP6723227B2 (ja) | 自己整合代替フィン形成 | |
| US10177227B1 (en) | Method for fabricating junctions and spacers for horizontal gate all around devices | |
| JP4009243B2 (ja) | 半導体プロセス | |
| TW201947059A (zh) | 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構 | |
| TWI671787B (zh) | 清洗方法 | |
| US20020022347A1 (en) | Selective epitaxial growth method in semiconductor device | |
| KR102489044B1 (ko) | 균일하고 컨포멀한 하이브리드 티타늄 산화물 필름들을 위한 증착 방법들 | |
| US11233123B2 (en) | Fully strained channel | |
| KR20090037424A (ko) | 반도체 박막의 선택적 에피택셜 형성 | |
| JP2009521801A (ja) | ドープされた半導体物質のエピタキシャル堆積 | |
| US20050026400A1 (en) | Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy | |
| KR101321424B1 (ko) | 반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치 | |
| US20160126337A1 (en) | Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method | |
| CN111933572A (zh) | 半导体结构及其制作方法 | |
| JP2002539327A (ja) | 基板表面への金属酸化物の化学的気相成長法による成膜方法および装置 | |
| CN112017953B (zh) | 一种外延生长方法 | |
| KR102336537B1 (ko) | 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들 | |
| US20220238331A1 (en) | Gapfill process using pulsed high-frequency radio-frequency (hfrf) plasma | |
| JP7247902B2 (ja) | エピタキシャルウェーハの製造方法 | |
| KR20230132455A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| US20110008972A1 (en) | Methods for forming an ald sio2 film | |
| TW201907489A (zh) | 一種半導體元件及其製造方法、電子裝置 | |
| KR20020028488A (ko) | 에피층 성장 방법 및 이를 이용한 트랜지스터 제조 방법 | |
| US20230340661A1 (en) | Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |