CN101577221A - 多晶硅薄膜及多晶硅栅极的形成方法 - Google Patents

多晶硅薄膜及多晶硅栅极的形成方法 Download PDF

Info

Publication number
CN101577221A
CN101577221A CNA2008101058983A CN200810105898A CN101577221A CN 101577221 A CN101577221 A CN 101577221A CN A2008101058983 A CNA2008101058983 A CN A2008101058983A CN 200810105898 A CN200810105898 A CN 200810105898A CN 101577221 A CN101577221 A CN 101577221A
Authority
CN
China
Prior art keywords
polysilicon layer
polysilicon
transition
settling chamber
silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101058983A
Other languages
English (en)
Other versions
CN101577221B (zh
Inventor
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2008101058983A priority Critical patent/CN101577221B/zh
Publication of CN101577221A publication Critical patent/CN101577221A/zh
Application granted granted Critical
Publication of CN101577221B publication Critical patent/CN101577221B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种多晶硅薄膜的形成方法，包括步骤：提供衬底；将所述衬底放入沉积室内；向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层；向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层；取出所述衬底。本发明还对应公开了利用该多晶硅薄膜形成栅极的方法。采用本发明的方法形成的多晶硅薄膜不仅兼顾了平整度及界面质量两方面的要求，还可以令多晶硅薄膜的各层间过渡更为平稳，进一步提高了多晶硅薄膜的形成质量。

Description

多晶硅薄膜及多晶硅栅极的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种多晶硅薄膜及多晶硅栅极的形成方法。
背景技术
随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体工艺制作结果的影响也日益突出，常需要针对小尺寸器件进行新的工艺改进。以多晶硅栅极的制作为例，当器件尺寸缩小后，采用原有的大尺寸器件的栅极制作的小尺寸器件易出现栅极漏电流性能较差的现象，该栅极制作方法对于小尺寸器件已不再适用，需要对其进行改进优化。
金属氧化物半导体晶体管(MOSET，Metal Oxide SemiconductorTransistor)是集成电路中一种重要的基本元器件，其主要由半导体衬底、栅氧化层、多晶硅栅极、栅极侧壁层和源/漏掺杂区组成。
图1为说明现有的MOS器件制作方法的器件剖面图，如图1所示，首先，在衬底101上形成栅氧化层102，然后，沉积一层多晶硅薄膜103。在大尺寸器件多晶硅栅极的制作中，该多晶硅薄膜通常为单层结构。
接着，为有效降低多晶硅栅极的电阻值，提高器件性能，对多晶硅栅极103进行生长后的离子注入处理，这是影响该器件性能的关键工艺之一。再接着，刻蚀该多晶硅薄膜103及栅氧化层102，形成栅极；沉积栅极侧壁介质层，并刻蚀形成栅极侧壁层104，最后，以栅极和栅极侧壁层104为掩膜进行离子注入，形成源/漏区105和106。
上述MOS器件的制作过程中，多晶硅薄膜的形成质量对器件性能的影响至关重要。一方面，其与下层材料之间的交界面质量会影响到器件的漏电流等电特性，另一方面，其在各晶片之间、以及同一晶片之内的薄膜厚度的一致性(uniformity)也会直接影响到形成的各器件之间性能的一致性，甚至影响到器件的成品率。
尤其在小尺寸器件中，要求该多晶硅薄膜既要具有高质量的交界面，又要具有高的平整度(或一致性)。
现有的多晶硅薄膜形成方法中，当生产的器件尺寸较大时，通常是利用硅烷(SiH4)作为反应气体沉积多晶硅薄膜。采用该方法形成的多晶硅薄膜与下层材料之间的交界面质量较好，可以与传统的由炉管方式形成的多晶硅薄膜相媲美。然而，采用该方法形成的多晶硅薄膜平整度较差，实验表明，在生长
Figure A20081010589800061
多晶硅时，其在同一衬底上的厚度差可达
Figure A20081010589800062
不一致性达1.7％，这对于小尺寸器件而言是不能满足要求的。
为此，当生产的器件尺寸较小时，通常会改用乙硅烷(Si2H6)作为反应气体沉积多晶硅薄膜，其所得到的多晶硅薄膜在平整度上有明显的提高，在生长
Figure A20081010589800063
多晶硅时，其在同一衬底上的厚度差为
Figure A20081010589800064
不一致性为0.74％，基本可以满足90nm、甚至65nm以下器件在平整度方面的制作要求。但是，实验表明，采用该方法形成的多晶硅薄膜与下层材料间的交界面质量较差，也不能满足小尺寸器件的制作要求。
图2为现有的分别由炉管方法和由乙硅烷形成多晶硅栅极的器件电特性对比图，如图2所示，图中的横坐标表示了栅极的电性厚度(Tinv)，纵坐标表示了器件的栅极漏电流(Ig)，图中的数据拟合线201代表了利用炉管方法形成多晶硅的器件电特性，数据拟合线202代表了利用乙硅烷形成多晶硅的器件电特性，由图中201及202可以看出，在相同电性厚度的情况下，利用炉管方法形成多晶硅栅极的器件的漏电流较小。
分析认为，由乙硅烷形成多晶硅栅极的器件的漏电流特性较差的重要原因之一就在于：由乙硅烷形成的多晶硅薄膜与下层的栅氧化层之间的交界面较为粗糙。
为改善多晶硅薄膜的界面特性，于2006年1月4日公开的公开号为CN1716537A的中国专利申请公开了一种形成多晶硅层的方法，该方法在沉积多晶硅时，将气体(硅烷或乙硅烷)的流入量减少至150至250sccm，以减少不正常沉积，改善多晶硅界面特性。然而，实践表明，仅通过气体流量的控制并不能明显改善利用乙硅烷形成的多晶硅薄膜的界面质量，需要对该工艺进行进一步的改进，以兼顾小尺寸器件对多晶硅薄膜在平整度及界面质量两方面的要求。
发明内容
本发明提供一种多晶硅薄膜及多晶硅栅极的形成方法，以改善现有多晶硅薄膜的形成方法无法兼顾平整度及界面质量两方面要求的现象，提高多晶硅栅极的形成质量。
本发明提供的一种多晶硅薄膜的形成方法，包括步骤：
提供衬底；
将所述衬底放入沉积室内；
向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；
向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层；
向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层；
取出所述衬底。
优选地，沉积第一多晶硅层时的硅烷流量在50sccm至200sccm之间。
优选地，所述沉积室的温度在650至750℃之间。
优选地，沉积第一多晶硅层时，所述沉积室的压力在50至275Torr之间；沉积过渡多晶硅层及第二多晶硅层时，所述沉积室的压力在30至150Torr之间。
优选地，沉积过渡多晶硅层时，通入的硅烷及乙硅烷的总流量在20至90sccm之间，且沉积过渡多晶硅层时，通入的硅烷及乙硅烷的流量比在0.8至1.2之间。
优选地，沉积过渡多晶硅层的时间在5至20秒之间。
优选地，沉积第二多晶硅层时，通入的乙硅烷的流量在50至100sccm之间。
可选地，沉积第一多晶硅层、过渡多晶硅层和第二多晶硅层时，还通入了载气体。
优选地，所述载气体的流量在10000至15000sccm之间。
本发明具有相同或相应技术特征的一种栅极的形成方法，包括步骤：
提供衬底，且所述衬底上已形成栅氧化层；
将所述衬底放入沉积室内；
向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；
向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层；
向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层；
取出所述衬底；
对所述衬底进行栅极图形化处理；
刻蚀所述衬底上的第二多晶硅层、过渡多晶硅层、第一多晶硅层及栅氧化层，形成栅极。
优选地，沉积第一多晶硅层时的硅烷流量在50sccm至200sccm之间。
优选地，所述沉积室的温度在650至750℃之间。
优选地，沉积第一多晶硅层时，所述沉积室的压力在50至275Torr之间；沉积过渡多晶硅层及第二多晶硅层时，所述沉积室的压力在30至150Torr之间。
优选地，沉积过渡多晶硅层时，通入的硅烷及乙硅烷的总流量在20至90sccm之间，且沉积过渡多晶硅层时，通入的硅烷及乙硅烷的流量比在0.8至1.2之间。
优选地，沉积过渡多晶硅层的时间在5至20秒之间。
优选地，沉积第二多晶硅层时，通入的乙硅烷的流量在50至100sccm之间。
可选地，沉积第一多晶硅层、过渡多晶硅层和第二多晶硅层时，还通入了载气体。
优选地，所述载气体的流量在10000至15000sccm之间。
与现有技术相比，本发明具有以下优点：
本发明的多晶硅薄膜的形成方法，先利用可形成质量较好的交界面的硅烷形成第一多晶硅层，再利用硅烷及乙硅烷形成过渡多晶硅层，接着，仅利用可得到较好平整度的乙硅烷形成第二多晶硅层，采用此方法形成的多晶硅薄膜不仅兼顾了平整度及界面质量两方面的要求，还可以令多晶硅薄膜的各层间过渡更为平稳，进一步提高了多晶硅薄膜的形成质量。
本发明的多晶硅薄膜的形成方法，在沉积第一多晶硅层通入硅烷时采用了较大的流量，使得在衬底表面成核时形成的多晶硅晶粒更多、更小，改善了整个多晶硅薄膜的晶粒尺寸，提高了多晶硅薄膜在物理及电学上的特性。
本发明的栅极形成方法，采用上述多晶硅薄膜形成方法形成多晶硅栅极，可以在不影响器件之间一致性的前提下，提高器件的栅极漏电流特性。
本发明的栅极形成方法，在形成多晶硅薄膜过程中，加大了在沉积第一多晶硅层通入的硅烷的流量，使得在衬底表面成核时形成的多晶硅晶粒更多、更小，提高了对栅极形状的控制力，并对改善器件的各电性能有利。
附图说明
图1为说明现有的MOS器件制作方法的器件剖面图；
图2为现有的分别由炉管方法和由乙硅烷形成多晶硅栅极的器件电特性对比图；
图3为本发明第一实施例中多晶硅薄膜形成方法的流程图；
图4为本发明第一实施例中形成第一多晶硅层后的器件剖面图；
图5为本发明第一实施例中形成过渡多晶硅层后的器件剖面图；
图6为本发明第一实施例中形成第二多晶硅层后的器件剖面图；
图7为本发明第二实施例中栅极形成方法的流程图；
图8为本发明第二实施例中衬底的剖面示意图；
图9为本发明第二实施例中形成第一多晶硅层后的器件剖面图；
图10为本发明第二实施例中形成过渡多晶硅层后的器件剖面图；
图11为本发明第二实施例中形成第二多晶硅层后的器件剖面图；
图12为本发明第二实施例中形成栅极图形后的器件剖面图；
图13为本发明第二实施例中形成栅极后的器件剖面图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中，并且可利用许多适当的材料制作，下面是通过具体的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
为了满足小尺寸器件的多晶硅栅极在制作时对多晶硅薄膜提出的在平整度及界面质量两方面的更高要求，同时，通过减小多晶硅薄膜的晶粒尺寸、提高其物理及电学特性，本发明采用了一种新的多晶硅薄膜及栅极形成方法。
第一实施例：
本发明的第一实施例介绍了一种新的多晶硅薄膜的形成方法，图3为本发明第一实施例中多晶硅薄膜形成方法的流程图，图4至图6为说明本发明第一实施例中多晶硅薄膜形成方法的器件剖面图，下面结合图3至图6对本发明的第一实施例进行详细介绍。
步骤301：提供衬底。
本实施例中的衬底(substrate)可以为单纯的硅衬底，也可以为已形成一定结构的衬底，如可以在衬底表面已形成氧化硅层。另外，在本发明的其它实施例中，该衬底还可以由其它材料制成，由锗材料、砷化镓材料或碳化硅材料等。
步骤302：将所述衬底放入沉积室内。
本实施例中采用化学气相沉积的方法形成多晶硅薄膜，具体地，可以采用腔室型的低压化学气相沉积(LPCVD)设备。对应地，本步骤中的沉积室指的是低压化学气相沉积(LPCVD)设备的腔室型的沉积室。
步骤303：向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层。
图4为本发明第一实施例中形成第一多晶硅层后的器件剖面图，如图4所示，在衬底401上形成了第一多晶硅层402，生长该第一多晶硅层402时所用的反应气体包含硅烷，其可以令该多晶硅层与下层材料间形成质量较好的交界面。
本实施例中，在衬底401表面还具有一层氧化硅层(图4中未示出)，在本发明的其它实施例中，该衬底401的表面还可以具有其它材料层，如氮氧化硅层等。
步骤304：向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层。
图5为本发明第一实施例中形成过渡多晶硅层后的器件剖面图，如图5所示，在第一多晶硅层402上形成了过渡多晶硅层403，该过渡多晶硅层403的厚度在100至
Figure A20081010589800121
之间，如为
Figure A20081010589800122
Figure A20081010589800124
或
Figure A20081010589800125
等。
在形成该过渡多晶硅层403时，除了仍继续通入前一步(步骤303)的硅烷外，还同时通入了下一步(步骤305)中要通入的乙硅烷。一方面使得沉积室内的气体的变化较为平滑，防止因气流的突变而引发的问题，另一方面也可以在利用硅烷形成的第一多晶硅层与后面利用乙硅烷形成的第二多晶硅层之间形成一个过渡层，使最终形成的多晶硅薄膜的各层间可以平滑过渡，进一步提高了多晶硅薄膜的整体质量。
步骤305：向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层。
图6为本发明第一实施例中形成第二多晶硅层后的器件剖面图，如图6所示，在过渡多晶硅层403上形成了第二多晶硅层404，该第二多晶硅层404的厚度由具体器件的要求决定，通常可以在500至
Figure A20081010589800126
之间，如
Figure A20081010589800131
等。生长该层时所用的反应气体包含乙硅烷，其形成的多晶硅薄膜的平整度较好，有利于提高各器件间的一致性。
步骤306：取出所述衬底。
至此，完成本实施例的多晶硅薄膜的生长。采用本实施例的方法形成的多晶硅薄膜不仅兼有高平整度及高界面质量两方面的特点，满足了小尺寸器件在制作上的高要求，还可以确保各多晶硅层间的过渡平稳，进一步提高了小尺寸器件的性能质量。
另外，为了验证该多晶硅薄膜的质量，还利用光学厚度测试仪对本实施例中的多层多晶硅薄膜的多个特性，如折射率、K值等方面进行了检测，如表1所示，结果证实本实施例中利用不同反应气体形成的多层多晶硅薄膜的其它各性能均可与传统的小尺寸器件中应用的单纯采用乙硅烷形成的多晶硅薄膜相媲美。
表1 采用乙硅烷形成的单层多晶硅薄膜与
本实施例中的多层多晶硅薄膜间的性能对比
Figure A20081010589800132
但是，在实践中却仍发现，上述多晶硅薄膜的晶粒尺寸较大，而这将导致在刻蚀多晶硅薄膜时得到的图形边缘不规则，并可能会引发各种问题，如器件电性能变差等。
为此，对上述多晶硅薄膜的沉积工艺条件进行了优化。经过大量实验发现：
A、适当地优化过渡多晶硅层的工艺条件可以减小多晶硅薄膜的晶粒尺寸。
B、如果在沉积多晶硅层时加大硅烷的流量，可以使得在衬底表面的多晶硅在成核时形成的晶粒更多、更小，进而可以减小整个多晶硅薄膜的晶粒尺寸。
如，在实验中，将其它各项工艺条件设定得完全相同(如，将温度设定在700℃左右、沉积第一多晶硅层时的腔室压力设定在270Torr左右、沉积过渡多晶硅层的腔室压力设定在120Torr左右、沉积第二多晶硅层的腔室压力设定在50Torr左右等)，仅将沉积时硅烷的流量设置得不相同：一个在沉积第一多晶硅层时设定硅烷流量为20sccm，沉积过渡多晶硅层时设定硅烷流量为10sccm；另一个在沉积第一多晶硅层时设定硅烷流量为55sccm，沉积过渡多晶硅层时设定硅烷流量为30sccm；则最后得到的多晶硅薄膜的晶粒大小前者为
Figure A20081010589800141
后者为
Figure A20081010589800142
可以看到，通过加大硅烷的流量可以实现多晶硅晶粒的减小。
其中，单纯加大沉积第一多晶硅层时的硅烷流量也可以有效减少晶粒的大小，当其它工艺条件均相同，且没有加入过渡多晶硅层时，通过将沉积第一多晶硅层时的硅烷流量由20sccm加大为55sccm，就可以令多晶硅薄膜的晶粒尺寸由减小为
Figure A20081010589800144
这是因为沉积第一多晶硅层时为在衬底表面的成核阶段，加大该阶段的硅烷流量可以有效地令形成的多晶硅晶粒更多、更小。
另外，上述实验结果中还进一步证实了，加入过渡多晶硅层并对其工艺条件进行优化，也可以有效减小多晶硅的晶粒。
在经过大量实验，对沉积工艺的各个工艺条件进行了分别及组合的优化，可以在实际生产中应用，如可以将沉积温度设置在650至750℃之间。在沉积第一多晶硅层时，将沉积室内压力设置在50至275Torr之间，如为150Torrr；硅烷的流量设置在50至200sccm之间，如为50sccm、100sccm、150sccm等。
在沉积过渡多晶硅层时，可以将沉积室内压力设置在30至150Torr之间，如为50Torrr、100Torr等；硅烷的流量设置在20至100sccm之间，如为50sccm、80sccm等；乙硅烷的流量设置在20至100sccm之间，如为30sccm、90sccm等。
优选地，可以将硅烷及乙硅烷的总流量设定在20至90sccm之间，且通入的硅烷及乙硅烷的流量比在0.8至1.2之间。本步的沉积时间可以设定在5至20秒之间。
采用该工艺条件形成的过渡多晶硅层可以在第一、第二多晶硅层间形成良好的过渡，三层间没有明显的分界，且形成的晶粒尺寸也较小，确保了形成的多晶硅薄膜具有较高的质量。
沉积第二多晶硅层时，可以将沉积室内压力设置在30至150Torr之间，如为50Torrr；乙硅烷的流量设置在50至100sccm之间，如为60sccm、80sccm等。
另外，在上述各沉积过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
第二实施例：
本发明的第二实施例介绍了一种新的栅极形成方法，图7为本发明第二实施例中栅极形成方法的流程图，图8至图13为说明本发明第二实施例中栅极形成方法的器件剖面图，下面结合图7至图13对本发明的第二实施例进行详细介绍。
步骤701：提供衬底，且所述衬底上已形成栅氧化层。
图8为本发明第二实施例中衬底的剖面示意图，如图8所示，本实施例中的衬底(substrate)包括硅衬底801及其上的栅氧化层802，在本发明的其它实施例中，该硅衬底801还可以为其它材料的衬底，如锗材料、砷化镓材料或碳化硅材料等。
本实施例中，该栅氧化层802可以为利用热氧化法(RTO，RapidThermal Oxidation)或原位蒸气产生法(ISSG，In-suit Stream Generation)形成的氧化硅层(该氧化硅层的厚度可以由具体器件决定)。
另外，本实施例中，还利用氮等离子体对该栅氧化层进行了氮化处理及退火处理(PNA，Post Nitridation Anneal)，以提高该层内氮分布的稳定性、均匀性及可控性。
步骤702：将所述衬底放入沉积室内。
本实施例中形成的栅极为多晶硅栅极，需要在栅氧化层802上形成多晶硅薄膜。本实施例中，该多晶硅薄膜是采用化学气相沉积的方法形成，具体地，可以采用腔室型的低压化学气相沉积(LPCVD)设备。
对应地，本步骤中的沉积室指的是低压化学气相沉积(LPCVD)设备的腔室型的沉积室。为了减少栅氧化层与多晶硅层间的玷污，还可以将该腔室型的LPCVD沉积室与形成栅氧化层的各设备连接在一起，如，可以将沉积氧化硅层的腔室、氮化氧化硅层的腔室、PNA退火处理的腔室及本步的LPCVD沉积室合成在一起。
步骤703：向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层。
图9为本发明第二实施例中形成第一多晶硅层后的器件剖面图，如图9所示，在栅氧化层802上形成了第一多晶硅层803，该第一多晶硅层803的厚度在100至
Figure A20081010589800161
之间，如为
Figure A20081010589800162
或
Figure A20081010589800163
等。生长该层时所用的反应气体包含硅烷，其形成的多晶硅薄膜与下层的栅氧化层间可以形成质量较好的交界面。
本步第一多晶硅层的生长条件进行了分别及组合的优化，包括：将沉积温度设置在650至750℃之间，沉积室内压力设置在50至275Torr之间，如为150Torrr；硅烷的流量设置在50至200sccm之间，如为60sccm、100sccm、150sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
由于本步中采用了硅烷作为反应气体，形成的第一多晶硅层803与栅氧化层802之间的交界面较为平滑，形成质量较好。
步骤704：向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层。
图10为本发明第二实施例中形成过渡多晶硅层后的器件剖面图，如图10所示，在第一多晶硅层803上形成了过渡多晶硅层804，该过渡多晶硅层804的厚度在100至
Figure A20081010589800171
之间，如为
Figure A20081010589800172
或等。
在形成该过渡多晶硅层804时，除了仍继续通入前一步(步骤703)的硅烷外，还同时通入了下一步(步骤705)中要通入的乙硅烷。一方面使得沉积室内的气体的变化较为平缓，防止因气流的突变而引发的问题，另一方面也可以在利用硅烷形成的第一多晶硅层与后面利用乙硅烷形成的第二多晶硅层之间形成一个过渡层，使最终形成的多晶硅薄膜的各层间可以平滑过渡，进一步提高了多晶硅薄膜的质量。
本步过渡多晶硅层的生长条件在经过分别或组合地优化后，可以为：将沉积温度设置在650至750℃之间，沉积室内压力设置在30至150Torr之间，如为50Torrr、100Torr等；硅烷的流量设置在20至100sccm之间，如为50sccm、80sccm等；乙硅烷的流量设置在20至100sccm之间，如为30sccm、90sccm等。优选地，可以将硅烷及乙硅烷的总流量设定在20至90sccm之间，且通入的硅烷及乙硅烷的流量比在0.8至1.2之间。本步的沉积时间可以设定在5至20秒之间。
另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
采用该工艺条件形成的过渡多晶硅层可以在第一、第二多晶硅层间形成良好的过渡，三层间没有明显的分界，且形成的多晶硅晶粒的尺寸也较小，确保了形成的多晶硅薄膜具有较高的质量。
步骤705：向所述沉积室内通入乙硅烷，在所述第一多晶硅层上沉积第二多晶硅层。
图11为本发明第二实施例中形成第二多晶硅层后的器件剖面图，如图11所示，在过渡多晶硅层804上形成了第二多晶硅层805，该第二多晶硅层805的厚度由具体器件的要求决定，通常可以在500至
Figure A20081010589800181
之间，如
Figure A20081010589800182
等。生长该层时所用的反应气体包含乙硅烷，其形成的多晶硅薄膜平整度较好，有利于提高各器件栅极尺寸的一致性。
本步第二多晶硅层的生长条件经分别或组合优化后，可以为：将沉积温度设置在700至750℃之间，沉积室内压力设置在30至100Torr之间，如为50Torrr；乙硅烷的流量设置在20至100sccm之间，如为50sccm、80sccm等。另外，在本步生长过程中，还可以同时通入载气体，本实施例中所用的载气体为氮气，其流量可设置在10000sccm至15000sccm之间。在本发明的其它实施例中，也可以采用其它的载气体，如氩气、氦气等。
步骤706：取出所述衬底。
至此，完成本实施例的多晶硅薄膜的生长。采用本实施例的方法形成的多晶硅薄膜兼有高平整度及高界面质量两方面的特点，满足了小尺寸器件在制作上的高要求。
本实施例中，为了有效降低多晶硅栅极的电阻值，提高器件性能，在形成多晶硅薄膜后，还可以对该多晶硅薄膜进行离子注入处理。
步骤707：对所述衬底进行栅极图形化处理。
图12为本发明第二实施例中形成栅极图形后的器件剖面图，如图12所示，利用光刻技术在衬底的第二多晶硅层805上形成光刻胶的栅极图形806。
步骤708：刻蚀所述衬底上的第二多晶硅层、过渡多晶硅层、第一多晶硅层及栅氧化层，形成栅极。
图13为本发明第二实施例中形成栅极后的器件剖面图，如图13所示，利用干法刻蚀技术，以栅极图形806为掩膜，对所述衬底上的第二多晶硅层805、过渡多晶硅层804、第一多晶硅层803及栅氧化层802进行刻蚀，形成栅极，再将形成栅极图形的光刻胶去除。
采用本实施例的栅极形成方法，令形成栅极的多晶硅薄膜兼顾了平整度及交界面质量的要求，实现了在不影响器件之间一致性(与平整度相关)的情况下，提高器件的栅极漏电流特性(与交界面质量相关)。
另外，采用本实施例中优化的工艺条件后，各层多晶硅薄膜间过渡更为平稳，形成的多晶硅晶粒更小，这一方面提高了栅极刻蚀后图形边缘的完整性，改善了器件栅极的形状，另一方面也对提高器件的各项电性能有利，如袋状离子注入特性(extension pocket implant profile)、叠加电容特性(overlap capacitance)、栅极漏电流特性(gate leakage current)等，进一步提高了器件的性能。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (20)

1、一种多晶硅薄膜的形成方法，其特征在于，包括步骤：
提供衬底；
将所述衬底放入沉积室内；
向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；
向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层；
向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层；
取出所述衬底。
2、如权利要求1所述的形成方法，其特征在于：沉积第一多晶硅层时的硅烷流量在50sccm至200sccm之间。
3、如权利要求1或2所述的形成方法，其特征在于：所述沉积室的温度在650至750℃之间。
4、如权利要求1或2所述的形成方法，其特征在于：沉积第一多晶硅层时，所述沉积室的压力在50至275Torr之间；沉积过渡多晶硅层及第二多晶硅层时，所述沉积室的压力在30至150Torr之间。
5、如权利要求1或2所述的形成方法，其特征在于：沉积过渡多晶硅层时，通入的硅烷及乙硅烷的总流量在20至90sccm之间。
6、如权利要求5所述的形成方法，其特征在于：沉积过渡多晶硅层时，通入的硅烷及乙硅烷的流量比在0.8至1.2之间。
7、如权利要求1或2所述的形成方法，其特征在于：沉积过渡多晶硅层的时间在5至20秒之间。
8、如权利要求1或2所述的形成方法，其特征在于：沉积第二多晶硅层时，通入的乙硅烷的流量在50至100sccm之间。
9、如权利要求1或2所述的形成方法，其特征在于：沉积第一多晶硅层、过渡多晶硅层和第二多晶硅层时，还通入了载气体。
10、如权利要求9所述的形成方法，其特征在于：所述载气体的流量在10000至15000sccm之间。
11、一种栅极的形成方法，其特征在于，包括步骤：
提供衬底，且所述衬底上已形成栅氧化层；
将所述衬底放入沉积室内；
向所述沉积室内通入硅烷，在所述衬底上沉积第一多晶硅层；
向所述沉积室内通入硅烷及乙硅烷，在所述第一多晶硅层上沉积过渡多晶硅层；
向所述沉积室内通入乙硅烷，在所述过渡多晶硅层上沉积第二多晶硅层；
取出所述衬底；
对所述衬底进行栅极图形化处理；
刻蚀所述衬底上的第二多晶硅层、过渡多晶硅层、第一多晶硅层及栅氧化层，形成栅极。
12、如权利要求11所述的形成方法，其特征在于：沉积第一多晶硅层时的硅烷流量在50sccm至200sccm之间。
13、如权利要求11或12所述的形成方法，其特征在于：所述沉积室的温度在650至750℃之间。
14、如权利要求11或12所述的形成方法，其特征在于：沉积第一多晶硅层时，所述沉积室的压力在50至275Torr之间；沉积过渡多晶硅层及第二多晶硅层时，所述沉积室的压力在30至150Torr之间。
15、如权利要求11或12所述的形成方法，其特征在于：沉积过渡多晶硅层时，通入的硅烷及乙硅烷的总流量在20至90sccm之间。
16、如权利要求15所述的形成方法，其特征在于：沉积过渡多晶硅层时，通入的硅烷及乙硅烷的流量比在0.8至1.2之间。
17、如权利要求11或12所述的形成方法，其特征在于：沉积过渡多晶硅层的时间在5至20秒之间。
18、如权利要求11或12所述的形成方法，其特征在于：沉积第二多晶硅层时，通入的乙硅烷的流量在50至100sccm之间。
19、如权利要求11或12所述的形成方法，其特征在于：沉积第一多晶硅层、过渡多晶硅层和第二多晶硅层时，还通入了载气体。
20、如权利要求19所述的形成方法，其特征在于：所述载气体的流量在10000至15000sccm之间。
CN2008101058983A 2008-05-05 2008-05-05 多晶硅薄膜及多晶硅栅极的形成方法 Expired - Fee Related CN101577221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101058983A CN101577221B (zh) 2008-05-05 2008-05-05 多晶硅薄膜及多晶硅栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101058983A CN101577221B (zh) 2008-05-05 2008-05-05 多晶硅薄膜及多晶硅栅极的形成方法

Publications (2)

Publication Number Publication Date
CN101577221A true CN101577221A (zh) 2009-11-11
CN101577221B CN101577221B (zh) 2010-11-10

Family

ID=41272111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101058983A Expired - Fee Related CN101577221B (zh) 2008-05-05 2008-05-05 多晶硅薄膜及多晶硅栅极的形成方法

Country Status (1)

Country Link
CN (1) CN101577221B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441064A (zh) * 2013-06-24 2013-12-11 上海华力微电子有限公司 改善栅氧化层表面均匀度的方法
CN104217940A (zh) * 2014-09-24 2014-12-17 上海华力微电子有限公司 多晶硅薄膜的制备方法
CN105097458A (zh) * 2014-04-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种多晶硅薄膜的沉积方法
CN106894080A (zh) * 2015-12-18 2017-06-27 有研半导体材料有限公司 一种大直径硅基多晶硅膜的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1081832C (zh) * 1995-02-27 2002-03-27 现代电子产业株式会社 制造金属氧化物半导体场效应晶体管的方法
KR100224707B1 (ko) * 1995-12-23 1999-10-15 윤종용 반도체 장치 커패시터의 제조방법
US5786027A (en) * 1996-02-14 1998-07-28 Micron Technology, Inc. Method for depositing polysilicon with discontinuous grain boundaries
CN1226079A (zh) * 1998-02-12 1999-08-18 黄喆周 半导体器件成膜方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441064A (zh) * 2013-06-24 2013-12-11 上海华力微电子有限公司 改善栅氧化层表面均匀度的方法
CN105097458A (zh) * 2014-04-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种多晶硅薄膜的沉积方法
CN104217940A (zh) * 2014-09-24 2014-12-17 上海华力微电子有限公司 多晶硅薄膜的制备方法
CN106894080A (zh) * 2015-12-18 2017-06-27 有研半导体材料有限公司 一种大直径硅基多晶硅膜的制备方法
CN106894080B (zh) * 2015-12-18 2019-03-29 有研半导体材料有限公司 一种大直径硅基多晶硅膜的制备方法

Also Published As

Publication number Publication date
CN101577221B (zh) 2010-11-10

Similar Documents

Publication Publication Date Title
CN101447427B (zh) 钨膜的形成方法及使用其的半导体装置的布线的形成方法
KR101050377B1 (ko) 반도체 박막 증착을 위한 개선된 공정
JP4685104B2 (ja) 低温シリコン化合物堆積
EP1449240A1 (en) Incorporation of nitrogen into high k dielectric film
CN109252145A (zh) 用于在低温下沉积SiN的Si前体
KR20010037839A (ko) 금속 할로겐 가스를 사용한 반도체 소자의 금속 박막 형성방법
CN101577221B (zh) 多晶硅薄膜及多晶硅栅极的形成方法
KR20140048800A (ko) 실리콘 질화물막의 성막 방법 및 성막 장치
CN107690705A (zh) 用于太阳能电池的无气泡的多晶硅
US20230089397A1 (en) Air gap forming method and selective deposition method
CN100576451C (zh) 栅极侧壁层的形成方法
CN115976492A (zh) 一种薄膜沉积方法
US6908852B2 (en) Method of forming an arc layer for a semiconductor device
CN101572228B (zh) 多晶硅薄膜及栅极的形成方法
CN100561672C (zh) 栅极侧壁层的形成方法
TWI248638B (en) Methods of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition
CN107564800B (zh) 一种氮化硅层的制备方法
US6333266B1 (en) Manufacturing process for a semiconductor device
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
CN112038232A (zh) Sab氮化硅膜制造方法及sab工艺控制模块
KR970005943B1 (ko) 반도체 장치의 텅스텐 실리사이드 제조방법
US20060148139A1 (en) Selective second gate oxide growth
TWI810591B (zh) 非晶矽膜形成方法、半導體器件製造方法及利用該方法製造的半導體器件
US20230335403A1 (en) Method of manufacturing semiconductor device
US20200365709A1 (en) Varied silicon richness silicon nitride formation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20190505

CF01 Termination of patent right due to non-payment of annual fee