CN115347040A - 半导体装置以及制造半导体装置的方法 - Google Patents
半导体装置以及制造半导体装置的方法 Download PDFInfo
- Publication number
- CN115347040A CN115347040A CN202210297032.7A CN202210297032A CN115347040A CN 115347040 A CN115347040 A CN 115347040A CN 202210297032 A CN202210297032 A CN 202210297032A CN 115347040 A CN115347040 A CN 115347040A
- Authority
- CN
- China
- Prior art keywords
- base
- semiconductor device
- silicide
- emitter
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 70
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 91
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 90
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 12
- 229910005883 NiSi Inorganic materials 0.000 claims description 8
- 229910019001 CoSi Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- -1 amorphous silicon Chemical compound 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本公开涉及半导体装置以及制造半导体装置的方法。所述装置包括发射极。所述装置还包括集电极。所述装置另外包括基极堆叠。所述基极位于所述发射极与所述集电极之间。所述基极堆叠包括本征基极区。所述装置另外包括基极电极。所述基极电极包括硅化物。所述基极电极的所述硅化物可与所述基极堆叠直接接触。所述装置可以是异质结双极晶体管。
Description
技术领域
本说明书涉及一种半导体装置以及一种制造半导体装置的方法。
背景技术
对于例如异质结双极晶体管(HBT)等常规半导体装置，非本征基极电阻的相当大组成由基极电极硅化物区与本征基极区之间的硅区产生。
已在半导体装置行业中进行大量工作以减小基极电阻的此组成，以便改进此类装置的射频(RF)性能(例如，fMAX、NFmin等)，以用于高频应用(例如，5G、6G、汽车和其它雷达系统等)。
发明内容
在随附的独立权利要求和从属权利要求中陈述本公开的各方面。来自从属权利要求的特征的组合可按需要与独立权利要求的特征组合，且不仅仅是按照权利要求书中所明确地陈述的那样组合。
根据本公开的一方面，提供一种半导体装置，包括：
发射极；
集电极；
基极堆叠，所述基极堆叠位于所述发射极与所述集电极之间，其中所述基极堆叠包括本征基极区；以及
基极电极，所述基极电极包括硅化物，其中所述基极电极的所述硅化物与所述基极堆叠直接接触。
所述半导体装置可设置在半导体管芯的主表面上。基极电极的硅化物与基极堆叠之间的接触平面可被定向成相对于主表面成非零、非正交角度。
基极电极的硅化物可在发射极的一部分与基极的一部分之间延伸。
所述半导体装置可设置在半导体管芯的主表面上。集电极可位于主表面下方。基极可位于集电极上方。发射极可位于基极上方。
基极电极可位于一个或多个电介质层上，以将基极电极与集电极电隔离。
所述半导体装置可另外包括发射极上的硅化物。发射极的硅化物可以是与基极电极的硅化物相同类型的硅化物。
所述硅化物可包括CoSi2。所述硅化物可包括NiSi。所述硅化物可包括NiPtSi。
基极电极可与基极堆叠的本征基极区直接接触。
所述半导体装置可以是异质结双极晶体管。
根据本公开的另一方面，提供一种制造半导体装置的方法，所述方法包括：
形成集电极；
沉积半导体层；
形成所述半导体装置的基极堆叠，其中所述基极堆叠包括本征基极区，并且其中所述半导体层与所述基极堆叠直接接触；
形成所述半导体装置的发射极，其中所述基极位于所述发射极与所述集电极之间；
在所述半导体层上沉积金属部分；以及
执行硅化工艺以从所述半导体层和所述金属部分形成硅化物，其中所述硅化物在所述硅化工艺期间朝向所述基极堆叠生长以形成所述半导体装置的基极电极。
所述方法可包括在半导体管芯的主表面上形成所述装置。基极电极的硅化物与基极堆叠之间的接触平面可被定向成相对于主表面成非零、非正交角度。
所述方法可包括沉积与基极堆叠横向分离的金属部分。硅化工艺可使硅化物朝向基极堆叠生长且变为与所述基极堆叠直接接触。硅化工艺可使硅化物朝向基极堆叠的本征基极区生长且与变为所述本征基极区直接接触。
硅化物朝向基极堆叠的所述生长可由半导体层在基极堆叠远端的部分中的半导体材料的不足驱动。
基极电极的硅化物可在发射极的一部分与基极的一部分之间延伸。
硅化工艺可包括第一热退火工艺以从半导体层和金属部分产生第一阶段材料。硅化工艺可包括第二热退火工艺以从第一阶段材料产生硅化物。
所述方法可包括在第一热退火工艺之后的蚀刻工艺，以在执行第二热退火工艺之前去除金属部分的未反应部分。
硅化工艺可包括第一(例如，单个)热退火工艺以从半导体层和金属部分产生所述硅化物。
所述方法可包括在沉积与基极堆叠直接接触的半导体层之前沉积一个或多个电介质层，以将基极电极与集电极电隔离。
硅化工艺还可在发射极上形成硅化物。发射极的硅化物可以是与基极电极的硅化物相同类型的硅化物。
所述金属部分可包括Co，并且所述硅化物可包括CoSi2。所述金属部分可包括Ni，并且所述硅化物可包括NiSi。所述金属部分可包括NiPt，并且所述硅化物可包括NiPtSi。
半导体层可具有在100-300nm范围内的厚度。
半导体层可包括硅。
所述半导体装置可以是异质结双极晶体管。
附图说明
下文将仅借助于例子参考附图描述本公开的实施例，在附图中类似附图标记指代类似元件，并且在附图中：
图1示出异质结双极晶体管的例子；并且
图2-5示出根据本公开的实施例的制造异质结双极晶体管的方法。
具体实施方式
在下文中参考附图来描述本公开的实施例。
图1示出半导体装置10的例子。在此例子中，半导体装置10为异质结双极晶体管。应注意，为简单起见，在图1中示出半导体装置10的左侧。半导体装置10的右侧可与左侧具有大体上相同的构造-也就是说，半导体装置10可围绕图1中示出的线AB大体上对称。
半导体装置10形成于半导体衬底2上，所述半导体衬底2可包括例如硅。半导体衬底2可包括填充有电介质的横向定位的沟槽4。这些沟槽可用以将装置与衬底的相邻部分隔离，所述相邻部分可包括其它组件。沟槽4可例如包括浅沟槽隔离(STI)。
半导体衬底2具有主表面12。半导体装置10包括在主表面12下方位于半导体衬底2中的集电极6。
半导体装置10还具有基极。在此例子中，基极堆叠包括多个层，所述多个层包括下部Si层22、SiGe层20和上部Si层24。基极包括本征基极区，所述本征基极区在本例子中可包括掺杂(例如，P型)层(例如，硼掺杂)，所述掺杂层可包含在SiGe层20中。
半导体装置10还具有发射极60。在此例子中，发射极60包括多晶硅。发射极60位于发射极窗口中。发射极窗口可由各种部分形成，包括例如氮化物部分40、42和氧化物部分50、52。这些部分可被视为形成用于发射极60和基极的间隔件。发射极窗口部分可包括氮化物。发射极60延伸穿过由发射极窗口部分形成的发射极窗口以接触基极。如图1中可见，在制造期间，来自发射极60的掺杂剂(例如，As)可扩散到上部Si层24中以形成半导体装置10的发射极60的另外部分62。发射极60的另外部分62可延伸穿过上部Si层24以接触SiGe层20。
发射极窗口部分可通过电介质(例如，SiO2、TEOS)的层52与基极电隔离。发射极窗口部分还可通过电介质部分50(例如，SiO2、TEOS)与发射极堆叠的横向部分42电隔离。横向部分42可例如包括氮化物。
在此例子中，集电极6、基极和发射极60形成为竖直堆叠，其中基极位于发射极60下方且集电极6位于基极下方。基极可位于横向定位的电介质部分8之间。横向定位的电介质部分8(包括例如一个或多个电介质层)可用以限定基极的横向范围且可将基极电隔离。横向定位的电介质部分8可例如包括正硅酸乙酯(TEOS)。横向定位的电介质部分8可位于沟槽4上方。
半导体装置10另外包括基极电极。在此例子中，基极电极包括两个部分，即，基极硅层30和硅化物部分32。硅层30可例如包括多晶硅、非晶硅或单晶硅。基极硅层30位于横向定位的电介质部分8上且跨越半导体装置10横向延伸以接触基极。基极硅层30在基极与硅化物部分32之间提供电连接。硅化物部分32可提供用于待与半导体装置10进行的另外(基极)电连接的着陆点。半导体装置10另外包括电介质层70。电介质层70、42、52、50、40都可以将基极硅层30与发射极60电隔离。
应注意，发射极60还可包括位于发射极60的上表面和/或侧壁上的硅化物部分34，以用于提供到发射极60的电连接。
在图1中示出的半导体装置10中，装置10的非本征基极电阻的相当大部分由基极电极的电阻产生，且确切地说，由位于硅化物部分32与基极之间的基极硅层30的部分产生。对半导体装置10的非本征基极电阻的此影响可能对半导体装置10的某些优值(FOM)有害，例如对最大振荡频率fMAX和最小噪声指数(NFmin)有害，尤其对于高频应用(例如5G、6G、汽车雷达等)。
图2-5示出根据本公开的实施例的制造异质结双极晶体管的方法。
应注意，为简单起见，在图2-5中的每一个中示出半导体装置10的左侧。半导体装置10的右侧可与左侧具有大体上相同的构造-也就是说，半导体装置10可围绕图2-5中示出的线AB大体上对称。半导体装置10的右侧的处理可与下文关于半导体装置10的左侧描述的处理匹配。
半导体装置10的处理中的至少一些可以是常规的。应了解，在本实施例中，例如发射极堆叠、基极、集电极和衬底等特征的结构可大体上如上文关于图1所描述。在下文中，描述将集中于半导体装置10的基极电极的形成。
图2示出基极电极的形成中的第一阶段。直到此时，所述方法包括形成半导体装置10的集电极、基极和发射极，其中基极位于发射极与集电极之间，并且其中基极包括包含本征基极区的基极堆叠。这可包括以下阶段。
首先，可提供半导体衬底2。衬底2可包括例如硅。衬底2可具有填充有电介质的沟槽4(例如，可使用浅沟槽隔离(STI)工艺形成沟槽4，但可设想其它工艺)。可通过使用例如离子注入工艺掺杂半导体衬底2的区而在半导体衬底2的主表面12处形成集电极6。
之后，可使用例如TEOS生长工艺形成横向定位的电介质部分8。可使用一个或多个掩蔽和蚀刻步骤在两个横向定位的电介质部分8(例如，左侧横向定位的电介质部分8和未在图式中示出的类似右侧横向定位的电介质部分)之间形成开口以容纳基极。
然后，可通过将半导体材料沉积并掺杂到两个横向定位的电介质部分8之间的开口中以形成包括装置10的本征基极区的基极堆叠来形成基极。沉积和掺杂步骤可例如形成包括下部基极层22(包括例如Si)、掺杂层20(包括例如SiGe)和上部基极层24(包括例如Si)的基极堆叠。半导体装置10可以是异质结双极晶体管，但也可以设想，半导体装置10可以是不包括异质结的双极晶体管。基极堆叠包括本征基极区，所述本征基极区在本实施例中可包括掺杂(例如，P型)层(例如，硼掺杂)，所述掺杂层可由掺杂层20形成(或至少包含在所述掺杂层20内)。
然后，可形成发射极堆叠。这可涉及多个沉积和图案化步骤，所述步骤用以形成发射极堆叠的电介质层70(包括例如SiO2)、电介质层52(包括例如SiO2)、氮化物部分40、电介质部分50(包括例如SiO2)和横向部分42(包括例如氮化物)。在一些实施例中，可以设想，可在形成基极之前形成发射极堆叠的部分。举例来说，可首先经沉积并图案化电介质层70及其上方的部分42，并且可形成间隔件(例如，内部部分42)，随后为基极堆叠的层的生长。
可通过将例如多晶硅或非晶硅沉积到发射极堆叠上以便填充由发射极窗口部分形成的发射极窗口来形成发射极。发射极可以是原位掺杂的。所沉积的发射极材料形成发射极60，所述发射极60通过发射极窗口接触基极。可在基极电极130上将发射极60以及电介质层42和70图案化并去除。
因此，在此实施例中，集电极6、基极和发射极60形成为竖直堆叠，其中基极位于发射极60下方且集电极6位于基极下方，如上文关于图1所描述。然而，可以设想，本公开的实施例将适用于其它装置结构，例如，非竖直结构。
如图2-5中可见，在制造期间，来自发射极60的掺杂剂(例如，As)可扩散到上部基极层24中以形成半导体装置10的发射极60的另外部分62。发射极60的另外部分62可延伸穿过上部基极层24以接触掺杂层20。虽然发射极60的另外部分62被示出为已经存在于图2中，但是可以设想，在一些实施例中，可在制造工艺的稍后阶段形成发射极60的另外部分62。
图2示出半导体装置10的基极电极的形成中的初始阶段。在此阶段中，形成(例如，沉积)半导体层130。虽然在本例子中，在形成基极堆叠之后沉积半导体层，但在一些实施例中，此排序可反转，使得在沉积半导体层130之后形成基极堆叠。
半导体层130可例如包括硅(例如，非晶硅、多晶硅或单晶硅)。半导体层130可被掺杂(例如，在硅的情况下使用硼)。对半导体层130的掺杂可例如原位实施，或使用离子注入实施。
半导体层130可例如具有在
范围内的厚度。沉积半导体层130以使得其与基极堆叠接触。在本实施例中，半导体层130被沉积到横向定位的电介质部分8上且跨越半导体装置10横向延伸以便与基极堆叠进行直接接触。确切地说，在本实施例中，半导体层130的中间部分与下方上部基极层24重叠，由此与基极堆叠进行前述直接接触。
可在形成发射极堆叠之前形成半导体层130，使得发射极堆叠并不干扰半导体层130的中间部分的形成。举例来说，可在形成电介质层70和发射极堆叠的其余部分之前沉积并图案化半导体层130。以此方式，可将半导体层130的中间部分形成为在发射极(堆叠)的一部分与基极的一部分之间延伸，并且电介质层70可位于半导体层130的顶部上。
图3示出半导体装置10的基极电极的形成中的下一阶段。在此阶段中，可在半导体层130上沉积金属部分90。金属部分90可呈层的形式。可在形成发射极堆叠之后沉积金属部分。这可阻止金属部分覆盖半导体层130的中间部分，因为这些中间部分可由发射极堆叠的横向区掩蔽。在一些实施例中，金属部分90包括Co。在一些实施例中，金属部分90包括Ni。在一些实施例中，金属部分90包括NiPt。可以设想其它金属或合金。
图4和5示出半导体装置10的基极电极的形成中的下一阶段。在此阶段中，执行硅化工艺以使金属部分90与半导体层130反应以形成硅化物。在一个实施例中，在半导体层包括硅且金属部分90包括Co的情况下，可形成CoSi2硅化物。在另一实施例中，在半导体层包括硅且金属部分90包括Ni的情况下，可形成NiSi硅化物。在另外实施例中，在半导体层包括硅且金属部分90包括NiPt的情况下，可形成NiPtSi硅化物。
硅化物形成如图5中所示的半导体装置10的基极电极132。应注意，基极电极132的硅化物的中间部分与基极堆叠直接接触。在图5中示出的实施例中，基极电极132的硅化物与基极堆叠的上部基极层24直接接触。可以设想，基极电极132的硅化物可与本征基极区(例如，掺杂层20)直接接触。举例来说，基极电极132的硅化物可延伸穿过基极堆叠中的一个或多个上部层(例如，上部层24)以到达本征基极区(例如，掺杂层20)。
因此，不同于图1中示出的例子，在图5的实施例中，位于硅化物与基极堆叠之间的基极硅层30的一部分对半导体装置10的非本征基极电阻没有影响。因为这一点，图5中示出的半导体装置10的非本征基极电阻可大体上低于图1中示出的半导体装置10的非本征基极电阻。这可引起图5中的半导体装置10的某些优值(FOM)的对应改进，例如最大振荡频率fMAX(应注意，fMAX＝[fT/8πCCBRB]0.5，其中RB为基极电阻，CCB为集电极-基极电容，并且fT为特征频率)和最小噪声指数(NFmin)的对应改进，确切地说，对于高频应用(例如，5G、6G、汽车雷达等)。
图4和5中示出的硅化工艺可(例如，在CoSi2硅化物的情况下)包括两个热退火工艺(例如，快速热退火(RTA)工艺)。在图4中示出第一热退火工艺的效果。在图5中示出第二热退火工艺的效果。在其它实施例中(例如，在NiSi硅化物的情况下)，可使用单个热退火工艺(例如，快速热退火(RTA)工艺)。
在图4和5中示出的两步法的第一热退火工艺中，金属部分90与半导体层130反应以形成第一阶段材料92。在半导体层130包括硅且金属部分90包括Co的实施例中，第一阶段材料92可包括CoSi(例如，其中Si:Co比：1.82)。应注意，在此第一热退火工艺中，第一阶段材料92的覆盖面积可与金属部分90的覆盖面积大致相同。也就是说，Co在硅内几乎没有横向扩散。在一个实施例中，第一热退火工艺可在400-600℃范围内的温度下进行，且每nm沉积的Co可消耗约1.82nm的Si。
在第一热退火工艺和第二热退火工艺中间，可使用蚀刻工艺去除金属部分90的未反应部分。
在第二热退火工艺中，由第一阶段材料92形成基极电极132的硅化物(例如，CoSi2硅化物，其中Si:Co比：3.64)。在此工艺期间，硅化物最初在第一阶段材料92附近生长。然而，由于半导体层130的半导体材料在第一阶段材料92附近耗尽，因此半导体材料的这种不足(归因于半导体材料的有限可用体积/厚度)使硅化物朝向基极堆叠横向生长，从而消耗半导体层130，直到硅化物与基极堆叠(确切地说，在此实施例中，上部基极层24)直接接触为止。应注意，此工艺允许基极电极132的硅化物部分地在发射极堆叠下方生长。在一些实施例中，半导体层130的残留部分138可在第二热退火工艺完成之后保持在基极附近。应注意，基极电极132可通过横向定位的电介质部分8与下方衬底2(包括集电极6)电隔离。基极电极132还可通过发射极堆叠的横向部分42与发射极60电隔离。在一个实施例中，第二热退火工艺可在600-800℃范围内的温度下进行，且每nm沉积的Co可消耗约3.64m的Si。
如上文所指出，在一些实施例中，在金属部分90的沉积之后，可使用一步退火工艺形成硅化物。在一个此类实施例中，金属部分90可包括Ni，并且所形成的硅化物可包括NiSi。如同上文所描述的两步法，一步法可涉及(单个)热退火工艺(例如，快速热退火(RTA)工艺)。虽然一步法可涉及单个热退火工艺，但硅化物形成仍可经历两个阶段。举例来说，在金属部分90包括Ni且硅化物包括NiSi的情况下，可在单个热退火工艺期间形成中间阶段材料(Ni2Si)，所述中间阶段材料随后在同一热退火工艺期间变为NiSi。用于形成NiSi的热退火工艺的典型工艺参数可以是400-600℃的温度，从而每nm沉积的Ni消耗约1.83nm的Si。
在使用一步退火工艺的实施例中，用以去除金属部分90的未反应部分的前述蚀刻工艺可在退火步骤之后进行。
在硅化物包括NiPtSi的情况下，也可使用上文所描述种类的一步热退火工艺，但可以设想，用于NiPtSi的热退火工艺可得益于更宽温度窗口。
如从图5可见，在此实施例中，基极电极132的硅化物与基极堆叠之间的接触平面136被定向成相对于衬底2的主表面12成非零、非正交角度。也就是说，在一些实施例中，基极电极132的硅化物与基极堆叠重叠的一部分的厚度可随着距半导体装置10的中心(例如，中心轴线AB)的距离增加而增加。厚度的此变化可由硅化物朝向基极堆叠生长的方式产生：当硅化物接触基极堆叠的外围边缘时，除横向生长之外，所述硅化物可开始竖直生长(朝向衬底2)。注意，由于横向定位的电介质部分8的存在，硅化物直到到达基极堆叠才能够竖直生长。硅化物的竖直生长的范围可在基极堆叠的外围边缘处较大，因为在(例如，第二)热退火工艺期间可用于生长的时间较多。应注意，上文所描述的接触平面136可由上文所描述的两步或一步退火工艺产生。
在基极电极132的硅化物与基极堆叠之间的此成角度的接触平面136的潜在影响为，基极电极132的硅化物与基极堆叠之间的接触面积可以相对于硅化物具有恒定厚度的实施例增加，并且接触平面136大体上平行(或垂直)于半导体衬底2的主表面12。这可进一步减小半导体装置10的非本征基极电阻。
在一些实施例中(其可涉及如上文所描述的两步或一步退火工艺)，基极电极132的硅化物生长穿过基极堆叠的一个或多个上部层(例如，上部层24)，以与基极堆叠的本征基极区(例如，掺杂层20)进行直接接触。这可再进一步减小装置10的基极电阻。应注意，在此类实施例中，上文所描述的接触区域倾斜的接触平面可以是基极电极132的硅化物与本征基极区之间的接触平面。
在一些实施例中(其可涉及如上文所描述的两步或一步退火工艺)，硅化工艺还可形成半导体装置10的发射极硅化物94。发射极硅化物94的硅化物可以是与基极电极132的硅化物相同类型的硅化物。
如从图5可见，本文中所描述的制造半导体装置10的方法可产生半导体装置10，所述半导体装置10具有发射极60、集电极6、具有位于发射极60与集电极6之间的本征区的基极，以及由硅化物形成的基极电极132。基极电极132的硅化物与基极堆叠直接接触。应注意，电介质层70可将基极电极132与基极堆叠直接接触的一部分与发射极60电隔离。
因此，已经描述一种半导体装置以及一种制造半导体装置的方法。所述装置包括发射极。所述装置还包括集电极。所述装置另外包括基极堆叠。基极堆叠位于发射极与集电极之间。基极包括本征基极区。所述装置另外包括基极电极。所述基极电极包括硅化物。所述基极电极的所述硅化物可与所述基极堆叠直接接触。举例来说，基极电极的硅化物可与基极堆叠的本征基极区直接接触。所述装置可以是异质结双极晶体管。
尽管已经描述了本公开的具体实施例，但是应了解，可以在权利要求书的范围内作出许多修改/添加和/或替代。
Claims (10)
1.一种半导体装置，其特征在于，包括：
发射极；
集电极；
基极堆叠，所述基极堆叠位于所述发射极与所述集电极之间，其中所述基极堆叠包括本征基极区；以及
基极电极，所述基极电极包括硅化物，其中所述基极电极的所述硅化物与所述基极堆叠直接接触。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置设置在半导体管芯的主表面上，并且其中所述基极电极的所述硅化物与所述基极堆叠之间的接触平面被定向成相对于所述主表面成非零、非正交角度。
3.根据权利要求1所述的半导体装置，其特征在于，所述基极电极的所述硅化物在所述发射极的一部分与所述基极的一部分之间延伸。
4.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置设置在半导体管芯的主表面上，其中所述集电极位于所述主表面下方，其中所述基极位于所述集电极上方，并且其中所述发射极位于所述基极上方。
5.根据权利要求1所述的半导体装置，其特征在于，所述基极电极位于一个或多个电介质层上，以将所述基极电极与所述集电极电隔离。
6.根据权利要求1所述的半导体装置，其特征在于，另外包括所述发射极上的硅化物，其中所述发射极的所述硅化物为与所述基极电极的所述硅化物相同类型的硅化物。
7.根据权利要求1所述的半导体装置，其特征在于，所述硅化物包括CoSi2、NiSi或NiPtSi。
8.根据权利要求1所述的半导体装置，其特征在于，所述基极电极与所述基极堆叠的本征基极区直接接触。
9.根据权利要求1所述的半导体装置，其特征在于，所述基极电极与所述基极堆叠直接接触的一部分在电介质层下方横向延伸，其中所述电介质层将所述基极电极与所述发射极隔离。
10.一种制造半导体装置的方法，其特征在于，所述方法包括：
形成集电极；
沉积半导体层；
形成所述半导体装置的基极堆叠，其中所述基极堆叠包括本征基极区，并且其中所述半导体层与所述基极堆叠直接接触；
形成所述半导体装置的发射极，其中所述基极位于所述发射极与所述集电极之间；
在所述半导体层上沉积金属部分；以及
执行硅化工艺以从所述半导体层和所述金属部分形成硅化物，其中所述硅化物在所述硅化工艺期间朝向所述基极堆叠生长以形成所述半导体装置的基极电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/319,380 | 2021-05-13 | ||
| US17/319,380 US11569357B2 (en) | 2021-05-13 | 2021-05-13 | Semiconductor device and method of making a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115347040A true CN115347040A (zh) | 2022-11-15 |
Family
ID=81603595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210297032.7A Pending CN115347040A (zh) | 2021-05-13 | 2022-03-24 | 半导体装置以及制造半导体装置的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11569357B2 (zh) |
| EP (1) | EP4089742A1 (zh) |
| CN (1) | CN115347040A (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04373133A (ja) | 1991-06-24 | 1992-12-25 | Hitachi Ltd | 半導体装置 |
| FR2779572B1 (fr) * | 1998-06-05 | 2003-10-17 | St Microelectronics Sa | Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant |
| JP3528756B2 (ja) | 2000-05-12 | 2004-05-24 | 松下電器産業株式会社 | 半導体装置 |
| US6767798B2 (en) | 2002-04-09 | 2004-07-27 | Maxim Integrated Products, Inc. | Method of forming self-aligned NPN transistor with raised extrinsic base |
| US20090200577A1 (en) | 2005-06-27 | 2009-08-13 | Nxp B.V. | Semiconductor device and method of manufacturing such a device |
| TW200849556A (en) | 2006-06-14 | 2008-12-16 | Nxp Bv | Semiconductor device and method of manufacturing such a device |
| US7803685B2 (en) | 2008-06-26 | 2010-09-28 | Freescale Semiconductor, Inc. | Silicided base structure for high frequency transistors |
| US8664698B2 (en) * | 2011-02-09 | 2014-03-04 | Freescale Semiconductor, Inc. | Bipolar transistor and method with recessed base electrode |
-
2021
- 2021-05-13 US US17/319,380 patent/US11569357B2/en active Active
-
2022
- 2022-03-24 CN CN202210297032.7A patent/CN115347040A/zh active Pending
- 2022-05-11 EP EP22172820.7A patent/EP4089742A1/en active Pending
- 2022-12-26 US US18/146,435 patent/US11817486B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11817486B2 (en) | 2023-11-14 |
| EP4089742A1 (en) | 2022-11-16 |
| US20220367650A1 (en) | 2022-11-17 |
| US20230131166A1 (en) | 2023-04-27 |
| US11569357B2 (en) | 2023-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129234B2 (en) | Method of forming bipolar transistor integrated with metal gate CMOS devices | |
| US7105415B2 (en) | Method for the production of a bipolar transistor | |
| US20150140771A1 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
| US6472262B2 (en) | Method for fabricating a bipolar transistor of the self-aligned double-polysilicon type with a heterojunction base and corresponding transistor | |
| CN101432892B (zh) | 双极型互补金属氧化物半导体技术中形成集电极的方法 | |
| US7863148B2 (en) | Method for integrating SiGe NPN and vertical PNP devices | |
| EP1273036B1 (en) | Method of manufacturing a heterojunction bicmos integrated circuit | |
| EP2315238A1 (en) | Heterojunction Bipolar Transistor | |
| US7719031B2 (en) | Heterojunction biploar transistor and method for manufacturing same | |
| KR100455829B1 (ko) | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 | |
| US6563147B1 (en) | HBT with a SiGe base region having a predetermined Ge content profile | |
| US7939854B2 (en) | Semiconductor device with a bipolar transistor and method of manufacturing such a device | |
| US9209264B2 (en) | Heterojunction bipolar transistor having a germanium raised extrinsic base | |
| US6744080B2 (en) | Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor | |
| US11569357B2 (en) | Semiconductor device and method of making a semiconductor device | |
| US6855612B2 (en) | Method for fabricating a bipolar transistor | |
| US6444536B2 (en) | Method for fabricating bipolar transistors | |
| JP4349131B2 (ja) | バイポーラトランジスタの製造方法及び半導体装置の製造方法 | |
| US6774002B2 (en) | Structure and method for forming self-aligned bipolar junction transistor with expitaxy base | |
| EP1644973A2 (en) | Bipolar transistor and method of making same | |
| US11855173B2 (en) | Transistor with monocrystalline base structures | |
| US20230395692A1 (en) | Base silicide on monocrystalline base structures | |
| CN117672844A (zh) | 用于形成具有导电掺杂基极结构的晶体管的方法 | |
| JP2008027964A (ja) | 半導体装置の製造方法 | |
| JP2005086128A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |