CN109545739A - 一种导电结构的形成方法 - Google Patents

一种导电结构的形成方法 Download PDF

Info

Publication number
CN109545739A
CN109545739A CN201811361331.2A CN201811361331A CN109545739A CN 109545739 A CN109545739 A CN 109545739A CN 201811361331 A CN201811361331 A CN 201811361331A CN 109545739 A CN109545739 A CN 109545739A
Authority
CN
China
Prior art keywords
forming method
groove
conductive structure
gas
reducibility gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811361331.2A
Other languages
English (en)
Inventor
徐杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201811361331.2A priority Critical patent/CN109545739A/zh
Publication of CN109545739A publication Critical patent/CN109545739A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及半导体技术领域，尤其涉及一种导电结构的形成方法，包括：步骤S1，提供包括衬底的晶圆，衬底上形成有沟槽；步骤S2，采用一还原性气体对沟槽进行预处理；步骤S3，采用一气体处理工艺将沟槽中的还原性气体去除；步骤S4，采用一沉积工艺于沟槽中沉积用于填充沟槽的多晶硅层，以形成导电结构；能够避免形成具有空隙缺陷的导电结构，保证了导电结构具有优良的电性能。

Description

一种导电结构的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种导电结构的形成方法。
背景技术
在半导体器件中，例如闪存器件中，一般都需要在晶圆中形成用于对上下的结构进行电性连接的导电结构。这样的导电结构一般形成在沟槽中，形成的方式可以是通过炉管在沟槽中填充导电材料。
但是，现有的导电结构在制备的过程中，由于沟槽中容易形成杂质或缺陷，容易导致生长导电材料的过程在这些杂质或缺陷处过于集中，从而影响导电材料生长的均匀性。严重时容易导致导电材料在沟槽中提前封口，从而在沟槽中形成填充不完全的空隙缺陷，这会严重影响器件的电性能。
发明内容
针对上述问题，本发明提出了一种导电结构的形成方法，其中，包括：
步骤S1，提供包括衬底的晶圆，所述衬底上形成有沟槽；
步骤S2，采用一还原性气体对所述沟槽进行预处理；
步骤S3，采用一气体处理工艺将所述沟槽中的所述还原性气体去除；
步骤S4，采用一沉积工艺于所述沟槽中沉积用于填充所述沟槽的多晶硅层，以形成导电结构。
上述的形成方法，其中，所述步骤S1和所述步骤S2之间包括一中间步骤，将所述晶圆放置于无氧环境中。
上述的形成方法，其中，所述无氧环境为氮气环境。
上述的形成方法，其中，所述步骤S2中，所述还原性气体为氢气。
上述的形成方法，其中，所述氢气的量为1～3L(升)。
上述的形成方法，其中，所述步骤S2中，所述预处理持续1～3min(分钟)。
上述的形成方法，其中，所述步骤S3中，所述气体处理工艺具体为：
将所述还原性气体抽出。
上述的形成方法，其中，所述步骤S4中，所述沉积工艺具体为：
采用甲硅烷并进行高温处理工艺，以形成填充所述沟槽的所述多晶硅层。
上述的形成方法，其中，所述高温处理工艺的温度环境为550～650℃(摄氏度)。
上述的形成方法，其中，所述高温处理工艺的压强环境为0.1～0.2torr(托)。
有益效果：本发明提出的一种导电结构的形成方法，能够避免形成具有空隙缺陷的导电结构，保证了导电结构具有优良的电性能。
附图说明
图1为本发明一实施例中导电结构的形成方法的步骤流程图；
图2～3为本发明一实施例中导电结构的形成方法形成的结构原理图；
图4为本发明一实施例中多晶硅层的形核点的分布示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种导电结构的形成方法，所形成结构可以如图2～3所示，其中，可以包括：
步骤S1，提供包括衬底10的晶圆，衬底10上形成有沟槽TR；
步骤S2，采用一还原性气体对沟槽TR进行预处理；
步骤S3，采用一气体处理工艺将沟槽TR中的还原性气体去除；
步骤S4，采用一沉积工艺于沟槽TR中沉积用于填充沟槽TR的多晶硅层20，以形成导电结构。
上述技术方案中，所形成的导电结构可以是对上下进行电性连接的接触孔结构；衬底10中以及沟槽TR中还可以形成有用于形成导电结构的其他常规结构，比如在沟槽TR的底部形成的氧化层和/或氮化层，这是本领域的常规技术手段，在此不再赘述；上述的形成方法可以在一炉管中进行，炉管中可以设置有用于承载多个晶圆的晶舟；如图4所示，经过本发明的形成方法形成多晶硅层20，在形核期中的形核点更加均匀，从而使得最终形成的多晶硅层20不会形成凹坑；形成多晶硅层20后还可以包括一化学机械研磨工艺，以将多晶硅层20的上表面磨平；上述形成方法可以用于形成闪存器件。
在一个较佳的实施例中，步骤S1和步骤S2之间包括一中间步骤，将晶圆放置于无氧环境中。
上述实施例中，优选地，无氧环境为氮气环境或其他惰性气体环境。
上述技术方案中，惰性气体的量可以为10～30L，举例来说，可以是12L，或15L，或18L，或20L，或25L，或28L等，
在一个较佳的实施例中，步骤S2中，还原性气体为氢气。
上述技术方案可以采用炉管设备完成，该炉管设备可以设置有用于通入氢气的独立管道。
上述实施例中，优选地，氢气的量为1～3L，举例来说，可以是1.3L，或1.5L，或1.8L，或2L，或2.5L，或2.8L等。
在一个较佳的实施例中，步骤S2中，预处理持续1～3min，举例来说，可以是1.3min，或1.5min，或1.8min，或2min，或2.5min，或2.8min等。
在一个较佳的实施例中，步骤S3中，气体处理工艺具体为：
将还原性气体抽出。
上述技术方案中，可以通过真空泵将还原性气体抽出，以在炉管中形成真空。
在一个较佳的实施例中，步骤S4中，沉积工艺具体为：
采用SiH4(甲硅烷)并进行高温处理工艺，以形成填充沟槽的多晶硅层20。
上述技术方案中，反应式具体为：SiH4→Si(多晶硅)+2H2(氢气)。
上述实施例中，优选地，高温处理工艺的温度环境为550～650℃，举例来说，可以是560℃，或580℃，或600℃，或620℃，或630℃等。
上述实施例中，优选地，高温处理工艺的压强环境为0.1～0.2torr，举例来说，可以是0.12torr，或0.13torr，或0.15torr，或0.16torr，或0.18torr等。
综上所述，本发明提出的一种导电结构的形成方法，对衬底中的沟槽进行了还原性的预处理，减少了沟槽内缺陷和杂质的产生，能够避免形成具有空隙缺陷的导电结构，保证了导电结构具有优良的电性能。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种导电结构的形成方法，其特征在于，包括：
步骤S1，提供包括衬底的晶圆，所述衬底上形成有沟槽；
步骤S2，采用一还原性气体对所述沟槽进行预处理；
步骤S3，采用一气体处理工艺将所述沟槽中的所述还原性气体去除；
步骤S4，采用一沉积工艺于所述沟槽中沉积用于填充所述沟槽的多晶硅层，以形成导电结构。
2.根据权利要求1所述的形成方法，其特征在于，所述步骤S1和所述步骤S2之间包括一中间步骤，将所述晶圆放置于无氧环境中。
3.根据权利要求2所述的形成方法，其特征在于，所述无氧环境为氮气环境。
4.根据权利要求1所述的形成方法，其特征在于，所述步骤S2中，所述还原性气体为氢气。
5.根据权利要求4所述的形成方法，其特征在于，所述氢气的量为1～3L。
6.根据权利要求1所述的形成方法，其特征在于，所述步骤S2中，所述预处理持续1～3min。
7.根据权利要求1所述的形成方法，其特征在于，所述步骤S3中，所述气体处理工艺具体为：
将所述还原性气体抽出。
8.根据权利要求1所述的形成方法，其特征在于，所述步骤S4中，所述沉积工艺具体为：
采用甲硅烷并进行高温处理工艺，以形成填充所述沟槽的所述多晶硅层。
9.根据权利要求8所述的形成方法，其特征在于，所述高温处理工艺的温度环境为550～650℃。
10.根据权利要求7所述的形成方法，其特征在于，所述高温处理工艺的压强环境为0.1～0.2torr。
CN201811361331.2A 2018-11-15 2018-11-15 一种导电结构的形成方法 Pending CN109545739A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811361331.2A CN109545739A (zh) 2018-11-15 2018-11-15 一种导电结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811361331.2A CN109545739A (zh) 2018-11-15 2018-11-15 一种导电结构的形成方法

Publications (1)

Publication Number Publication Date
CN109545739A true CN109545739A (zh) 2019-03-29

Family

ID=65847467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811361331.2A Pending CN109545739A (zh) 2018-11-15 2018-11-15 一种导电结构的形成方法

Country Status (1)

Country Link
CN (1) CN109545739A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101289739A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 多晶硅沉积制程
CN101740487A (zh) * 2008-11-05 2010-06-16 东部高科股份有限公司 形成半导体器件的金属布线的方法
CN101859698A (zh) * 2009-04-09 2010-10-13 上海先进半导体制造股份有限公司 槽刻蚀及多晶硅注入工艺
CN102332400A (zh) * 2011-07-28 2012-01-25 上海宏力半导体制造有限公司 半导体器件的形成方法
CN104241097A (zh) * 2014-09-02 2014-12-24 上海华力微电子有限公司 改善半导体器件一体化刻蚀残留缺陷的方法
CN104465346A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 形成栅极的方法
CN104752407A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 用于检测cdsem机台的方法、晶圆、晶圆的制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101289739A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 多晶硅沉积制程
CN101740487A (zh) * 2008-11-05 2010-06-16 东部高科股份有限公司 形成半导体器件的金属布线的方法
CN101859698A (zh) * 2009-04-09 2010-10-13 上海先进半导体制造股份有限公司 槽刻蚀及多晶硅注入工艺
CN102332400A (zh) * 2011-07-28 2012-01-25 上海宏力半导体制造有限公司 半导体器件的形成方法
CN104465346A (zh) * 2013-09-17 2015-03-25 中芯国际集成电路制造(上海)有限公司 形成栅极的方法
CN104752407A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 用于检测cdsem机台的方法、晶圆、晶圆的制作方法
CN104241097A (zh) * 2014-09-02 2014-12-24 上海华力微电子有限公司 改善半导体器件一体化刻蚀残留缺陷的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李伟等: "《太阳能电池材料及其应用》", 31 January 2014, 电子科技大学出版社 *

Similar Documents

Publication Publication Date Title
JP6150724B2 (ja) 凹部を充填する方法
CN109802007A (zh) 管式pecvd制备多晶硅钝化接触结构的方法
CN105810638B (zh) 一种3d nand闪存结构和制作方法
CN103871968B (zh) Mos晶体管的制作方法
JP6174943B2 (ja) 凹部を充填する方法
CN107507768A (zh) 半导体装置的制造方法、热处理装置以及存储介质
CN104674192A (zh) 三维结构存储元件的制造装置
CN102956445A (zh) 一种锗硅外延层生长方法
CN103337506A (zh) 一种ccd器件用硅外延片制备工艺
CN102800679A (zh) 闪存的存储单元的形成方法
CN109545739A (zh) 一种导电结构的形成方法
CN103000499A (zh) 一种锗硅硼外延层生长方法
CN105185702A (zh) 高k金属栅极结构的制造方法
JP2016152351A (ja) 凹部を充填する方法及び処理装置
CN104157578B (zh) 半导体器件的形成方法
US20200090996A1 (en) Method of forming a contact plug of a semiconductor integrated circuit device
CN101764082A (zh) 金属互连线形成方法
CN103258779B (zh) 铜互连结构及其制造方法
CN104810363B (zh) 功率集成器件及其制作方法
CN111725058A (zh) 多晶硅薄膜形成方法和半导体结构的形成方法
CN110164756A (zh) 一种多晶硅薄膜的制备方法
US7776679B2 (en) Method for forming silicon wells of different crystallographic orientations
JPS63282274A (ja) 化学的気相成長装置およびその使用方法
CN104465518A (zh) 栅极制作方法
CN103839975A (zh) 低深度连接沟槽及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190329

RJ01 Rejection of invention patent application after publication