CN110164756A - 一种多晶硅薄膜的制备方法 - Google Patents

一种多晶硅薄膜的制备方法 Download PDF

Info

Publication number
CN110164756A
CN110164756A CN201910464511.1A CN201910464511A CN110164756A CN 110164756 A CN110164756 A CN 110164756A CN 201910464511 A CN201910464511 A CN 201910464511A CN 110164756 A CN110164756 A CN 110164756A
Authority
CN
China
Prior art keywords
membrane
cleaning
semiconductor substrate
polysilicon membrane
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910464511.1A
Other languages
English (en)
Inventor
张凌越
姜波
张俊利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910464511.1A priority Critical patent/CN110164756A/zh
Publication of CN110164756A publication Critical patent/CN110164756A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种多晶硅薄膜的制备方法，包括：提供至少一半导体衬底，半导体衬底上形成二氧化硅薄膜，采用含有碱性溶液的清洗剂对半导体衬底和衬底表面的二氧化硅薄膜进行清洗，以及在半导体衬底上的二氧化硅薄膜上形成多晶硅薄膜。本发明能够实现消除炉管晶舟立柱对多晶硅薄膜沉积的影响的目的，以及具有提高多晶硅薄膜的均匀性的优点。

Description

一种多晶硅薄膜的制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种多晶硅薄膜的制备方法。
背景技术
多晶硅是半导体器件及其制造中的重要材料，多晶硅薄膜是半导体器件中的重要结构。目前，主要是采用垂直管式炉以硅烷(SiH4)为反应气体进行多晶硅薄膜的制备。
参考图1所示，垂直管式炉设置有1个含多个放置晶片槽的晶舟10，晶舟10用于放置100或150片需要沉积多晶硅薄膜的晶片20，晶舟由3或者4根立柱和立柱上对应多个放置晶片的槽40组成，多个所述晶舟立柱30周向分布在所述晶舟10上，所述晶片20的边缘与所述晶舟立柱上放置晶片槽40相接触。
然而，研究发现，如图2所示，位于靠近晶舟立柱30位置处在所述晶片20上形成的多晶硅薄膜厚度相对于晶片20上其他位置上的多晶硅薄膜厚度偏薄，且位于靠近晶舟立柱30位置处在所述晶片20上形成的多晶硅薄膜的晶粒相对于晶片20上其他位置上的多晶硅薄膜晶粒偏大，这会造成晶片上对应位置产品(IC)良率损失。
发明内容
本发明的目的在于提供一种多晶硅薄膜的制备方法，以消除晶舟立柱对多晶硅薄膜沉积的影响和提高多晶硅薄膜的均匀性。
为了实现以上目的，本发明通过以下技术方案实现：
一种多晶硅薄膜的制备方法，包括：提供至少一半导体衬底，所述半导体衬底上形成有二氧化硅薄膜，采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅薄膜进行清洗，以及在所述半导体衬底上的二氧化硅薄膜上形成多晶硅薄膜。
进一步的，所述采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅薄膜进行清洗，具体为，采用SC-1清洗液进行单独清洗。
优选地，所述采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅薄膜进行清洗，具体为，采用SPM清洗液和SC-1清洗液进行分步清洗。
优选地，所述采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅薄膜进行清洗，具体为，采用SPM清洗液、SC-1清洗液和SC-2清洗液进行分步清洗。
优选地，所述SC-1清洗液为氨水、过氧化氢和去离子水所组成的碱性混合液。
优选地，所述氨水、过氧化氢和去离子水的体积比为1:1:100～1:2:20。
优选地，所述采用SC-1清洗液进行清洗的温度为23℃～35℃，清洗时间为100s～600s。
优选地，所述SPM清洗液为硫酸和过氧化氢所组成的酸性溶液。
优选地，所述SC-2清洗液为盐酸、过氧化氢和去离子水组成的酸性溶液。
优选地，采用LPCVD的方法形成所述多晶硅薄膜。
本发明与现有技术相比具有以下优点：
通过在采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜之前，在对形成有二氧化硅薄膜的半导体衬底进行含有碱性溶液的清洗剂进行清洗，之后，再执行在所述形成有二氧化硅薄膜的半导体衬底上采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜的步骤。经过含有碱性溶液的清洗剂清洗过的所述半导体衬底上的二氧化硅薄膜的表面上积聚有负电荷，在采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜时，即采用低压化学气相沉积时，SiH4分子中Si-H极性键与所述二氧化硅薄膜表面上的负电荷Si-O-键结合形成氢键，SiH4在所述二氧化硅薄膜表面形成化学吸附。因此，由于经过含有碱性溶液的清洗剂的清洗使二氧化硅薄膜表面上Si-O-键的数量增加，在进行低压化学气相沉积时吸附SiH4分子的数量增加，从而使在多晶硅薄膜形成过程中的孵化期时，多晶硅薄膜的形成对SiH4气体流量和压力不敏感，实现了消除炉管晶舟立柱对多晶硅薄膜沉积的影响，提高了多晶硅薄膜的均匀性，包括厚度的均匀性以及晶粒大小的均匀性，从而解决后续的刻蚀工艺中，由于所述半导体衬底(晶片)上对应炉管晶舟立柱位置处的多晶硅薄膜厚度相对偏薄、晶粒偏大，以至于在后续刻蚀工艺中，大的晶粒与晶粒边界处刻蚀速率快并产生相应的刻蚀坑，最终导致炉管晶舟立柱位置处所对应的半导体衬底(晶片)位置处产品(IC)良率损失的问题。
附图说明
图1为现有技术中垂直式炉管中晶舟立柱与晶片的位置关系示意图；
图2为现有技术中晶舟立柱位置处与晶片的位置关系示意图；
图3为现有技术中采用垂直式炉管制备多晶硅薄膜的方法流程示意图；
图4为本发明一实施例提供的一种多晶硅薄膜的制备方法流程示意图。
具体实施方式
承如背景技术所述，采用垂直管式炉以硅烷为反应气体进行多晶硅薄膜的制备时，所述多晶硅薄膜在位于垂直管式炉的晶舟立柱30位置处具有厚度偏薄，晶粒偏大的缺陷。
研究发现，如图3所示，现有技术，在采用垂直管式炉以硅烷为反应气体进行多晶硅薄膜的制备时，包括如下过程：步骤S1、提供一晶片，清洗所述晶片。步骤S2、在所述晶片上生长二氧化硅(SiO2)薄膜。步骤S3、在所述二氧化硅薄膜上形成所述多晶硅薄膜。其中，所述晶片的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。在其他实施例中，所述晶片可以包括取决于存储器的设计要求的各种掺杂区域。所述晶片中可以包括隔离结构(例如浅沟槽隔离，STI)以隔离各区域和/或在所述晶片形成的半导体器件。所述晶片是硅衬底，进一步的，其可以是未掺杂的或者轻度P型掺杂的硅衬底。所述步骤S3当采用垂直管式炉以硅烷为反应气体进行多晶硅薄膜的制备时，包括制备掺杂(doping)和未掺杂(un-doping)的多晶硅薄膜的薄膜沉积过程中，因为文丘里效应(也称文氏效应，Venturieffect，这种效应是指在高速流动的气体附近会产生压强减少，从而产生吸附作用)，多晶硅薄膜沉积反应气体SiH4流过炉管晶舟立柱时，气体流速高于没有晶舟立柱阻挡区域，同时晶片上对应晶舟立柱位置处气体压力低，导致此处沉积多晶硅薄膜的最初的孵化期变长，沉积的多晶硅薄膜相对晶片上其它位置厚度偏薄、晶粒偏大。而正因为晶片上对应炉管晶舟立柱位置处的多晶硅薄膜厚度相对偏薄、晶粒偏大，以至于在后续刻蚀工艺中，大的晶粒与晶粒边界处刻蚀速率快并产生相应的刻蚀坑，最终导致炉管晶舟立柱位置处所对应的晶片位置良率损失。
基于上述研究，本实施例提供一种多晶硅薄膜的制备方法，通过在采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜之前，在对形成有二氧化硅薄膜的半导体衬底进行含有碱性溶液的清洗剂进行清洗，之后，再执行在所述形成有二氧化硅薄膜的半导体衬底上采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜的步骤。经过含有碱性溶液的清洗剂清洗过的所述半导体衬底上的二氧化硅薄膜的表面上积聚有负电荷，在采用采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜时，即采用低压化学气相沉积时，SiH4分子中Si-H极性键与所述二氧化硅薄膜表面上的负电荷Si-O-键结合形成氢键，SiH4在所述二氧化硅薄膜表面形成化学吸附。因此，由于经过含有碱性溶液的清洗剂的清洗使二氧化硅薄膜表面上Si-O-键的数量增加，在进行低压化学气相沉积时吸附SiH4分子的数量增加，从而使在多晶硅薄膜形成过程中的孵化期时，多晶硅薄膜的形成对SiH4气体流量和压力敏感度下降，实现了消除炉管晶舟立柱对多晶硅薄膜沉积的影响，提高了多晶硅薄膜的均匀性，包括厚度的均匀性以及晶粒大小的均匀性，从而解决由于后续的刻蚀工艺中，由于所述半导体衬底(晶片)上对应炉管晶舟立柱位置处的多晶硅薄膜厚度相对偏薄、晶粒偏大，以至于在后续刻蚀工艺中，大的晶粒与晶粒边界处刻蚀速率快并产生相应的刻蚀坑，最终导致炉管晶舟立柱位置处所对应的半导体衬底(晶片)位置产品(IC)良率损失的问题。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。
实施例一
如图4所示，本实施例提供了一种多晶硅薄膜的制备方法，包括如下过程：
步骤S100、提供至少一半导体衬底，所述半导体衬底上形成二氧化硅薄膜；
步骤S200、采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅膜进行清洗；以及
步骤S300、在所述半导体衬底上的二氧化硅薄膜上形成多晶硅薄膜。
在本实施例中，所述半导体衬底的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。在其他实施例中，所述衬底可以包括取决于存储器的设计要求的各种掺杂区域。在本实施例中，所述半导体衬底是硅衬底，进一步的，其可以是未掺杂的或者轻度P型掺杂的硅衬底。
对于在所述半导体衬底上形成二氧化硅薄膜的步骤包括：清洗所述半导体衬底，在此步骤中的清洗包含但不限于采用湿法清洗中的RCA清洗方式对所述半导体衬底进行清洗，用以去除所述半导体衬底表面上的有机物、颗粒、金属和自然氧化物。
在所述半导体衬底上形成所述二氧化硅薄膜的方式包含但不限于：采用常压化学气相沉积(APCVD)方法，以及低压化学气相沉积(LPCVD)方法和热氧化方法。
对于步骤S200，具体的，在本实施例中，可以采用SC-1清洗液进行单独清洗。所述SC-1清洗液可以采用由氨水、过氧化氢和去离子水所组成的碱性混合液。所述氨水、过氧化氢和去离子水的体积比例如为1:1:100～1:2:20。所述采用SC-1清洗液进行清洗的温度为23℃～35℃，优选为35摄氏度，清洗时间例如为100s～600s。
经过含有碱性溶液的清洗剂清洗过的所述半导体衬底上的二氧化硅薄膜的表面上积聚有负电荷，在采用采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜时，即采用低压化学气相沉积时，SiH4分子中Si-H极性键与所述二氧化硅薄膜表面上的负电荷Si-O-键结合形成氢键，SiH4在所述二氧化硅薄膜表面形成化学吸附。因此，由于经过含有碱性溶液的清洗剂的清洗使二氧化硅薄膜表面上Si-O-键的数量增加，在进行低压化学气相沉积时吸附SiH4分子的数量增加，从而使在多晶硅薄膜形成过程中的孵化期时，多晶硅薄膜的形成对SiH4气体流量和压力敏感度下降，实现了消除炉管晶舟立柱对多晶硅薄膜沉积的影响，提高了多晶硅薄膜的均匀性，包括厚度的均匀性以及晶粒大小的均匀性，从而解决由于后续的刻蚀工艺中，由于所述半导体衬底(晶片)上对应炉管晶舟立柱位置处的多晶硅薄膜厚度相对偏薄、晶粒偏大，以至于在后续刻蚀工艺中，大的晶粒与晶粒边界处刻蚀速率快并产生相应的刻蚀坑，最终导致炉管晶舟立柱位置处所对应的半导体衬底(晶片)位置产品(IC)良率损失的问题。
解决上述问题的原理为：在多晶硅薄膜沉积的成核阶段(孵化期)，SiH4气体在所述二氧化硅薄膜表面吸附、热分解形成硅原子：
SiH4(g)→SiH2(g)+H2(g) (1)
SiH2(g)+Si(s)→2(Si(s)-H+) (2)
2(Si(s)–H+)→2Si(s)+H2(g) (3)
其中，Si(s)–H+的热分解是反应速率最慢的步骤。当反应温度一定时，Si(s)–H+的热分解速率直接与所述二氧化硅薄膜表面所吸附SiH4分子的数量相关。SiH4分子中Si-H化学键为极性共价键，其共用电子对偏向Si，SiH4分子中的氢呈现带弱正电荷，二氧化硅薄膜表面上的电荷行为会影响SiH4分子在其上的吸附行为。
当采用所述SC-1清洗液对所述形成有二氧化硅薄膜的半导体衬底进行清洗时，所述二氧化硅薄膜表面中的SiO2与水分子发生表面氢化反应形成Si-OH键。
SiO2(s)+H2O→OSi(OH)2 (4)
当形成有二氧化硅薄膜的半导体衬底在所述含有碱性溶液的清洗剂中时，所述Si-OH键将继续与OH-反应生成Si-O-并导致所述二氧化硅薄膜的表面上的负电荷增加。
之后，再在经过所述SC-1清洗液清洗过的所述二氧化硅薄膜的表面上采用化学气相沉积方法制备所述多晶硅薄膜时，由于反应气体中的SiH4分子中Si-H极性键与所述二氧化硅薄膜的表面上的Si-O-键结合形成氢键，所述SiH4分子在SiO2表面形成化学吸附。由于经过含有碱性溶液的清洗剂的清洗使二氧化硅薄膜表面上Si-O-键的数量增加，在进行低压化学气相沉积时吸附SiH4分子的数量增加，从而使在多晶硅薄膜形成过程中的孵化期时，多晶硅薄膜的形成对SiH4气体流量和压力敏感度下降，实现了消除炉管晶舟立柱对多晶硅薄膜沉积的影响，提高了多晶硅薄膜的均匀性，包括厚度的均匀性以及晶粒大小的均匀性，从而解决由于后续的刻蚀工艺中，由于所述半导体衬底上对应炉管晶舟立柱位置处的多晶硅薄膜厚度相对偏薄、晶粒偏大，以至于在后续刻蚀工艺中，大的晶粒与晶粒边界处刻蚀速率快并产生相应的刻蚀坑，最终导致炉管晶舟立柱位置处所对应的半导体衬底位置产品(IC)良率损失的问题。
实施例二
本实施例提供了一种多晶硅薄膜的制备方法，包括如下过程：提供至少一半导体衬底，所述半导体衬底上形成二氧化硅薄膜；采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅膜进行清洗；以及在所述半导体衬底上的二氧化硅薄膜上形成多晶硅薄膜。在本实施例中，对于采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅膜进行清洗的步骤，具体为，采用SPM清洗液和SC-1清洗液进行分步清洗。更具体的，可以首先采用SPM清洗液对所述半导体衬底和所述二氧化硅薄膜进行清洗，之后再采用所述SC-1清洗液对经过所述SPM清洗液清洗过后的所述半导体衬底和所述二氧化硅薄膜进行清洗。其中，所述SPM清洗液为硫酸和过氧化氢所组成的酸性溶液，具体的，所述硫酸和过氧化氢的体积比例如为1:4～1:7。所述采用SPM清洗液进行清洗的温度为110～150℃，例如125摄氏度，清洗时间例如为100s～600s。
首先采用所述SPM清洗液对所述半导体衬底和所述二氧化硅薄膜进行清洗可以有效减低环境造成二氧化硅薄膜表面的有机污染，延长二氧化硅薄膜形成到多晶硅薄膜沉积的允许等待时间。
其中，所述SC-1清洗液可以采用由氨水、过氧化氢和去离子水所组成的碱性混合液。所述氨水、过氧化氢和去离子水的体积比例如为1:1:100～1:2:20。所述采用SC-1清洗液进行清洗的温度为23℃～35℃，优选为35摄氏度，清洗时间例如为100s～600s。
之后的采用所述SC-1清洗液对所述半导体衬底和所述二氧化硅薄膜进行清洗的步骤可以有效消除多晶硅薄膜沉积中炉管晶舟的影响和改善多晶硅薄膜沉积片内均匀性。
具体的，在本实施例中，采用所述SC-1清洗液对所述半导体衬底和所述二氧化硅薄膜进行清洗的步骤可以有效消除多晶硅薄膜沉积中炉管晶舟的影响和改善多晶硅薄膜沉积片内均匀性的远离如下所述：经过含有碱性溶液的清洗剂清洗过的所述半导体衬底上的二氧化硅薄膜的表面上积聚有负电荷，在采用采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜时，即采用低压化学气相沉积时，SiH4分子中Si-H极性键与所述二氧化硅薄膜表面上的负电荷Si-O-键结合形成氢键，SiH4在所述二氧化硅薄膜表面形成化学吸附。因此，由于经过含有碱性溶液的清洗剂的清洗使二氧化硅薄膜表面上Si-O-键的数量增加，在进行低压化学气相沉积时吸附SiH4分子的数量增加，从而使在多晶硅薄膜形成过程中的孵化期时，多晶硅薄膜的形成对SiH4气体流量和压力敏感度下降，实现了消除炉管晶舟立柱对多晶硅薄膜沉积的影响，提高了多晶硅薄膜的均匀性，包括厚度的均匀性以及晶粒大小的均匀性，从而解决由于后续的刻蚀工艺中，由于所述半导体衬底(晶片)上对应炉管晶舟立柱位置处的多晶硅薄膜厚度相对偏薄、晶粒偏大，以至于在后续刻蚀工艺中，大的晶粒与晶粒边界处刻蚀速率快并产生相应的刻蚀坑，最终导致炉管晶舟立柱位置处所对应的半导体衬底(晶片)位置产品(IC)良率损失的问题。
实施例三
本实施例提供了一种多晶硅薄膜的制备方法，包括如下过程：提供至少一半导体衬底，所述半导体衬底上形成二氧化硅薄膜；采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅膜进行清洗；以及在所述半导体衬底上的二氧化硅薄膜上形成多晶硅薄膜。在本实施例中，对于采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅膜进行清洗的步骤，具体为，还可以采用SPM清洗液、SC-1清洗液和SC-2清洗液进行分步清洗。更具体的为，首先采用SPM清洗液对所述半导体衬底和所述二氧化硅薄膜进行清洗；在本实施例中，所述SPM清洗液为硫酸和过氧化氢所组成的酸性溶液。所述硫酸和过氧化氢的体积比例如为1:4～1:7。所述采用SPM清洗液进行清洗的温度为110～150℃，例如125摄氏度，清洗时间例如为100s～600s。采用所述SPM清洗液对所述半导体衬底和二氧化硅薄膜进行清洗，此步骤可以有效减低环境造成二氧化硅薄膜表面的有机污染，延长二氧化硅薄膜形成到多晶硅薄膜沉积的允许等待时间。
其次，采用SC-1清洗液对经所述SPM清洗液清洗后的所述半导体衬底和所述二氧化硅薄膜进行清洗；采用所述SC-1清洗剂对所述半导体衬底和所述二氧化硅薄膜进行清洗的步骤，可以有效消除多晶硅薄膜沉积中炉管晶舟的影响和改善多晶硅薄膜沉积片内均匀性。具体的，在本实施例中，采用所述SC-1清洗液对所述半导体衬底和所述二氧化硅薄膜进行清洗的步骤可以有效消除多晶硅薄膜沉积中炉管晶舟的影响和改善多晶硅薄膜沉积片内均匀性的远离如下所述：经过含有碱性溶液的清洗剂清洗过的所述半导体衬底上的二氧化硅薄膜的表面上积聚有负电荷，在采用采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜时，即采用低压化学气相沉积时，SiH4分子中Si-H极性键与所述二氧化硅薄膜表面上的负电荷Si-O-键结合形成氢键，SiH4在所述二氧化硅薄膜表面形成化学吸附。因此，由于经过含有碱性溶液的清洗剂的清洗使二氧化硅薄膜表面上Si-O-键的数量增加，在进行低压化学气相沉积时吸附SiH4分子的数量增加，从而使在多晶硅薄膜形成过程中的孵化期时，多晶硅薄膜的形成对SiH4气体流量和压力敏感度下降，实现了消除炉管晶舟立柱对多晶硅薄膜沉积的影响，提高了多晶硅薄膜的均匀性，包括厚度的均匀性以及晶粒大小的均匀性，从而解决由于后续的刻蚀工艺中，由于所述半导体衬底上对应炉管晶舟立柱位置处的多晶硅薄膜厚度相对偏薄、晶粒偏大，以至于在后续刻蚀工艺中，大的晶粒与晶粒边界处刻蚀速率快并产生相应的刻蚀坑，最终导致炉管晶舟立柱位置处所对应的半导体衬底位置产品良率损失的问题。
最后，采用SC-2清洗液经所述SC-1清洗液清洗的所述半导体衬底和所述二氧化硅薄膜进行清洗。在本实施例中，所述SC-2清洗液为盐酸、过氧化氢和去离子水组成的酸性溶液。所述SC-2清洗液为盐酸、过氧化氢和去离子水的体积比例为1:1:50～1:1:5。所述采用SC-2清洗液进行清洗的温度为30℃～60℃，例如35摄氏度，清洗时间例如为100s～600s。采用所述SC-2清洗液对所述半导体衬底和所述二氧化硅进行清洗，其可以有效去除所述二氧化硅薄膜表面的金属离子污染。
多晶硅，是单质硅的一种形态。多晶硅薄膜由于具备对二氧化硅膜良好粘附性，与MOS相匹配的功函数，在宽范围内可调电阻等优点，在现代集成电路、液晶面板和太阳能电池生产中扮演着重要角色。它被广泛运用于集成电路中作为自对准绝缘栅常效应晶体管(MOSFET)的栅极、闪存的浮栅、三极管的发射极、电容的极板、电阻、互连材料等。
运用LPCVD技术沉积多晶硅薄膜的工艺，已经广泛用于超大规模集成电路(verylarge scale integration,VLSI)制造。LPCVD具有沉积温度低，薄膜成分和厚度易控，薄膜厚度与沉积时间呈正比，均匀性与重复性好，台阶覆盖能力好，操作方便等优点。并且，LPCVD炉管工艺属于批处理工艺，一次最多可将一百片或一百五十片晶圆(晶片，半导体衬底)放在垂直的晶舟上，同时进行多晶硅薄膜的低压化学气相沉积。
在本实施例中，对于步骤S300，可以采用上述LPCVD的方法形成所述多晶硅薄膜。
具体的，可以采用垂直管式炉以硅烷(SiH4)为反应气体进行多晶硅薄膜的沉积。垂直管式炉设置有1个含多个放置晶片槽的晶舟，每个晶舟用于放置100或150片需要沉积多晶硅薄膜的半导体衬底(即形成有二氧化硅薄膜的晶片或衬底)，多个所述晶舟立柱周向分布在所述晶舟上。同时，自下至上设置多个喷嘴，通入反应气体，其中，最下方的喷嘴通入的气体流量最大，其他几只喷嘴通入的气体作为对消耗气体的补偿，这样，可以改善晶片之间膜层的均匀性，采用垂直管式炉以硅烷为反应气体进行多晶硅薄膜的沉积，垂直管式炉中设置有自下至上依次排布的多个喷嘴，所述方法包括：沉积时最底部的喷嘴流量大于中部和顶部喷嘴的气体流量，中部和顶部喷嘴的气体流量自下至上依次增大。在该方法中，由于反应气体自下而上流动且在流动中被逐步消耗，中部喷嘴的气体流量依次增大，对流动过程中消耗的气体进行了补偿，使得晶片之间的均匀性提高，此外，增大最顶端的气体流量，降低反应产生的氢气带来的分压，进一步提升顶部晶片内多晶硅薄膜的均匀性，从而，使得晶片之间以及顶部晶片内的多晶硅薄膜的均匀性得到全面的提高。
此外，将沉积时的压力设定在小于等于0.5torr，更优地，可以将压力值范围设置在0.06-0.2torr之间，结合上述气体流量的设置，可以更为有效地提高晶片之间薄膜的均匀性。
进一步地，在各喷嘴的气体流量的设置方面，对于最顶部喷嘴之外的其他喷嘴，即除去最顶部的喷嘴，在从下至上相邻的喷嘴的气体流量之差依次增大。这样，从下至上对气体流量的补偿依次增大，使得次顶部和顶部的氢气的分压都有所降低，进一步提升顶部晶舟的晶片上多晶硅薄膜厚度的均匀性，同时，保证中部和底部晶舟的晶片上多晶硅薄膜厚度的均匀性。
由于顶部的气体流量比较大，可以通过温度调整的方式来补偿由此带来的沉积速率的差异，此外，在沉积时，若此时的工艺条件下，相较于流量的增长，沉积的速率对温度条件更为敏感，也就是说，多晶硅薄膜生长速度对温度更加敏感，而反应气体流量的变化对沉积速率的影响相对较小，在顶部和次顶部增加硅烷流量时，沉积速率变化较小，这样，可以通过微调温度即可补偿气体流量带来的沉积速率变化而导致的薄膜沉积厚度的差异。具体的，可以将顶部两个温度控制点的实际温度低于其他温度控制点的实际温度，调低的温度范围在1-2℃之间。在具体的应用中，自下至上温度控制点的实际温度依次减小，且其他温度控制点与中间温度控制点的实际温度之差小于2℃，其他温度控制点为中间温度控制点之外的温度控制点。温度控制点的实际温度是指想达到的目标温度，由于各温度控制点对温度控制的精确性的差异，此温度与设定的温度可能会有所不同，在温度控制点上的设定温度可能是根据目标温度和该温度控制点的控制偏差而确定的。对于以上的沉积方法，可以提高多晶硅沉积厚度的均匀性，尤其是在沉积厚度超过1500埃时，改善效果更为显著。
在一些实施例中，采用的垂直管式炉中由下至上设置有5个喷嘴和5个温度控制点，喷嘴直接通入内管中，从底部晶舟向顶部晶舟依次排布，自下至上分别为第一喷嘴、第二喷嘴、第三喷嘴、第四喷嘴第五喷嘴；温度控制点设置在内管与外管之间，从底部晶舟向顶部晶舟依次排布，自下至上分别为第一温控点、第二温控点、第三温控点、第四温控点第五温控点。
在这些实施例中，沉积时的压力值范围为0.06-0.08torr，第一喷嘴的气体流量范围为0.057-0.062slm，第二喷嘴的气体流量范围为0.014-0.018slm，第三喷嘴的气体流量范围为0.042-0.047slm，第四喷嘴的气体流量范围为0.048-0.052slm，第五喷嘴的气体流量范围为0.058-0.062slm。
在上述的压力和流量条件下，多晶硅生长的速率对温度的增长更为敏感，可以通过微调温度即可补偿气体流量带来的沉积速率变化而导致的薄膜沉积厚度的差异。微调时，自下至上温度控制点的实际温度依次减小，且其他温度控制点与中间温度控制点的实际温度之差小于2℃，其他温度控制点为中间温度控制点之外的温度控制点。在具体的应用中，对于各温度控制点，将中间的温度控制点的温度在620℃，底部两个和上部两个控制点的温度进行微调，以补偿气流带来的生长速率差异，自下至上温度控制点的设置温度依次减小，且相邻的温度控制点之间的温度差异小于2℃，更优地，温度差异小于1℃。在一个具体的示例中，将中间的温度控制点的控制到620℃，底部两个和上部两个控制点的温度进行微调，以补偿气流带来的生长速率差异，在一个具体的示例中，自下而上的实际温度可以为：621.7、621.3、620.0、619.6、619.3。这些实施例中，顶部和次顶部的气体流量增大，同时，温度进行微调，在该条件下，保证顶部晶片上多晶硅薄膜厚度的均匀性的同时，中部和底部晶舟的晶片上多晶硅薄膜厚度的均匀性也良好，整体提高了薄膜沉积的均匀性。
综上所述，本实施例提供一种多晶硅薄膜的制备方法，通过在采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜之前，在对形成有二氧化硅薄膜的半导体衬底进行含有碱性溶液的清洗剂进行清洗，之后，再执行在所述形成有二氧化硅薄膜的半导体衬底上采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜的步骤。经过含有碱性溶液的清洗剂清洗过的所述半导体衬底上的二氧化硅薄膜的表面上积聚有负电荷，在采用采用垂直管式炉以硅烷为反应气体制备所述多晶硅薄膜时，即采用低压化学气相沉积时，SiH4分子中Si-H极性键与所述二氧化硅薄膜表面上的负电荷Si-O-键结合形成氢键，SiH4在所述二氧化硅薄膜表面形成化学吸附。因此，由于经过含有碱性溶液的清洗剂的清洗使二氧化硅薄膜表面上Si-O-键的数量增加，在进行低压化学气相沉积时吸附SiH4分子的数量增加，从而使在多晶硅薄膜形成过程中的孵化期时，多晶硅薄膜的形成对SiH4气体流量和压力敏感度下降，实现了消除炉管晶舟立柱对多晶硅薄膜沉积的影响，提高了多晶硅薄膜的均匀性，包括厚度的均匀性以及晶粒大小的均匀性，从而解决由于后续的刻蚀工艺中，由于所述半导体衬底(晶片)上对应炉管晶舟立柱位置处的多晶硅薄膜厚度相对偏薄、晶粒偏大，以至于在后续刻蚀工艺中，大的晶粒与晶粒边界处刻蚀速率快并产生相应的刻蚀坑，最终导致炉管晶舟立柱位置处所对应的半导体衬底(晶片)位置产品良率损失的问题。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种多晶硅薄膜的制备方法，其特征在于，包括：
提供至少一半导体衬底，所述半导体衬底上形成二氧化硅薄膜，采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅薄膜进行清洗，以及在所述半导体衬底上的二氧化硅薄膜上形成多晶硅薄膜。
2.如权利要求1所述的多晶硅薄膜的制备方法，其特征在于，所述采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅薄膜进行清洗，具体为，采用SC-1清洗液进行单独清洗。
3.如权利要求1所述的多晶硅薄膜的制备方法，其特征在于，所述含有采用碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅薄膜进行清洗，具体为，采用SPM清洗液和SC-1清洗液进行分步清洗。
4.如权利要求1所述的多晶硅薄膜的制备方法，其特征在于，
所述采用含有碱性溶液的清洗剂对所述半导体衬底和所述二氧化硅薄膜进行清洗，具体为，采用SPM清洗液、SC-1清洗液和SC-2清洗液进行分步清洗。
5.如权利要求2、3或4所述的多晶硅薄膜的制备方法，其特征在于，所述SC-1清洗液为氨水、过氧化氢和去离子水所组成的碱性混合液。
6.如权利要求5所述的多晶硅薄膜的制备方法，其特征在于，所述氨水、过氧化氢和去离子水的体积比为1:1:100～1:2:20。
7.如权利要求6所述的多晶硅薄膜的制备方法，其特征在于，所述采用SC-1清洗液进行清洗的温度为23℃～35℃，清洗时间为100s～600s。
8.如权利要求3或4所述的多晶硅薄膜的制备方法，其特征在于，所述SPM清洗液为硫酸和过氧化氢所组成的酸性溶液。
9.如权利要求4所述的多晶硅薄膜的制备方法，其特征在于，所述SC-2清洗液为盐酸、过氧化氢和去离子水组成的酸性溶液。
10.如权利要求1所述的多晶硅薄膜的制备方法，其特征在于，采用LPCVD的方法形成所述多晶硅薄膜。
CN201910464511.1A 2019-05-30 2019-05-30 一种多晶硅薄膜的制备方法 Pending CN110164756A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910464511.1A CN110164756A (zh) 2019-05-30 2019-05-30 一种多晶硅薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910464511.1A CN110164756A (zh) 2019-05-30 2019-05-30 一种多晶硅薄膜的制备方法

Publications (1)

Publication Number Publication Date
CN110164756A true CN110164756A (zh) 2019-08-23

Family

ID=67630537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910464511.1A Pending CN110164756A (zh) 2019-05-30 2019-05-30 一种多晶硅薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN110164756A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755320A (zh) * 2020-05-20 2020-10-09 嘉兴市轩禾园艺技术有限公司 多晶硅功能膜、制备方法及其用途
CN113578850A (zh) * 2021-08-23 2021-11-02 无锡中微掩模电子有限公司 一种碱性溶液去除掩模脏污的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466641A (en) * 1992-06-15 1995-11-14 Kawasaki Steel Corporation Process for forming polycrystalline silicon film
US5728625A (en) * 1996-04-04 1998-03-17 Lucent Technologies Inc. Process for device fabrication in which a thin layer of cobalt silicide is formed
US6208014B1 (en) * 1998-07-07 2001-03-27 Alliedsignal, Inc. Use of multifunctional reagents for the surface modification of nanoporous silica films
KR20070065728A (ko) * 2005-12-20 2007-06-25 주식회사 실트론 암모니아 습식 식각을 이용한 ｍｏｓ 구조 형성 방법
US20100129996A1 (en) * 2008-04-28 2010-05-27 Jian Zhong Yuan Silicon material surface etching for large grain polysilicon thin film deposition and structure
CN105164795A (zh) * 2013-04-30 2015-12-16 康宁股份有限公司 具有耗尽层的玻璃和构造于其上的多晶硅tft
CN107488836A (zh) * 2017-08-31 2017-12-19 长江存储科技有限责任公司 一种多晶硅薄膜的沉积方法
CN108022934A (zh) * 2016-11-01 2018-05-11 沈阳硅基科技有限公司 一种薄膜的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466641A (en) * 1992-06-15 1995-11-14 Kawasaki Steel Corporation Process for forming polycrystalline silicon film
US5728625A (en) * 1996-04-04 1998-03-17 Lucent Technologies Inc. Process for device fabrication in which a thin layer of cobalt silicide is formed
US6208014B1 (en) * 1998-07-07 2001-03-27 Alliedsignal, Inc. Use of multifunctional reagents for the surface modification of nanoporous silica films
KR20070065728A (ko) * 2005-12-20 2007-06-25 주식회사 실트론 암모니아 습식 식각을 이용한 ｍｏｓ 구조 형성 방법
US20100129996A1 (en) * 2008-04-28 2010-05-27 Jian Zhong Yuan Silicon material surface etching for large grain polysilicon thin film deposition and structure
CN105164795A (zh) * 2013-04-30 2015-12-16 康宁股份有限公司 具有耗尽层的玻璃和构造于其上的多晶硅tft
CN108022934A (zh) * 2016-11-01 2018-05-11 沈阳硅基科技有限公司 一种薄膜的制备方法
CN107488836A (zh) * 2017-08-31 2017-12-19 长江存储科技有限责任公司 一种多晶硅薄膜的沉积方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755320A (zh) * 2020-05-20 2020-10-09 嘉兴市轩禾园艺技术有限公司 多晶硅功能膜、制备方法及其用途
CN113578850A (zh) * 2021-08-23 2021-11-02 无锡中微掩模电子有限公司 一种碱性溶液去除掩模脏污的方法

Similar Documents

Publication Publication Date Title
Goulding The selective epitaxial growth of silicon
US6124171A (en) Method of forming gate oxide having dual thickness by oxidation process
US20150270126A1 (en) Thin film forming method
CN110164756A (zh) 一种多晶硅薄膜的制备方法
CN105529249A (zh) 一种多晶硅制备方法
CN104347401A (zh) 一种绝缘栅双极性晶体管的制造方法
JPH03120365A (ja) ＳｉＯ２の付着方法
US5525535A (en) Method for making doped well and field regions on semiconductor substrates for field effect transistors using liquid phase deposition of oxides
TWI631623B (zh) 遮罩結構體之形成方法、成膜裝置及非暫時性記錄媒體
JP4519947B2 (ja) Ｓｉ層凝集抑制方法、半導体装置の製造方法及び真空処理装置
US20080153266A1 (en) Method to improve the selective epitaxial growth (seg) process
TW200414360A (en) Manufacturing method for semiconductor integrated circuit device
CN101165225B (zh) 一种ic片外延的工艺方法
CN108281356A (zh) 光刻胶去除方法
CN109786216A (zh) 多晶硅电阻的制备方法及多晶硅电阻
US20020053316A1 (en) Method of deposition of a single-crystal silicon region
US6333266B1 (en) Manufacturing process for a semiconductor device
CN104465518B (zh) 栅极制作方法
KR100480904B1 (ko) 반응로및이를이용한단결정실리콘층형성방법
JPS63282274A (ja) 化学的気相成長装置およびその使用方法
CN106783567B (zh) 一种多晶硅栅极的生长方法
JPH097909A (ja) 半導体装置の製造方法
CN104465346B (zh) 形成栅极的方法
US6177345B1 (en) Method of silicide film formation onto a semiconductor substrate
JPH1074711A (ja) 半導体集積回路素子及びその製造方法及び半導体素子のチタニウムシリサイド形成方法及び形成装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190823

RJ01 Rejection of invention patent application after publication