CN106783567B - 一种多晶硅栅极的生长方法 - Google Patents
一种多晶硅栅极的生长方法 Download PDFInfo
- Publication number
- CN106783567B CN106783567B CN201611077583.3A CN201611077583A CN106783567B CN 106783567 B CN106783567 B CN 106783567B CN 201611077583 A CN201611077583 A CN 201611077583A CN 106783567 B CN106783567 B CN 106783567B
- Authority
- CN
- China
- Prior art keywords
- grid
- polysilicon gate
- active area
- thickness
- growing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 34
- 230000012010 growth Effects 0.000 claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 20
- 238000005137 deposition process Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000004062 sedimentation Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种多晶硅栅极的生长方法，通过先采用选择性生长工艺，在有源区薄的氧化物和沟槽隔离区厚的氧化物上有选择性的沉积第一栅极，使在初始阶段有源区上的生长速率大大快于沟槽区的生长速率，当第一栅极的生长厚度大于等于沟槽区高于有源区的台阶高度时，切换生长工艺，再采用传统工艺生长第二栅极，完成多晶硅栅极的生长，从而降低了多晶硅栅极在有源区和沟槽隔离区高度差，保证了工艺的可控性与可靠性，提高器件的均匀性。
Description
技术领域
本发明涉及集成电路制造领域，更具体地，涉及一种多晶硅栅极的生长方法。
背景技术
随着集成电路工艺的快速发展，要求电路集成化越来越高，尺寸越来越小，特别是到了28nm Poly SiON(多晶氮氧化硅)工艺节点，不仅要求保障芯片在低压下工作的稳定性，而且要求保障器件的均匀性。于是，对模块工艺、薄膜的厚度的均匀性以及关键尺寸的均匀性的要求就变得更为严苛。
请参阅附图1和附图2，附图1是现有技术的多晶硅栅极的生长过程流程图，附图2a-2c是现有技术的多晶硅栅极的生长结构示意图。如图所示，目前的多晶硅栅极的生长工艺过程主要包括：首先，提供一半导体衬底100，如图2a所示。然后，在所述衬底上形成浅沟槽隔离区11，其余区域为有源区，用二氧化硅填充浅沟槽隔离区11，之后，在有源区上表面生长一层栅极氧化层(图中未标记)；该步骤中，因为浅沟槽填充的二氧化硅在后续刻蚀工艺中会被部分消耗，为了避免产生漏电，工艺要求浅沟槽隔离区需要高出半导体衬底上表面100埃左右，如图2b所示。接下来，采用传统沉积工艺方法形成多晶硅栅极101，如图2c所示。由于浅沟槽隔离区高出一台阶高度，所以，在栅极沉积后表面仍然存在这样的高度差异，导致形成的栅极图案的高度以及关键尺寸的均匀性都很差。通常，会通过光学临近修正方法(Optical Proximity Correction,OPC)来改善尺寸均匀性的问题，但高度差是无法改变的。因此，后续模块工艺、薄膜的厚度的均匀性以及关键尺寸的均匀性都受到影响，降低了产品的成品率。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种栅极选择性沉积方案，即在有源区薄的氧化物和沟槽隔离区厚的氧化物上有选择性的沉积多晶硅栅极，降低多晶硅栅极在有源区和沟槽隔离区的高度差，提高器件的均匀性。
为实现上述目的，本发明的技术方案如下：
一种多晶硅栅极的生长方法，包括以下步骤：
步骤S01：提供一半导体衬底；
步骤S02：在所述衬底上形成浅沟槽隔离区，其它区域为有源区，之后，用二氧化硅填充所述浅沟槽隔离区直至高于所述有源区上表面，形成一具有一定高度的台阶，在所述有源区上表面生长一层栅极氧化层；
步骤S03：采用选择性沉积工艺方法生长第一栅极，且第一栅极的厚度大于等于所述台阶的高度；
步骤S04：采用传统沉积工艺方法生长第二栅极。
优选地，步骤S03中，所述选择性沉积工艺使用的主要气体原料为SiH2Cl2和HCl，温度为600～700℃。
优选地，步骤S02中，所述浅沟槽隔离区的深度为2000～3000埃。
优选地，步骤S02中，所述栅极氧化层的厚度为15～25埃。
优选地，步骤S02中，所述台阶的高度为50～150埃。
优选地，步骤S03中，所述第一栅极的厚度为100～200埃。
优选地，步骤S04中，所述第二栅极的厚度为400～600埃。
优选地，步骤S02中，采用化学气相沉积法填充所述二氧化硅。
优选地，步骤S04中，所述传统沉积工艺为高温化学气相沉积法，所使用的主要气体为SiH4，温度为500～700℃。
从上述技术方案可以看出，本发明通过采用选择性沉积工艺方法在有源区薄的氧化物和沟槽隔离区厚的氧化物上有选择性的沉积第一栅极，使在初始阶段有源区上的生长速率大大快于沟槽区的生长速率，当第一栅极的生长厚度大于等于沟槽区高于有源区的台阶高度时，切换生长工艺，再采用传统工艺生长第二栅极，完成多晶硅栅极的生长，从而，降低了多晶硅栅极在有源区和沟槽隔离区高度差，保证了工艺的可控性与可靠性，提高器件的均匀性。因此，本发明具有显著特点。
附图说明
图1是现有技术的多晶硅栅极的生长过程流程图；
图2a-2c是现有技术的多晶硅栅极的生长结构示意图；
图3是本发明的多晶硅栅极的生长过程流程图；
图4a-4d是本发明的多晶硅栅极的生长结构示意图；
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图3和图4a-4d，图3是本发明的多晶硅栅极的生长过程流程图，图4a-4d是本发明的多晶硅栅极的生长结构示意图。本发明提供的一种多晶硅栅极的生长方法，包括以下步骤：
步骤S01：提供一半导体衬底。
该步骤中，半导体衬底200可以为原始的或外延的半导体材料，包括纯单晶硅、p型硅、n型硅、Ⅲ-Ⅴ族化合物半导体材料、Ⅱ-Ⅵ族化合物半导体材料以及在上述材料中包含电子器件(栅极、源漏极、浅沟槽隔离结构)的半导体材料等。
步骤S02：在所述衬底200上形成浅沟槽隔离区21，其它区域为有源区，用二氧化硅填充所述浅沟槽隔离区21直至高于所述有源区上表面，形成一具有一定高度的台阶22，在所述有源区上表面生长一层栅极氧化层(图中未标记)。
该步骤中，首先，在衬底200上形成浅沟槽隔离区21，浅沟槽隔离区21的深度为2000～3000埃。衬底200上除去浅沟槽隔离区21的其它区域为有源区。其次，采用化学气相沉积法用二氧化硅为原料填充浅沟槽隔离区21，直至高于有源区上表面，形成一具有一定高度的台阶22。这是因为在后续的刻蚀工艺，浅沟槽隔离区内填充的二氧化硅也会被刻蚀剂消耗，若填充的二氧化硅不高出一台阶，当被刻蚀剂消耗时，填充的二氧化硅上表面内凹，增加栅极氧化层暴露和被刻蚀的几率，导致漏电，降低了产品的成品率。优选地，台阶的高度为50～150埃。然后，采用高温热生长的方法在浅沟槽隔离区21的侧壁及底部以及有源区上表面生长一层栅极氧化层，该栅极氧化层为绝缘材料，具有很高的电阻，与栅极、漏极及源极一起构成电子元件。本实施例中，该栅极氧化层的厚度为15～25埃。
步骤S03：采用选择性沉积工艺方法生长第一栅极201，且第一栅极201的厚度大于等于所述台阶22的高度。
该步骤中，采用选择性沉积工艺方法生长第一栅极201，即在有源区薄的氧化物和沟槽隔离区厚的氧化物上有选择性的沉积多晶硅栅极，使在初始阶段有源区上的生长速率大大快于沟槽区的生长速率，依靠不同的生长速率抹平原有的台阶高度差。通常，选择性沉积工艺所使用的主要气体为SiH2Cl2(DCS)，HCl等，温度为600～700℃，形成第一栅极201的厚度与台阶22的高度相匹配，约大于等于台阶22的高度，优选为100～200埃。
步骤S04：采用传统沉积工艺方法生长第二栅极202。
该步骤中，在步骤S03的基础上，再采用传统沉积工艺，即生长速率相同，在第一栅极201上面继续多晶硅的第二栅极202，至此，完成多晶硅栅极的生长。优选地，传统沉积工艺为高温化学气相沉积法，所使用的主要气体为SiH4，温度为500～700℃，第二栅极的厚度为400～600埃。整个栅极，即第一栅极和第二栅极的和，其高度为600～800埃。
综上所述，本发明通过采用选择性沉积工艺方法在有源区薄的氧化物和沟槽隔离区厚的氧化物上有选择性的沉积第一栅极，使在初始阶段有源区上的生长速率大大快于沟槽区的生长速率，当第一栅极的生长厚度大于等于沟槽区高于有源区的台阶高度时，切换生长工艺，再采用传统工艺生长第二栅极，完成多晶硅栅极的生长。本发明降低了多晶硅栅极在有源区和沟槽隔离区高度差，保证了工艺的可控性与可靠性，提高器件的均匀性。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围。因此，凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (9)
1.一种多晶硅栅极的生长方法，其特征在于，包括以下步骤：
步骤S01：提供一半导体衬底；
步骤S02：在所述衬底上形成浅沟槽隔离区，其它区域为有源区，用二氧化硅填充所述浅沟槽隔离区直至高于所述有源区上表面，形成一具有一定高度的台阶，在所述有源区上表面生长一层栅极氧化层；
步骤S03：采用选择性沉积工艺方法生长第一栅极，且第一栅极的厚度大于等于所述台阶的高度；其中，在有源区薄的氧化物和浅沟槽隔离区厚的氧化物上有选择性的沉积第一栅极，使在初始阶段有源区上的生长速率快于浅沟槽隔离区的生长速率，依靠不同的生长速率抹平原有的台阶高度差，形成第一栅极的厚度与台阶的高度相匹配；
步骤S04：采用传统沉积工艺方法生长第二栅极。
2.根据权利要求1所述的多晶硅栅极的生长方法，其特征在于，步骤S03中，所述选择性沉积工艺使用的气体原料包括SiH2Cl2和HCl，温度为600～700℃。
3.根据权利要求1所述的多晶硅栅极的生长方法，其特征在于，步骤S02中，所述浅沟槽隔离区的深度为2000～3000埃。
4.根据权利要求1所述的多晶硅栅极的生长方法，其特征在于，步骤S02中，所述栅极氧化层的厚度为15～25埃。
5.根据权利要求1所述的多晶硅栅极的生长方法，其特征在于，步骤S02中，所述台阶的高度为50～150埃。
6.根据权利要求1所述的多晶硅栅极的生长方法，其特征在于，步骤S03中，所述第一栅极的厚度为100～200埃。
7.根据权利要求1所述的多晶硅栅极的生长方法，其特征在于，步骤S04中，所述第二栅极的厚度为400～600埃。
8.根据权利要求1所述的多晶硅栅极的生长方法，其特征在于，步骤S02中，采用化学气相沉积法填充所述二氧化硅。
9.根据权利要求1所述的多晶硅栅极的生长方法，其特征在于，步骤S04中，所述传统沉积工艺为高温化学气相沉积法，所使用的气体包括SiH4，温度为500～700℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611077583.3A CN106783567B (zh) | 2016-11-30 | 2016-11-30 | 一种多晶硅栅极的生长方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611077583.3A CN106783567B (zh) | 2016-11-30 | 2016-11-30 | 一种多晶硅栅极的生长方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783567A CN106783567A (zh) | 2017-05-31 |
| CN106783567B true CN106783567B (zh) | 2019-11-22 |
Family
ID=58897969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611077583.3A Active CN106783567B (zh) | 2016-11-30 | 2016-11-30 | 一种多晶硅栅极的生长方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783567B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393895A (zh) * | 2007-09-14 | 2009-03-25 | 奇梦达股份公司 | 包括第一栅堆叠和第二栅堆叠的集成电路及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100549579B1 (ko) * | 2004-06-14 | 2006-02-08 | 주식회사 하이닉스반도체 | 셀 트랜지스터의 제조 방법 |
| KR100597646B1 (ko) * | 2004-10-01 | 2006-07-05 | 삼성전자주식회사 | 플래쉬 메모리의 플로팅 게이트 제조 방법 |
-
2016
- 2016-11-30 CN CN201611077583.3A patent/CN106783567B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393895A (zh) * | 2007-09-14 | 2009-03-25 | 奇梦达股份公司 | 包括第一栅堆叠和第二栅堆叠的集成电路及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783567A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180350939A1 (en) | Air-gap top spacer and self-aligned metal gate for vertical fets | |
| US10297689B2 (en) | Precise control of vertical transistor gate length | |
| CN106653751B (zh) | 半导体器件及其制造方法 | |
| JP2002270684A (ja) | 多量にドーピングしたシリコンを除去するためにミクロ機械加工技術を用いて風船形の浅いトレンチ分離を形成する方法 | |
| CN109585291A (zh) | 半导体结构的形成方法 | |
| CN104347513B (zh) | 用于改进的栅极间隔件控制的利用多层外延硬掩膜的cmos制造方法 | |
| CN103794542B (zh) | 半导体衬底的形成方法 | |
| CN101640182B (zh) | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN103928386B (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN106783567B (zh) | 一种多晶硅栅极的生长方法 | |
| CN101996921B (zh) | Sti的形成方法 | |
| CN103187269A (zh) | 晶体管的形成方法 | |
| CN105097520B (zh) | 半导体结构的形成方法 | |
| US6165265A (en) | Method of deposition of a single-crystal silicon region | |
| JP2001284468A (ja) | 半導体装置およびその製造方法 | |
| CN110277313A (zh) | 侧墙的制造方法 | |
| CN101752292B (zh) | 浅沟槽隔离结构的制造方法 | |
| CN103646863A (zh) | 一种制作多晶硅栅的方法 | |
| CN110504156A (zh) | 用于减少硅消耗的方法，形成半导体结构的方法，以及形成隔离结构的方法 | |
| CN105161414B (zh) | 栅极硬掩模层的去除方法 | |
| CN107887277A (zh) | 一种制作sigma型锗硅的沟槽及器件的方法 | |
| CN103311113B (zh) | 栅极的形成方法 | |
| KR20010064119A (ko) | 선택적 에피택셜 성장법을 적용한 반도체소자 제조방법 | |
| CN112349586A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200416 Address after: 201203 1060, room 1, 298 Cambridge East Road, Pudong New Area, Shanghai. Patentee after: SHANGHAI HUALI INTEGRATED CIRCUIT MANUFACTURING Co.,Ltd. Address before: 201210 No. 568, Gauss Road, Zhangjiang hi tech park, Pudong New Area, Shanghai Patentee before: Shanghai Huali Microelectronics Corp. |