CN104241097A - 改善半导体器件一体化刻蚀残留缺陷的方法 - Google Patents

改善半导体器件一体化刻蚀残留缺陷的方法 Download PDF

Info

Publication number
CN104241097A
CN104241097A CN201410443196.1A CN201410443196A CN104241097A CN 104241097 A CN104241097 A CN 104241097A CN 201410443196 A CN201410443196 A CN 201410443196A CN 104241097 A CN104241097 A CN 104241097A
Authority
CN
China
Prior art keywords
semiconductor device
improve
residual defect
etching residue
residue defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410443196.1A
Other languages
English (en)
Inventor
高腾飞
张颂周
任昱
吕煜坤
朱骏
张旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410443196.1A priority Critical patent/CN104241097A/zh
Publication of CN104241097A publication Critical patent/CN104241097A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种改善半导体器件一体化刻蚀残留缺陷的方法，包括：提供半导体器件，并对该半导体器件表面进行一体化刻蚀处理以形成金属互连层；对上述半导体器件进行高温无电浆的灰化工艺清除金属互连层中的残留缺陷；通入混合气体以保护金属互连层表面的铜。本发明根据产品残留缺陷情况，在产品金属互连层一体化刻蚀工艺后引入高温无电浆灰化表面处理工艺将孔洞中的残留缺陷蒸发抽走，并保证对晶圆无损伤和避免铜被氧化，还原氧化的铜。本发明无需使用湿法刻蚀工艺即可消除残留缺陷，降低了一体化刻蚀机台保养频率，使得机台的生产效率得以提高。

Description

改善半导体器件一体化刻蚀残留缺陷的方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种改善半导体器件一体化刻蚀残留缺陷的方法。
背景技术
在12英寸65nm及以下的工艺技术中，半导体器件的后段金属互连层工艺过程中，一体化刻蚀是最核心的工艺，决定了芯片的电性特征，如电阻、电容特性等。越来越小的线宽和越来越大的深宽比要求使得一体化刻蚀越来越具挑战性，一体化刻蚀使用的是50度左右的低温制程，而且孔的深度达到3000A以上。低温下不易挥发的聚合物(polymer)会在孔洞中残留，再经过湿法刻蚀工艺，这些聚合物会和湿法刻蚀工艺中的一些化学物质反应生成一些如图1所示的片状残留缺陷，导致孔洞被覆盖，后续的铜填充工艺无法完成，最终导致整个电路的开路，芯片良率大大降低。此外，单单靠湿法刻蚀工艺将聚合物洗掉，使得一体化刻蚀机台保养频率增加，机台的生产效率大大降低。
发明内容
本发明提供一种改善半导体器件一体化刻蚀残留缺陷的方法，以解决上述技术问题。
为解决上述技术问题，本发明提供一种改善半导体器件一体化刻蚀残留缺陷的方法，包括：提供半导体器件，并对该半导体器件表面进行一体化刻蚀处理以形成金属互连层；对上述半导体器件进行高温无电浆的灰化工艺清除金属互连层中的残留缺陷；通入混合气体以保护金属互连层表面的铜。
作为优选，所述高温无电浆的灰化工艺中采用的温度范围为300-500摄氏度。
作为优选，所述高温无电浆的灰化工艺中采用的气压为0.01～0.1T。
作为优选，所述混合气体采用氢气与氮气的混合气体。
作为优选，所述混合气体中的氢气含量占20％～80％。
作为优选，所述混合气体中的氮气含量占20％～80％。
与现有技术相比，本发明具有以下优点：
1.本发明根据产品残留缺陷情况，在产品金属互连层一体化刻蚀工艺后引入高温无电浆灰化表面处理工艺将孔洞中的残留缺陷蒸发抽走，并保证对晶圆无损伤和避免铜被氧化，还原氧化的铜。本发明无需使用湿法刻蚀工艺即可消除残留缺陷，降低了一体化刻蚀机台保养频率，使得机台的生产效率得以提高。
2.本发明在一体化刻蚀后增加高温灰化表面处理工艺，并引入氢氮混合气作为工艺气体，使用较高的工艺温度和较低压力，不使用反应功率避免对晶圆损伤，实现对晶圆孔洞中残留气体的去除和还原氧化的铜，提高了电学特性。
附图说明
图1为现有技术中半导体器件一体化刻蚀残留缺陷的示意图；
图2为本发明一具体实施方式中改善半导体器件一体化刻蚀残留缺陷的方法流程图；
图3为本发明一具体实施方式中改善半导体器件一体化刻蚀残留缺陷的方法原理图；
图4和图5分别为本发明一具体实施方式中使用本发明和未使用本发明的半导体器件的电性对比示意图；
图6为使用本发明后的半导体器件一体化刻蚀残留缺陷的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图2和图3所示，本发明的改善半导体器件一体化刻蚀残留缺陷的方法，采用以下步骤实现：
步骤1：提供半导体器件，并对该半导体器件表面进行一体化刻蚀处理以形成金属互连层，该一体化刻蚀在50摄氏度左右的低温下进行，而且形成的孔的深度达到3000A以上，聚合物聚集在孔洞中；
步骤2：对上述半导体器件进行高温无电浆的灰化工艺清除金属互连层中的残留缺陷；具体地，该高温无电浆的灰化工艺中，采用的温度为300～500摄氏度，压力为0.01～0.1T。也就是说，本实施例中，高温无电浆的灰化工艺能将孔洞内残留的聚合物挥发出来，通过低压抽走，以避免后续工序中容易产生的残留缺陷，同时由于反应功率为0W，无电浆的灰化工艺能将对晶圆的损伤减少到最小。
步骤3：通入混合气体以保护金属互连层表面的铜。进一步的，本申请通过通入N2和H2的混合气体，其中H2比例为20％～80％，N2比例为20％～80％。通过通入氮气与氢气的混合气体，不仅能保护金属互连层中的铜不被氧化，而且能使在一体化刻蚀高反应功率下损伤的铜还原，提高产品半导体器件的电学性能。反应方程式为：
请重点参照图3和图6，利用高温的无电浆灰化表面处理工艺，能够有效的使不容易挥发的聚合物在高温环境下变得容易挥发，并在低压的环境下将其抽走，反应功率为0W使得晶圆不受到二次损伤，片状缺陷完全消失如图6所示。
请重点参照图4和图5，利用高温的无电浆灰化表面处理工艺，引入N2和H2的混合气体，一方面可以使金属互连层中的铜不被氧化，还可以修复还原在一体化刻蚀高反应功率下被氧化的铜，从而提高了产品的电学特性，如图4和图5所示，使用本发明生产的半导体器件的电阻值更小且均一性更好。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (6)

1.一种改善半导体器件一体化刻蚀残留缺陷的方法，其特征在于，包括：
提供半导体器件，并对该半导体器件表面进行一体化刻蚀处理以形成金属互连层；
对上述半导体器件进行高温无电浆的灰化工艺清除金属互连层中的残留缺陷；
通入混合气体以保护金属互连层表面的铜。
2.如权利要求1所述的改善半导体器件一体化刻蚀残留缺陷的方法，其特征在于，所述高温无电浆的灰化工艺中采用的温度范围为300-500摄氏度。
3.如权利要求1所述的改善半导体器件一体化刻蚀残留缺陷的方法，其特征在于，所述高温无电浆的灰化工艺中采用的气压为0.01～0.1T。
4.如权利要求1所述的改善半导体器件一体化刻蚀残留缺陷的方法，其特征在于，所述混合气体采用氢气与氮气的混合气体。
5.如权利要求4所述的改善半导体器件一体化刻蚀残留缺陷的方法，其特征在于，所述混合气体中的氢气含量占20％～80％。
6.如权利要求4所述的改善半导体器件一体化刻蚀残留缺陷的方法，其特征在于，所述混合气体中的氮气含量占20％～80％。
CN201410443196.1A 2014-09-02 2014-09-02 改善半导体器件一体化刻蚀残留缺陷的方法 Pending CN104241097A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410443196.1A CN104241097A (zh) 2014-09-02 2014-09-02 改善半导体器件一体化刻蚀残留缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410443196.1A CN104241097A (zh) 2014-09-02 2014-09-02 改善半导体器件一体化刻蚀残留缺陷的方法

Publications (1)

Publication Number Publication Date
CN104241097A true CN104241097A (zh) 2014-12-24

Family

ID=52228954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410443196.1A Pending CN104241097A (zh) 2014-09-02 2014-09-02 改善半导体器件一体化刻蚀残留缺陷的方法

Country Status (1)

Country Link
CN (1) CN104241097A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545739A (zh) * 2018-11-15 2019-03-29 武汉新芯集成电路制造有限公司 一种导电结构的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202228A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 深沟槽工艺中保护沟槽底部的方法
CN101409243A (zh) * 2008-04-24 2009-04-15 宁波明昕微电子股份有限公司 粗铜丝引线键合的实现方法
US20110076853A1 (en) * 2009-09-28 2011-03-31 Magic Technologies, Inc. Novel process method for post plasma etch treatment
CN102054747A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 金属层处理方法
CN103337453A (zh) * 2008-10-07 2013-10-02 应用材料公司 用于从蚀刻基板有效地移除卤素残余物的设备
CN103903964A (zh) * 2014-04-14 2014-07-02 中国科学院微电子研究所 一种用氟基气体钝化刻蚀胶掩蔽的薄膜的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202228A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 深沟槽工艺中保护沟槽底部的方法
CN101409243A (zh) * 2008-04-24 2009-04-15 宁波明昕微电子股份有限公司 粗铜丝引线键合的实现方法
CN103337453A (zh) * 2008-10-07 2013-10-02 应用材料公司 用于从蚀刻基板有效地移除卤素残余物的设备
US20110076853A1 (en) * 2009-09-28 2011-03-31 Magic Technologies, Inc. Novel process method for post plasma etch treatment
CN102054747A (zh) * 2009-11-02 2011-05-11 中芯国际集成电路制造(上海)有限公司 金属层处理方法
CN103903964A (zh) * 2014-04-14 2014-07-02 中国科学院微电子研究所 一种用氟基气体钝化刻蚀胶掩蔽的薄膜的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545739A (zh) * 2018-11-15 2019-03-29 武汉新芯集成电路制造有限公司 一种导电结构的形成方法

Similar Documents

Publication Publication Date Title
WO2011017119A3 (en) Wet etching methods for copper removal and planarization in semiconductor processing
WO2019067923A3 (en) Stripper solutions and methods of using stripper solutions
CN103420329B (zh) 用于MEMS工艺的TaN刻蚀聚合物残留去除方法
TWI709171B (zh) 矽蝕刻與清洗
CN105355566A (zh) 焊盘的表面处理方法及焊盘的制作方法
CN104241097A (zh) 改善半导体器件一体化刻蚀残留缺陷的方法
CN107331614B (zh) 一种自限制精确刻蚀硅的方法及其专用装置
CN103424998B (zh) 微电机系统制造工艺中聚酰亚胺刻蚀后去除光刻胶的方法
CN102931078A (zh) 蓝宝石衬底转移石墨烯的退火方法
CN101894750A (zh) 干法刻蚀TaN电极的方法
TW200727293A (en) Method for manufacturing a semiconductor device, method for manufacturing magnetic random access memory and device thereof
CN106298556A (zh) 一种芯片压焊块的制造方法及芯片
CN104637791A (zh) 一种提高晶圆返工优良率的方法及装置
EP3367444A3 (en) Photovoltaic solar cell and method of manufacturing the same
CN102969275B (zh) 接触孔的制作方法
CN102610562A (zh) 含碳薄膜中碳元素的去除方法以及SiOC控挡片的再生方法
CN107293474B (zh) 集成电路金属连线及其制备方法
CN103681242A (zh) 硅基片厚金属刻蚀的前处理工艺
CN105470104B (zh) 刻蚀方法
US8114780B2 (en) Method for dielectric material removal between conductive lines
CN107331611B (zh) 一种三维自限制精确制造硅纳米线柱的方法
CN102914950B (zh) 金属层光刻的干法去胶返工方法
CN104681404A (zh) 接触孔的制作方法和半导体器件的湿法清洗方法
CN102903631B (zh) 一种GaN衬底转移石墨烯的退火工艺及制作的器件
CN102569022A (zh) 一种钨化学机械抛光后的清洗方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141224

RJ01 Rejection of invention patent application after publication