CN111048416A - 多晶硅薄膜的沉积方法 - Google Patents
多晶硅薄膜的沉积方法 Download PDFInfo
- Publication number
- CN111048416A CN111048416A CN201911359170.8A CN201911359170A CN111048416A CN 111048416 A CN111048416 A CN 111048416A CN 201911359170 A CN201911359170 A CN 201911359170A CN 111048416 A CN111048416 A CN 111048416A
- Authority
- CN
- China
- Prior art keywords
- reaction
- polycrystalline silicon
- thin film
- substrate
- reaction gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 79
- 238000000151 deposition Methods 0.000 title claims abstract description 49
- 238000006243 chemical reaction Methods 0.000 claims abstract description 55
- 239000010409 thin film Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000012495 reaction gas Substances 0.000 claims abstract description 37
- 239000010408 film Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000008021 deposition Effects 0.000 claims abstract description 20
- 230000006911 nucleation Effects 0.000 claims abstract description 17
- 238000010899 nucleation Methods 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims description 35
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 18
- 230000008569 process Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 229910008062 Si-SiO2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 description 1
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000003906 silylidene group Chemical group [H][Si]([H])=* 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B28/00—Production of homogeneous polycrystalline material with defined structure
- C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
- C30B28/14—Production of homogeneous polycrystalline material with defined structure directly from the gas state by chemical reaction of reactive gases
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
本发明提供了一种多晶硅薄膜的淀积方法，首先将基板放置于沉积设备的反应腔内；然后在反应开始前，设定流量值和压力值，并向所述沉积设备通入相应流量的反应气体，所述反应气体开始反应；反应一定时间后，增大流量值和压力值；接着，在反应完成后，停止通入反应气体，将基板从设备中取出，得到位于所述基板上的多晶硅薄膜。本发明提供的多晶硅薄膜的淀积方法可以通过控制反应的初始时刻输入反应腔内的反应气体的流量和压力大小，来控制晶粒形核的数量，以达到控制多晶硅薄膜的晶粒尺寸的目的；和通过控制反应温度来控制晶粒尺寸相比，方法更灵活、可调节的晶粒尺寸的范围更宽。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种多晶硅薄膜的沉积方法。
背景技术
多晶硅薄膜在半导体器件中具有广泛应用，多晶硅不仅可靠性高，不易熔断，还具有良好的Si-SiO2界面特性，其在被绝缘材料包围时漏电流很小，更重要的是多晶硅制造工艺简单，减少了器件的工艺层次，因此多晶硅是集成电路工艺中栅极和局部互连线的理想材料。
多晶硅薄膜是由多个晶粒组成，不同的晶粒之间存在晶粒间界，晶粒间界是沿某一晶向的一个晶粒向另一个晶粒的过渡区域，它的结构复杂，原子呈无序排列，厚度通常为几个原子层。由于晶粒间界的存在，使得多晶硅薄膜的电阻率比单晶硅高出很多。类似的，对于同样厚度的多晶硅薄膜，晶粒越小，晶粒间界的数量会越多，多晶硅薄膜的表面电阻也会越高，这对半导体器件的电性能有不利影响。
目前，对于非掺杂多晶硅互联薄膜，通常是通过调节沉积温度的方式来改变晶粒大小的，并以此来降低多晶硅薄膜的表面电阻。但是在实际的生产过程中，温度可调的范围比较窄，大概为600℃-620℃，偏离此温度区间，可能最终得到的是非晶硅而非多晶硅。故现有的通过调节温度的方式来控制晶粒大小的效果很有限，需要寻找其他的方法来控制晶粒大小。
发明内容
为了有效地控制多晶硅薄膜形成过程中的晶粒大小，本发明提供了一种多晶硅薄膜的沉积方法。
本发明提供的多晶硅薄膜的沉积方法包括：
将基板放置于沉积设备的反应腔内；
在反应开始前，设定流量值和压力值，并向所述沉积设备通入相应流量的反应气体，所述反应气体开始反应；
反应一定时间后，增大流量值和压力值；以及
反应完成后，停止通入反应气体，将基板从所述沉积设备中取出，得到位于所述基板上的多晶硅薄膜。
可选的，在初始时刻，设定的流量值为100～200sccm，设定的压力值为0.1～0.12torr。
可选的，反应一定时间后，增大的流量值为400sccm，增大后的压力值为0.15～0.2torr。
可选的，反应一定时间时，所述多晶硅薄膜完成形核。
可选的，所述反应一定时间后为反应2s-5s后。
可选的，反应完成后，所述多晶硅薄膜的晶粒大小为40nm-80nm。
可选的，所述基板为硅晶圆。
可选的，所述反应气体包括甲硅烷或乙硅烷。
可选的，发生反应时，所述反应腔内的温度为600℃-620℃。
可选的，所述多晶硅薄膜为非掺杂多晶硅薄膜。
本发明提供了一种多晶硅薄膜的淀积方法，首先将基板放置于沉积设备的反应腔内；然后在反应开始前，设定流量值和压力值，并向所述沉积设备通入相应流量的反应气体，所述反应气体开始反应；反应一定时间后，增大流量值和压力值；接着，在反应完成后，停止通入反应气体，将基板从设备中取出，得到位于所述基板上的多晶硅薄膜。本发明提供的多晶硅薄膜的淀积方法可以通过控制反应的初始时刻输入反应腔内的反应气体的流量和压力大小，来控制晶粒形核的数量，以达到控制多晶硅薄膜的晶粒尺寸的目的。和通过控制反应温度来控制晶粒尺寸相比，更灵活、调节范围更宽。
附图说明
图1为利用本发明实施例的多晶硅薄膜的沉积方法沉积多晶硅薄膜时的工艺流程图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了有效地控制多晶硅薄膜形成过程中的晶粒大小，本发明实施例提供了一种多晶硅薄膜的沉积方法。本实施例中，所述多晶硅薄膜例如非掺杂多晶硅薄膜，所述多晶硅薄膜的沉积方法可以用于低压化学气相沉积(LPCVD)，LPCVD工艺是集成电路中多晶硅薄膜制作中普遍采用的方法，具有沉积温度低，薄膜成分和厚度易控，薄膜厚度与沉积时间呈正比，均匀性与重复性好，台阶覆盖能力好，操作方便等优点。当然，本发明实施例的多晶硅薄膜的沉积方法对于其他沉积多晶硅薄膜的工艺例如等离子体增强化学气相沉积(PDCVD)工艺或常压化学气相沉积(APCVD)工艺也适用。
图1为利用本发明实施例的多晶硅薄膜的沉积方法沉积多晶硅薄膜时的工艺流程图。如图1所示，本发明实施例的多晶硅薄膜的沉积方法包括下面几个步骤：
步骤S1：将基板放置于沉积设备的反应腔内；
步骤S2：在反应开始前，设定流量值和压力值，并向所述沉积设备通入相应流量的反应气体，所述反应气体开始反应；
步骤S3：反应一定时间后，增大流量值和压力值；以及
步骤S4：反应完成后，停止通入反应气体，将基板从设备中取出，得到位于所述基板上的多晶硅薄膜。
下面依次对本发明实施例的多晶硅薄膜的沉积方法进行介绍。
首先执行步骤S1：将基板放置于沉积设备的反应腔内。本实施例中，所述基板例如为硅晶圆，所述硅晶圆表面生长有氧化硅薄膜。所述沉积设备例如为扩散炉。所述扩散炉例如为垂直管式炉，在所述垂直管式炉的反应腔内，自下而上设置有多个晶舟，每个晶舟用于放置需要沉积多晶硅的晶圆。同时，在所述反应腔的侧壁，自下而上设置有多个喷嘴，用于通入反应气体。
然后执行步骤S2：在反应开始前，设定流量值和压力值，并向所述沉积设备通入相应流量的反应气体，所述反应气体开始反应。
在反应开始前，对腔体内将要通入的反应气体的流量值以及压力值进行设定，通过对反应初始时刻到达基板反应的反应气体的量，来控制最终多晶硅薄膜的晶粒尺寸。这是由于，多晶硅形核和生长的过程包括以下几个阶段：
第一阶段：反应气体到达基板表面。
在此过程中，反应气体的原子或分子撞击到基板表面，部分原子或分子停留在基板上，部分原子或分子被直接反射远离所述基板。在本实施例中，为了形成多晶硅薄膜，所述反应气体包括甲硅烷(SiH4)或乙硅烷(Si2H6)。停留在基板上的原子或分子，在自身所带能量以及基板温度所对应的能量作用下，发生表面扩散及表面迁移，一部分再蒸发，脱离表面，一部分落入势能谷底，被基板表面吸附。
第二阶段：形核阶段。
当反应气体被吸附后，接着就作为前驱体，发生反应。以反应气体为甲硅烷为例，被吸附的甲硅烷将作为前驱体将按式(1-1)到式(1-2)的顺序完成反应：
SiH4＝SiH2+H2 (1-1)
SiH2＝Si+H2 (1-2)
其中，被吸附的SiH4分子发生分解，生成SiH2分子继续吸附在基板上，而氢气则排出；接着SiH2分子继续发生分子，生成固态的硅原子留存在基板上，而氢气排出。由于热涨落的作用，这些硅原子在基板上形成了均匀细小、而且可以运动的原子团(或者岛)。当这些岛小于临界成核尺寸时，可能会消失也可能长大；而当它大于临界成核尺寸时，就可能接受新的原子而逐渐长大。而此时，一个岛既代表一个晶核。在形核过程完成后，多晶硅薄膜中晶粒的数量也被确定。
第三阶段：薄膜生长阶段。
一旦大于临界核心尺寸的岛形成，它会接受新的原子而逐渐长大，而岛的数目则很快达到保护。岛互相合并而扩大，而空出的基底表面又会形成新的岛。这一岛形成于合并的过程不断进行，直到孤立的岛之间相互连接成片，最后只留下一些孤立的孔洞和沟道，后者不断被沉积来的原子所填充。在孔洞被填充的同时，形成了结构上连续的薄膜。
在步骤S2中，主要进行的是第一阶段和第二阶段，前驱体形核的过程是迅速而短暂的，通过控制反应初始时刻的流量和压力，从而控制到达基板反应的反应气体的量，以对晶核形成的数量进行控制。例如，在某些情况下，需要得到晶粒较细的多晶硅薄膜，则在初始形核时将流量和压力调大，以增加第一阶段到达基板表面的原子或分子的数量，并提高成核概率，以提高单位体积内多晶硅薄膜中晶粒的数量，从而降低晶粒生长的空间，减小晶粒的尺寸。在初始时刻，设定的流量值为100～200sccm，设定的压力值为0.1～0.12torr。在本实施实例中，例如需要降低多晶硅薄膜的表面电阻，为此，需要得到晶粒较大的多晶硅薄膜，故可以在反应前将流量和压力调小，从而第一阶段到达基板表面的原子或分子的数量减小，距离增大，成核数量相应降低，单位体积内多晶硅薄膜中晶粒的数量也从而降低，从而增大了晶粒生长的空间，以得到大尺寸晶粒。
本实施例中，所述流量例如可以调节为；所述压力例如可以调节为。此外，在本实施例中，流量和压力的调节虽然都是限制进入反应腔内的反应气体的量，但两者的控制应同时进行。例如，要获得大晶粒的多晶硅薄膜时，如果只在反应前对流量调小，而压力还是偏大，那么两者无法进行协同配合，如果流量发生异常，则压力控制系统无法及时地进行反应而限流；如果只在反应前对压力调小，而流量还是偏大，因为压力控制系统有一种滞后性，无法对一开始就较大的流量进行控制，使得流量过冲，无法起到降低进入反应腔内的反应气体的量的作用。故优选对压力和流量进行匹配性地同时调节。此外，本实施例中，发生反应时，所述反应腔内的温度为600℃-620℃。
接着执行步骤S3：反应一定时间后，增大流量值和压力值。反应一定时间后，增大的流量值为400sccm，增大后的压力值为0.15～0.2torr。
步骤S3对应多晶硅薄膜形核和生长的第三阶段，在此阶段，所述多晶硅薄膜已经完成形核，本实施例中，所述反应一定时间后为反应2s-5s后。此时，若继续保持较低的流量和压力则可能影响生产效率，故将流量值和压力值增大，提高多晶硅薄膜生长的进程。
最后执行步骤S4：反应完成后，停止通入反应气体，将基板从设备中取出，得到位于所述基板上的多晶硅薄膜。
当多晶硅薄膜生长到需要的厚度后，即表示反应完成，此时停止通入反应气体，晶粒不再长大。在本实施例中，最终得到的多晶硅薄膜的晶粒大小例如可以达到。
本发明实施例提供了一种多晶硅薄膜的淀积方法，首先将基板放置于沉积设备的反应腔内；然后在反应开始前，设定流量值和压力值，并向所述沉积设备通入相应流量的反应气体，所述反应气体开始反应；反应一定时间后，增大流量值和压力值；接着，在反应完成后，停止通入反应气体，将基板从设备中取出，得到位于所述基板上的多晶硅薄膜。本发明实施例提供的多晶硅薄膜的淀积方法可以通过控制反应的初始时刻输入反应腔内的反应气体的流量和压力大小，来控制晶粒形核的数量，以达到控制多晶硅薄膜的晶粒尺寸的目的。和通过控制反应温度来控制晶粒尺寸相比，更灵活、调节范围更宽。
上述仅为本发明的优选实施例，并非对本发明权利范围的限定。任何本领域技术领域的技术人员，在不脱离本发明的精神和范围内，都可以对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明的保护范围之内。
Claims (10)
1.一种多晶硅薄膜的沉积方法，其特征在于，包括：
将基板放置于沉积设备的反应腔内；
在反应开始前，设定流量值和压力值，并向所述沉积设备通入相应流量的反应气体，所述反应气体开始反应；
反应一定时间后，增大流量值和压力值；以及
反应完成后，停止通入反应气体，将基板从所述沉积设备中取出，得到位于所述基板上的多晶硅薄膜。
2.如权利要求1所述的多晶硅薄膜的沉积方法，其特征在于，在初始时刻，设定的流量值为100～200sccm，设定的压力值为0.1～0.12torr。
3.如权利要求2所述的多晶硅薄膜的沉积方法，其特征在于，反应一定时间后，增大的流量值为400sccm，增大后的压力值为0.15～0.2torr。
4.如权利要求3所述的多晶硅薄膜的沉积方法，其特征在于，反应一定时间时，所述多晶硅薄膜完成形核。
5.如权利要求4所述的多晶硅薄膜的沉积方法，其特征在于，所述一定时间为2s-5s。
6.如权利要求5所述的多晶硅薄膜的沉积方法，其特征在于，反应完成后，所述多晶硅薄膜的晶粒的直径大小为40nm-80nm。
7.如权利要求1所述的多晶硅薄膜的沉积方法，其特征在于，所述基板为硅晶圆。
8.如权利要求1所述的多晶硅薄膜的沉积方法，其特征在于，所述反应气体包括甲硅烷或乙硅烷。
9.如权利要求1所述的多晶硅薄膜的沉积方法，其特征在于，发生反应时，所述反应腔内的温度为600℃-620℃。
10.如权利要求1所述的多晶硅薄膜的沉积方法，其特征在于，所述多晶硅薄膜为非掺杂多晶硅薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911359170.8A CN111048416A (zh) | 2019-12-25 | 2019-12-25 | 多晶硅薄膜的沉积方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911359170.8A CN111048416A (zh) | 2019-12-25 | 2019-12-25 | 多晶硅薄膜的沉积方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111048416A true CN111048416A (zh) | 2020-04-21 |
Family
ID=70239603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911359170.8A Pending CN111048416A (zh) | 2019-12-25 | 2019-12-25 | 多晶硅薄膜的沉积方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048416A (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000015868A1 (en) * | 1998-09-16 | 2000-03-23 | Torrex Equipment Corporation | High rate silicon deposition method at low pressures |
| US6287635B1 (en) * | 1997-08-11 | 2001-09-11 | Torrex Equipment Corp. | High rate silicon deposition method at low pressures |
| US20020028290A1 (en) * | 1997-08-11 | 2002-03-07 | Torrex Equipment Corporation | Thermal gradient enhanced CVD deposition at low pressure |
| JP2002141304A (ja) * | 2000-11-06 | 2002-05-17 | Denso Corp | 半導体装置の製造方法 |
| CN101211772A (zh) * | 2006-12-28 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅层的沉积方法 |
| CN101289739A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅沉积制程 |
| US20090042372A1 (en) * | 2007-04-05 | 2009-02-12 | Analog Devices, Inc. | Polysilicon Deposition and Anneal Process Enabling Thick Polysilicon Films for MEMS Applications |
| CN101859699A (zh) * | 2009-04-09 | 2010-10-13 | 上海先进半导体制造股份有限公司 | 多晶硅淀积工艺 |
| CN103325825A (zh) * | 2012-03-20 | 2013-09-25 | 宁波敏泰光电科技有限公司 | 超结mosfet |
| CN105529249A (zh) * | 2016-02-29 | 2016-04-27 | 上海华力微电子有限公司 | 一种多晶硅制备方法 |
| CN105977342A (zh) * | 2016-07-05 | 2016-09-28 | 常州大学 | 一种多晶硅背钝化电池背面原子层沉积制备氧化铝薄膜退火合成工艺 |
| CN107488836A (zh) * | 2017-08-31 | 2017-12-19 | 长江存储科技有限责任公司 | 一种多晶硅薄膜的沉积方法 |
| TW201807270A (zh) * | 2016-08-29 | 2018-03-01 | 聯華電子股份有限公司 | 形成晶格結構的方法 |
| CN108179468A (zh) * | 2016-12-08 | 2018-06-19 | 有研半导体材料有限公司 | 一种用于硅基多晶硅薄膜淀积的装置和方法 |
| CN110257908A (zh) * | 2019-05-28 | 2019-09-20 | 天津中环领先材料技术有限公司 | 一种多晶硅薄膜制备工艺 |
-
2019
- 2019-12-25 CN CN201911359170.8A patent/CN111048416A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287635B1 (en) * | 1997-08-11 | 2001-09-11 | Torrex Equipment Corp. | High rate silicon deposition method at low pressures |
| US20020028290A1 (en) * | 1997-08-11 | 2002-03-07 | Torrex Equipment Corporation | Thermal gradient enhanced CVD deposition at low pressure |
| WO2000015868A1 (en) * | 1998-09-16 | 2000-03-23 | Torrex Equipment Corporation | High rate silicon deposition method at low pressures |
| JP2002141304A (ja) * | 2000-11-06 | 2002-05-17 | Denso Corp | 半導体装置の製造方法 |
| CN101211772A (zh) * | 2006-12-28 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅栅层的沉积方法 |
| US20090042372A1 (en) * | 2007-04-05 | 2009-02-12 | Analog Devices, Inc. | Polysilicon Deposition and Anneal Process Enabling Thick Polysilicon Films for MEMS Applications |
| CN101289739A (zh) * | 2007-04-20 | 2008-10-22 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅沉积制程 |
| CN101859699A (zh) * | 2009-04-09 | 2010-10-13 | 上海先进半导体制造股份有限公司 | 多晶硅淀积工艺 |
| CN103325825A (zh) * | 2012-03-20 | 2013-09-25 | 宁波敏泰光电科技有限公司 | 超结mosfet |
| CN105529249A (zh) * | 2016-02-29 | 2016-04-27 | 上海华力微电子有限公司 | 一种多晶硅制备方法 |
| CN105977342A (zh) * | 2016-07-05 | 2016-09-28 | 常州大学 | 一种多晶硅背钝化电池背面原子层沉积制备氧化铝薄膜退火合成工艺 |
| TW201807270A (zh) * | 2016-08-29 | 2018-03-01 | 聯華電子股份有限公司 | 形成晶格結構的方法 |
| CN108179468A (zh) * | 2016-12-08 | 2018-06-19 | 有研半导体材料有限公司 | 一种用于硅基多晶硅薄膜淀积的装置和方法 |
| CN107488836A (zh) * | 2017-08-31 | 2017-12-19 | 长江存储科技有限责任公司 | 一种多晶硅薄膜的沉积方法 |
| CN110257908A (zh) * | 2019-05-28 | 2019-09-20 | 天津中环领先材料技术有限公司 | 一种多晶硅薄膜制备工艺 |
Non-Patent Citations (2)
| Title |
|---|
| 门小云: "LPCVD法制备多晶硅薄膜工艺的研究", 《中国优秀硕士学位论文全文数据库 (工程科技Ⅰ辑)》 * |
| 魏希文，马灵芝，牛德芳: ""半导体器件中的优质多晶硅薄膜的生长及其检测方法"", 《大连工学院学报》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016197719A (ja) | ３ｄ ｎａｎｄメモリデバイスにおける垂直エッチング性能の改善のための、膜のプラズマ化学気相堆積 | |
| JPH04293228A (ja) | 多結晶シリコン層の製造方法 | |
| JP5697849B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
| KR100299784B1 (ko) | 요철상폴리실리콘층의형성방법및이방법의실시에사용되는기판처리장치와반도체메모리디바이스 | |
| JPH08213327A (ja) | 半導体薄膜形成方法 | |
| KR20130105512A (ko) | 적층 반도체막의 성막 방법 | |
| US20060021570A1 (en) | Reduction in size of hemispherical grains of hemispherical grained film | |
| CN101317249A (zh) | 制造多晶硅薄膜的方法 | |
| KR102401389B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
| CN111048416A (zh) | 多晶硅薄膜的沉积方法 | |
| JP6434862B2 (ja) | 半導体装置の製造方法 | |
| US6962861B2 (en) | Method of forming a polysilicon layer comprising microcrystalline grains | |
| KR100497474B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPH11260734A (ja) | 半導体装置の製造方法 | |
| US11651960B2 (en) | Method for forming amorphous silicon thin film, method for manufacturing semiconductor device including same, and semiconductor manufactured thereby | |
| CN109300781A (zh) | Ono膜层的制造方法 | |
| KR930012117B1 (ko) | 표면적이 증대된 전하저장전극 제조방법 | |
| KR100292218B1 (ko) | 반도체소자제조방법 | |
| US20230090426A1 (en) | Germanium and silicon stacks for 3d nand | |
| US11967524B2 (en) | 3D NAND gate stack reinforcement | |
| JPH0621390A (ja) | 半導体装置の製造方法 | |
| WO2007035041A1 (en) | Method of and apparatus for fabricating thermal oxide film using single chamber-type cvd apparatus | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| CN111653474A (zh) | 多晶硅薄膜成膜方法 | |
| JP2558917B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200421 |
|
| RJ01 | Rejection of invention patent application after publication |