KR102401389B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR102401389B1
KR102401389B1 KR1020190107242A KR20190107242A KR102401389B1 KR 102401389 B1 KR102401389 B1 KR 102401389B1 KR 1020190107242 A KR1020190107242 A KR 1020190107242A KR 20190107242 A KR20190107242 A KR 20190107242A KR 102401389 B1 KR102401389 B1 KR 102401389B1
Authority
KR
South Korea
Prior art keywords
seed layer
film
gas
temperature
substrate
Prior art date
Application number
KR1020190107242A
Other languages
English (en)
Other versions
KR20200030451A (ko
Inventor
마사히토 기타무라
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20200030451A publication Critical patent/KR20200030451A/ko
Application granted granted Critical
Publication of KR102401389B1 publication Critical patent/KR102401389B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 기판 상에 형성된 막의 품질을 조정한다.
(a) 기판에 대해 제1 온도 하에서 제1 처리 가스를 공급하여, 기판 상에 시드층을 형성하는 공정과, (b) 기판에 대해 제2 온도 하에서 제2 처리 가스를 공급하여, 시드층 상에 막을 형성하는 공정과, (c) 시드층 및 막을 제3 온도 하에서 어닐링하는 공정을 갖고, (a)에 있어서 형성하는 시드층의 두께를 제어함으로써, (c)에 있어서 어닐링이 실시된 후의 막의 결정 입경 및 표면 조도 중 적어도 어느 것을 조정한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1 내지 4 참조).
국제 공개 제2012/029661호 팸플릿 일본 특허 공개 제2013-197307호 공보 일본 특허 공개 제2014-067796호 공보 일본 특허 공개 제2014-060227호 공보
본 발명의 목적은, 기판 상에 형성되는 막의 품질을 조정하는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
(a) 기판에 대해 제1 온도 하에서 제1 처리 가스를 공급하여, 상기 기판 상에 시드층을 형성하는 공정과,
(b) 상기 기판에 대해 제2 온도 하에서 제2 처리 가스를 공급하여, 상기 시드층 상에 막을 형성하는 공정과,
(c) 상기 시드층 및 상기 막을 제3 온도 하에서 어닐링하는 공정,
을 갖고,
(a)에 있어서 형성하는 상기 시드층의 두께를 제어함으로써, (c)에 있어서 상기 어닐링이 실시된 후의 상기 막의 결정 입경 및 표면 조도 중 적어도 어느 것을 조정하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성된 막의 품질을 조정하는 것이 가능해진다.
도 1은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 나타내는 도면이다.
도 2는 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 일부 개략 구성도이며, 처리로의 일부를 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 나타내는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스를 나타내는 도면이다.
도 5의 (a), (b)는 각각 종형 처리로의 변형예를 나타내는 횡단면도이며, 반응관, 버퍼실 및 노즐 등을 부분적으로 발출하여 나타내는 도면이다.
도 6은 어닐링이 실시된 실리콘막의 결정 입경 및 표면 조도의 측정 결과를 나타내는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해 도 1 내지 도 4를 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시된 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 고정 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원형으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되어, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원형으로, 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합되어 있고, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203) 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은 히터(207)와 동일하게 수직으로 고정 설치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 제1 내지 제3 공급부로서의 노즐(249a 내지 249c)이, 매니폴드(209)의 측벽을 관통하도록 각각 마련되어 있다. 노즐(249a 내지 249c)을 제1 내지 제3 노즐이라고도 칭한다. 노즐(249a 내지 249c)은, 예를 들어 석영 또는 SiC 등의 내열성 재료에 의해 구성되어 있다. 노즐(249a 내지 249c)에는, 가스 공급관(232a 내지 232c)이 각각 접속되어 있다. 노즐(249a 내지 249c)은 각각 상이한 노즐이며, 노즐(249a, 249c) 각각은, 노즐(249b)에 인접하여 마련되어 있다.
가스 공급관(232a 내지 232c)에는, 가스류의 상류 측으로부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 마련되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 가스 공급관(232d, 232e)가 각각 접속되어 있다. 가스 공급관(232c)의 밸브(243c)보다도 하류측에는, 가스 공급관(232f, 232g)이 각각 접속되어 있다. 가스 공급관(232d 내지 232g))에는, 가스류의 상류 측으로부터 순서대로 MFC(241d 내지 241g) 및 밸브(243d 내지 243g)가 각각 마련되어 있다. 가스 공급관(232a 내지 232g)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되어 있다.
도 2에 도시된 바와 같이, 노즐(249a 내지 249c)은, 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의 평면으로 볼 때 원환형의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향하여 상승되도록 각각 마련되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 평면으로 볼 때, 노즐(249b)은, 처리실(201) 내에 반입되는 웨이퍼(200)의 중심을 사이에 두고 후술하는 배기구(231a)와 일직선 상에 대향하도록 배치되어 있다. 노즐(249a, 249c)은, 노즐(249b)과 배기구(231a)의 중심을 통과하는 직선 L을, 반응관(203)의 내벽(웨이퍼(200)의 외주부)을 따라 양측으로부터 집듯이 배치되어 있다. 직선 L은, 노즐(249b)과 웨이퍼(200)의 중심을 통과하는 직선이기도 하다. 즉, 노즐(249c)은, 직선 L을 사이에 두고 노즐(249a)과 반대측에 마련되어 있다고 할 수도 있다. 노즐(249a, 249c)은, 직선 L을 대칭 축으로 하여 선 대칭으로 배치되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a 내지 250c)이 각각 마련되어 있다. 가스 공급 구멍(250a 내지 250c)은, 각각이, 평면으로 볼 때 배기구(231a)와 대향(대면)하도록 개구되어 있고, 웨이퍼(200)를 향하여 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 처리 가스(제1 처리 가스)로서, 예를 들어 웨이퍼(200) 상에 형성되는 후술하는 실리콘 시드층을 구성하는 주 원소로서의 실리콘(Si)을 포함하는 실란계 가스(제1 실란계 가스)가, MFC(241a), 밸브(243a), 노즐(249a)을 거쳐 처리실(201) 내에 공급된다. 제1 실란계 가스로서는, 할로겐 원소 비함유의 수소화 규소 가스(제1 수소화 규소 가스)를 사용할 수 있고, 예를 들어 디실란(Si2H6, 약칭: DS) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 처리 가스(할로겐 함유 가스)로서, 예를 들어 Si와 할로겐 원소를 포함하는 가스, 즉, 할로실란 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 거쳐 처리실(201) 내로 공급된다. 할로겐 원소에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등이 포함된다. 할로실란 가스로서는, 예를 들어 Si 및 Cl을 포함하는 클로로실란 가스를 사용할 수 있고, 예를 들어 지그 실란(SiH2Cl2, 약칭: DCS) 가스를 사용할 수 있다.
가스 공급관(232c)으로부터는, 처리 가스(제2 처리 가스)로서, 예를 들어 웨이퍼(200) 상에 형성된 막을 구성하는 주 원소로서의 Si를 포함하는 실란계 가스(제2 실란계 가스)가, MFC(241c), 밸브(243c), 노즐(249c)을 거쳐 처리실(201) 내에 공급된다. 제2 실란계 가스로서는, 할로겐 원소 비함유의 수소화 규소 가스(제2 수소화 규소 가스)를 사용할 수 있고, 예를 들어 모노실란(SiH4, 약칭: MS) 가스를 사용할 수 있다.
가스 공급관(232d 내지 232f)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241d 내지 241f), 밸브(243d 내지 243f), 가스 공급관(232a 내지 232c), 노즐(249a 내지 249c)을 거쳐 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
가스 공급관(232g)으로부터는, 도펀트 가스로서, 예를 들어 불순물(도펀트)을 포함하는 가스가, MFC(241g), 밸브(243g), 가스 공급관(232c), 노즐(249c)을 거쳐 처리실(201) 내로 공급된다. 도펀트 가스로서는, III족 원소(제13족 원소) 및 V족 원소(제15족 원소) 중 어느 하나의 원소이며, 예를 들어 V족 원소를 포함하는 가스인 포스핀(PH3, 약칭: PH) 가스를 사용할 수 있다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 제1 처리 가스 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 할로겐 함유 가스 공급계가 구성된다. 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해, 제2 처리 가스 공급계가 구성된다. 주로, 가스 공급관(232g), MFC(241g), 밸브(243g)에 의해, 도펀트 가스 공급계가 구성된다. 도펀트 가스 공급계를 제2 처리 가스 공급계에 포함하여 생각해도 된다. 주로, 가스 공급관(232d 내지 232f), MFC(241d 내지 241f), 밸브(243d 내지 243f)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중, 어느 것, 또는, 모든 공급계는, 밸브(243a 내지 243g)나 MFC(241a 내지 241g) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232g) 각각에 대해 접속되고, 가스 공급관(232a 내지 232g) 내로의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243g)의 개폐 동작이나 MFC(241a 내지 241g)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는, 분할형 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232g) 등에 대해 집적 유닛 단위로 착탈을 행할 수 있고, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위으로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 마련되어 있다. 도 2에 도시된 바와 같이, 배기구(231a)는, 평면으로 볼 때, 웨이퍼(200)를 사이에 두고 노즐(249a 내지 249c))(가스 공급 구멍(250a 내지 250c))과 대향(대면)하는 위치에 마련되어 있다. 배기구(231a)는, 반응관(203)의 측벽의 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라서 마련되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 거쳐서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해, 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함하여 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단의 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되어, 원반형으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통하여 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외에 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다. 매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내에서 반출한 상태로, 매니폴드(209)의 하단의 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료에 의해 구성되어, 원반형으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세로, 또한, 서로 중심을 정렬시킨 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포가 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시된 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통하여, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에 있어서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히, 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히, 레시피라고도 한다. 본 명세서에서 프로그램이라는 단어를 사용한 경우는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그것들의 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유 지지되는 메모리 영역(워크에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241g), 밸브(243a 내지 243g), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독하여 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용에 따르도록, MFC(241a 내지 241g)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243g)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히, 기록 매체라고도 한다. 본 명세서에서 기록 매체라고하는 단어를 사용한 경우는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그것들의 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용하여 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하고, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 막을 형성하고, 그 후, 이 막을 어닐링하는 기판 처리 시퀀스예에 대해, 주로 도 4를 사용하여 설명한다. 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
본 실시 형태의 기판 처리 시퀀스에서는,
웨이퍼(200)에 대해 제1 온도 하에서 제1 처리 가스로서 DS 가스를 공급하고, 웨이퍼(200) 상에 실리콘 시드층(이하, Si 시드층)을 형성하는 스텝(시드층 형성 스텝)과,
웨이퍼(200)에 대해 제2 온도 하에서 제2 처리 가스로서 MS 가스를 공급하고, Si 시드층 상에 실리콘막(이하, Si막)을 형성하는 스텝(Si막 형성 스텝)과,
Si 시드층 및 Si막을 제3 온도 하에서 어닐링하는 스텝(어닐링 스텝),
을 행하고,
시드층 형성 스텝에 있어서 형성하는 Si 시드층의 두께를 제어함으로써, 어닐링 스텝에 있어서 어닐링이 실시된 후의 Si막의 결정 입경 및 표면 조도 중 적어도 어느 것을 조정한다. 또한, 도 4는, 시드층 형성 스텝으로부터 Si막 형성 스텝에 이르는 일련의 스텝을 발출하여 나타낸 것이다.
또한, 도 4에 도시되는 시드층 형성 스텝에서는, 웨이퍼(200)에 대해 할로겐 함유 가스로서 DCS 가스를 공급하는 스텝(1)과, 웨이퍼(200)에 대해 DS 가스를 공급하는 스텝(2)을 비동시에 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, Si 시드층을 형성한다.
또한, 도 4에 도시되는 Si막 형성 스텝에서는, 웨이퍼(200)에 대해 MS 가스와 함께 도펀트 가스로서 PH 가스를 공급하고, 웨이퍼(200) 상에 형성하는 Si막을, P가 첨가(도프)된 Si막, 즉, P 도프 Si막이라 한다. 본 명세서에서는, P 도프 Si막을, 간단히 Si막이라고도 칭한다.
본 명세서에서는, 상술한 기판 처리 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에 있어서도, 동일한 표기를 사용한다.
(DCS→DS)×n→MS+ PH→ANL ⇒ P 도프 Si/Si 시드
본 명세서에서 「웨이퍼」라고 하는 단어를 사용한 경우는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 단어를 사용한 경우는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 단어를 사용한 경우도, 「웨이퍼」라고 하는 단어를 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)를 이동시킬 수 있고, 매니폴드(209)의 하단의 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시된 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 통하여 매니폴드(209)의 하단을 시일한 상태로 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)이 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이 때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 가열된다. 이 때, 처리실(201) 내가 원하는 온도 분포가 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은, 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안은 계속하여 행하여진다.
(시드층 형성 스텝)
그 후, 다음 스텝 1, 2를 순차 실행한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대해 DCS 가스를 공급한다.
구체적으로는, 밸브(243b)를 개방하고, 가스 공급관(232b) 내에 DCS 가스를 흘린다. DCS 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 거쳐 처리실(201) 내로 공급되어, 배기구(231a)로부터 배기된다. 이 때, 웨이퍼(200)에 대해 DCS 가스가 공급된다(DCS 가스 공급 스텝). 또한, 이 때, 밸브(243d, 243f)를 개방하고, 노즐(249a, 249c) 각각을 거쳐 처리실(201) 내에 N2 가스를 공급한다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대해 DCS 가스를 공급함으로써, DCS 가스가 갖는 트리트먼트 작용(에칭 작용)에 의해, 웨이퍼(200)의 표면으로부터 자연 산화막이나 불순물 등을 제거할 수 있고, 이 면을 청정화시키는 것이 가능해진다. 이에 의해, 웨이퍼(200)의 표면을, 후술하는 스텝 2에 있어서, Si의 흡착, 즉, Si 시드층의 형성이 진행되기 쉬운 면으로 할 수 있다.
웨이퍼(200)의 표면이 청정화된 후, 밸브(243b)를 폐쇄하고, 처리실(201) 내에의 DCS 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이 때, 밸브(243d) 내지 243f)를 개방하고, 노즐(249a 내지 249c)을 거쳐 처리실(201) 내에 N2 가스를 공급한다. 노즐(249a 내지 249c)로부터 공급되는 N2 가스는, 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내가 퍼지된다(퍼지 스텝).
[스텝 2]
스텝 1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 청정화된 웨이퍼(200)의 표면에 대해 DS 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 DS 가스를 흘린다. DS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 거쳐 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이 때, 웨이퍼(200)에 대해 DS 가스가 공급된다(DS 가스 공급 스텝). 또한, 이 때, 밸브(243e, 243f)를 개방하고, 노즐(249b, 249c) 각각을 거쳐 처리실(201) 내에 N2 가스를 공급한다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대해 DS 가스를 공급함으로써, DS 가스를 기상 중에서 분해시키고, 스텝 1에서 청정화된 웨이퍼(200)의 표면에, DS에 포함되는 Si를 흡착시켜, 시드(핵)를 형성하는 것이 가능해진다. 후술하는 처리 조건 하에서는, 웨이퍼(200)의 표면에 형성되는 핵의 결정 구조는, 아몰퍼스(비정질)가 된다.
웨이퍼(200)의 표면에 핵이 형성된 후, 밸브(243a)를 폐쇄하고, 처리실(201) 내에의 DS 가스의 공급을 정지한다. 그리고, 스텝 1에 있어서의 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
[소정 횟수 실시]
상술한 스텝 1, 2를 교대로, 즉, 동기시키지 않고 비동시에 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 위에 상술한 핵이 고밀도로 형성되어 이루어지는 시드층, 즉, Si 시드층을 형성할 수 있다. 웨이퍼(200) 위에 형성되는 Si 시드층의 결정 구조는, 아몰퍼스가 된다.
시드층 형성 스텝에서는, 이하에 나타내는 처리 온도 및 처리 시간(DCS 가스 공급 시간, DS 가스 공급 시간) 중 적어도 어느 것을 제어함으로써, 웨이퍼(200) 위에 형성되는 Si 시드층의 두께를 제어하는 것이 가능하다. 또한, 시드층 형성 스텝에서는, 상술한 사이클의 실시 횟수(사이클수)를 제어함으로써, 웨이퍼(200) 위에 형성되는 Si 시드층의 두께를 제어하는 것도 가능하다. 예를 들어 사이클수를 1 내지 100회, 바람직하게는 3 내지 15회의 사이에서 변화시킴으로써, Si 시드층의 두께를, 0.1 내지 10㎚, 바람직하게는 0.4 내지 3㎚ 사이로 제어할 수 있다.
스텝 1에 있어서의 처리 조건으로는,
DCS 가스 공급 유량: 10 내지 1000sccm
DCS 가스 공급 시간: 0.5 내지 10분
N2 가스 공급 유량(가스 공급관 마다): 10 내지 10000sccm
처리 온도(제1 온도): 350 내지 440℃
처리 압력: 100 내지 1000Pa
가 예시된다.
스텝 2에 있어서의 처리 조건으로서는,
DS 가스 공급 유량: 10 내지 1000sccm
DS 가스 공급 시간: 0.5 내지 10분
이 예시된다. 다른 처리 조건은, 스텝 1에 있어서의 처리 조건과 마찬가지의 처리 조건으로 한다.
또한, 본 명세서에 있어서의 「350 내지 440℃」와 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「350 내지 440℃」란 「350℃ 이상 440℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 동일하다.
스텝 1에서는, 할로겐 함유 가스로서, DCS 가스 외에도, 모노클로로 실란(SiH3Cl, 약칭: MCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스를 사용할 수 있다. 또한, 할로겐 함유 가스로서, 테트라플루오로실란(SiF4) 가스, 테트라브로모 실란(SiBr4) 가스, 테트라요오도실란(SiI4) 가스 등을 사용할 수 있다. 즉, 할로겐 함유 가스로서, 클로로실란계 가스 외에도, 플루오로실란계 가스, 브로모실란계 가스, 요오도실란계 가스 등의 할로실란 가스를 사용할 수 있다. 또한, 할로겐 함유 가스로서, 염화수소(HCl) 가스, 염소(Cl2) 가스, 트리클로로보란(BCl3) 가스, 불화 염소(ClF3) 가스 등의 Si 비함유의 할로겐계 가스를 사용할 수 있다.
스텝 2에서는, 제1 처리 가스로서, DS 가스 외에도, 트리실란(Si3H8) 가스, 테트라 실란(Si4H10) 가스, 펜타 실란(Si5H12) 가스, 헥사 실란(Si6H14) 가스 등의 수소화 규소 가스를 사용할 수 있다. 또한, 제1 처리 가스로서는, 후술하는 Si막 형성 스텝에서 사용하는 제2 처리 가스보다도, 고차의 수소화 규소 가스를 사용하는 것이 바람직하다.
불활성 가스로서는, N2 가스 외에도, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 승온 스텝, Si막 형성 스텝, 어닐링 스텝 등에 있어서도 동일하다.
(승온 스텝)
웨이퍼(200) 위에 Si 시드층이 형성된 후, 처리실(201) 내의 온도, 즉, 웨이퍼(200)의 온도를, 상술한 제1 온도보다도 높은 제2 온도로 변경시키도록, 히터(207)의 출력을 조정한다. 본 스텝을 행할 때, 밸브(243d 내지 243f)를 개방하고, 노즐(249a 내지 249c)을 거쳐 처리실(201) 내로 N2 가스를 공급하고, 배기구(231a)로부터 배기하고, 처리실(201) 내를 퍼지한다. 웨이퍼(200)의 온도가 제2 온도에 도달하여 안정된 후, 후술하는 Si막 형성 스텝을 개시한다.
본 스텝을 행함으로써, 즉, 웨이퍼(200)의 온도를 제1 온도보다도 높은 제2 온도로 승온시키고, 또한, 웨이퍼(200)의 온도가 안정될 때까지 대기함으로써, 웨이퍼(200) 위에 형성된 Si 시드층의 폴리화(다결정화)를 개시시키는 것이 가능해진다. 또한, 이 때의 처리 조건(제2 온도, 대기 시간)에 따라서는, Si 시드층을 아몰퍼스 상태로 유지하는 것도 가능하다.
(Si막 형성 스텝)
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 위에 형성된 Si 시드층의 표면에 대해 MS 가스 및 PH 가스를 공급한다.
구체적으로는, 밸브(243c)를 개방하고, 가스 공급관(232c) 내로 MS 가스를 흘린다. MS 가스는, MFC(241c)에 의해 유량 조정되어, 노즐(249c)을 거쳐 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 또한, 이 때, 밸브(243g)를 개방하고, 가스 공급관(232g) 내로 PH 가스를 흘린다. PH 가스는, MFC(241g)에 의해 유량 조정되어, 가스 공급관(232c), 노즐(249c)을 거쳐서 처리실(201) 내로 공급되어, 배기구(231a)로부터 배기된다. 이 때, 웨이퍼(200)에 대해 MS 가스와 PH 가스가 함께 그리고 동시에 공급된다(MS 가스+PH 가스 공급 스텝). 또한, 이 때, 밸브(243d, 243e)를 개방하고, 노즐(249a, 249b) 각각을 거쳐 처리실(201) 내로 N2 가스를 공급한다. 이 때, 도 4에 예시한 바와 같이, 노즐(249a) 로부터 공급하는 N2 가스의 유량과, 노즐(249b)로부터 공급하는 N2 가스의 유량의 밸런스를 제어하도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대해 MS 가스, PH 가스를 공급함으로써, 적어도 MS 가스를 기상 중에서 분해시켜서, 웨이퍼(200)의 표면 상, 즉, 웨이퍼(200) 위에 형성된 Si 시드층 상에 Si를 흡착(퇴적)시키고, P 도프 Si막을 형성하는 것이 가능해진다. 후술하는 처리 조건 하에서는, 웨이퍼(200) 위에 형성되는 Si막의 결정 구조는, 아몰퍼스가 된다.
또한, 후술하는 조건 하, 즉, 제1 온도보다도 높은 제2 온도 하에서 본 스텝을 행함으로써, 승온 스텝에서 Si 시드층의 폴리화를 개시시킨 경우는, 그 폴리화를 더욱 진행시키는 것이 가능해진다. 또한, 승온 스텝에서 Si 시드층을 아몰퍼스 상태로 유지한 경우는, 본 스텝에 있어서, Si 시드층의 폴리화를 개시시키는 것이 가능해진다. 어느 경우도, Si 시드층의 적어도 일부를 폴리화시킬 수 있고, Si 시드층을, 아몰퍼스과 폴리의 혼정 상태, 또는, 폴리 상태로 변화시키는 것이 가능해진다. 또한, 승온 스텝에서 Si 시드층을 아몰퍼스 상태로 유지한 경우, 본 스텝에 있어서의 처리 조건(제2 온도, 가스 공급 시간)에 따라서는, Si 시드층을 아몰퍼스 상태로 유지하는 것도 가능하다. 단, 본 스텝이 완료된 시점에 있어서 아몰퍼스 상태를 유지한 Si 시드층은, 그 위에 형성된 아몰퍼스 상태의 Si막보다도 폴리화하기 쉬운 상태가 된다.
웨이퍼(200) 위의 Si 시드층 상으로의 아몰퍼스 상태의 Si막의 형성이 완료된 후, 밸브(243c, 243g)를 폐쇄하고, 처리실(201) 내로의 MS 가스, PH 가스의 공급을 각각 정지한다. 그리고, 상술한 스텝 1에 있어서의 퍼지 스텝과 동일한 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
Si막 형성 스텝에 있어서의 처리 조건으로서는,
MS 가스 공급 유량: 10 내지 5000sccm
PH 가스 공급 유량: 0.1 내지 500sccm
MS 가스 및 PH 가스 공급 시간: 1 내지 300분
N2 가스 공급 유량(가스 공급관 마다): 10 내지 20000sccm
처리 온도(제2 온도): 450 내지 650℃
처리 압력: 30 내지 400Pa
가 예시된다.
제2 처리 가스로서는, MS 가스 외에, 상술한 각종 수소화 규소 가스를 사용할 수 있다. 또한, Si막 형성 스텝의 종료 시에 있어서의 Si막의 결정 상태를 확실하게 아몰퍼스로 하기 위해서는, 제2 처리 가스로서, 시드층 형성 스텝에서 사용하는 제1 처리 가스보다도 저차의 수소화 규소 가스를 사용하는 것이 바람직하다. 본 실시 형태에서는, 제1 처리 가스로서 DS 가스를 사용하는 점에서, 제2 처리 가스로서 MS 가스를 사용하는 것이 바람직하다.
도펀트 가스로서는, PH 가스 외에, 아르신(AsH3) 가스 등의 V족 원소이며 그 단독으로 고체가 되는 원소(P, 비소(As) 등)를 포함하는 가스를 사용할 수 있다. 또한, 도펀트 가스로서는, V족 원소를 포함하는 가스 외에도, 디보란(B2H6) 가스, 트리클로로 보란(BCl3) 가스 등의 III족 원소이며 그 단독으로 고체가 되는 원소(붕소(B) 등)를 포함하는 가스 등을 사용하여도 된다.
(어닐링 스텝)
웨이퍼(200) 위의 Si 시드층 상으로의 Si막의 형성이 완료된 후, 처리실(201) 내의 온도, 즉, 웨이퍼(200)의 온도를, 상술한 제2 온도보다도 높은 제3 온도로 변경시키도록, 히터(207)의 출력을 조정하고, Si 시드층 및 Si막을 각각 열처리(어닐링 처리)한다. 이 스텝은, 밸브(243d 내지 243f)를 개방하고, 처리실(201) 내로 N2 가스를 공급하면서 행해도 되고, 또한, 밸브(243d 내지 243f)를 폐쇄하고, 처리실(201) 내로의 N2 가스의 공급을 정지한 상태에서 행해도 된다.
후술하는 처리 조건 하에서 어닐링 처리를 행함으로써, Si 시드층 및 Si막을 폴리화시킨 상태로 할 수 있다. 또한, 어닐링 처리 전에 있어서는, Si 시드층이 아몰퍼스와 폴리의 혼정 상태인 경우와, 폴리 상태인 경우와, 아몰퍼스 상태인 경우 가 있지만, 어느 경우도, 선행하여 Si 시드층을 폴리화시켜, Si 시드층을 폴리화시킨 후에, Si막을 폴리화시킬 수 있다. 이에 의해, 선행하여 폴리화시킨 Si 시드층의 결정립(그레인)을 핵으로 하여, Si막을 폴리화시킬 수 있다. 이 때, 선행하여 폴리화시킨 Si 시드층의 결정 구조에 기초하여, Si막을 폴리화시킬 수 있다. 어닐링 처리를 행함으로써 폴리화시킨 Si막에 포함되는 결정립의 입경(그레인 사이즈)은, 선행하여 폴리화시킨 Si 시드층에 포함되는 결정립의 입경에 의해 영향을 받는다. 예를 들어, 선행하여 폴리화시킨 Si 시드층에 포함되는 결정립의 입경이 크면, 어닐링 처리를 행함으로써 폴리화시킨 Si막에 포함되는 결정립의 입경이 커지는 경향이 있다. 또한 예를 들어, 선행하여 폴리화시킨 Si 시드층에 포함되는 결정립의 입경이 작으면, 어닐링 처리를 행함으로써 폴리화시킨 Si막에 포함되는 결정립의 입경이 작아지는 경향이 있다.
본 스텝에 있어서의 처리 조건으로서는,
N2 가스 공급 유량(각 가스 공급관): 0 내지 20000sccm
처리 온도(제3 온도): 700 내지 1000℃
처리 압력: 0.1 내지 100000Pa
처리 시간: 1 내지 300분
이 예시된다.
(애프터 퍼지 및 대기압 복귀)
웨이퍼(200) 위에 형성된 Si막의 폴리화가 완료된 후, 노즐(249a 내지 249c) 각각으로부터 퍼지 가스로서의 N2 가스를 처리실(201) 내에 공급하고, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되어(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고, 처리 완료된 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 통하여 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리 완료된 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 따른 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 제어함으로써, 어닐링 스텝에 있어서 어닐링이 실시된 후의 Si막의 결정 입경 및 표면 조도 중 적어도 어느 것을, 간접적으로 조정할 수 있다.
상술한 바와 같이, 시드층 형성 스텝에서는, 아몰퍼스 상태의 Si 시드층을 형성한다. 그 후, Si막 형성 스텝에서는, 아몰퍼스 상태의 Si막을 형성한다. 그 후, 어닐링 스텝을 행함으로써 Si막을 폴리화시킨다. 그 과정에 있어서, Si 시드층을 선행하여 폴리화시키고, 그 후, Si막을 폴리화시킨다. Si막은, 어닐링 스텝에 있어서, 하지의 결정 구조, 즉, 선행하여 폴리화시킨 Si 시드층의 결정 구조에 기초하여, 폴리화한다.
여기서, 상술한 바와 같이, 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 증가시킴으로써, 선행하여 폴리화시킨 Si 시드층에 포함되는 결정립의 입경을 크게 하는 방향으로 조정하는 것이 가능해진다. 그 결과, 어닐링 스텝을 행함으로써 폴리화시킨 Si막에 포함되는 결정립의 입경을, 선행하여 폴리화시킨 Si 시드층의 결정립의 입경에 기초하여, 크게 하는 방향으로 조정하는 것이 가능해진다. 또한, 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 증가시킴으로써, 어닐링 스텝을 행함으로써 폴리화시킨 Si막의 표면 조도(RMS)를 작게 하는 방향으로 조정하는 것이 가능해진다. 이것은, 폴리화시킨 Si막에 포함되는 결정립의 입경이 커짐으로써, 폴리화시킨 Si막의 표면 단위 면적당 존재하는 결정 입계(그레인 바운더리)의 밀도가 저하되는 것이 하나의 요인으로서 영향을 미치고 있는 것으로 생각된다. 또한, 「표면 조도」란, 표면의 조도의 정도를 의미하고 있다. 「표면 조도가 작은」이란, 표면이 평활한 것을 의미하고 있다.
또한, 상술한 바와 같이, 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 감소시킴으로써, 선행하여 폴리화시킨 Si 시드층에 포함되는 결정립의 입경을 작게 하는 방향으로 조정하는 것이 가능해진다. 그 결과, 어닐링 스텝을 행함으로써 폴리화시킨 Si막에 포함되는 결정립의 입경을, 선행하여 폴리화시킨 Si 시드층의 결정립의 입경에 기초하여, 작게 하는 방향으로 조정하는 것이 가능해진다. 또한, 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 감소시킴으로써, 어닐링 스텝을 행함으로써 폴리화시킨 Si막의 표면 조도를 크게 하는 방향으로 조정하는 것이 가능해진다. 이것은, 폴리화시킨 Si막에 포함되는 결정립의 입경이 작아져, 폴리화시킨 Si막의 표면 단위 면적당 존재하는 결정 입계의 밀도가 증가된 것이 하나의 요인으로서 영향을 미치고 있는 것으로 생각된다.
(b) 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 제어함으로써, 어닐링 스텝에 있어서 어닐링이 실시된 후의 Si막의 전기 특성을, 간접적으로 조정할 수 있다.
상술한 바와 같이, 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 증가시킴으로써, 어닐링이 실시된 후의 Si막에 포함되는 결정립의 입경을 크게 하고, Si막의 표면 단위 면적당 존재하는 결정 입계의 밀도를 저하시키는 방향으로 조정하는 것이 가능해진다. 또한, 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 증가시킴으로써, 어닐링이 실시된 후의 Si막의 표면 조도를 작게 하는 방향으로 조정하는 것도 가능해진다. 이들의 결과, 어닐링이 실시된 후의 Si막의 웨이퍼(200) 면 내 방향, 즉, 연면(沿面) 방향에 있어서의 전기 저항을 저감시키는 방향으로 조정하는 것이 가능해진다.
또한, 상술한 바와 같이, 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 감소시킴으로써, 어닐링이 실시된 후의 Si막에 포함되는 결정립의 입경을 작게 하고, Si막의 표면 단위 면적당 존재하는 결정 입계의 밀도를 증가시키는 방향으로 조정하는 것이 가능해진다. 또한, 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 감소시킴으로써, 어닐링이 실시된 후의 Si막의 표면 조도를 크게 하는 방향으로 조정하는 것도 가능해진다. 이들 결과, 어닐링이 실시된 후의 Si막의 연면 방향에 있어서의 전기 저항을 증가시키는 방향으로 조정하는 것이 가능해진다.
(c) 본 실시 형태에 따르면, 시드층 형성 스텝에서 형성되는 Si 시드층의 두께를 제어함으로써, 최종적으로 형성되는 Si막의 두께에 구애되지 않고, 이 막의 결정 입경, 표면 조도 및 전기 특성을, 자유롭게 조정하는 것이 가능해진다. 이에 반하여, 본 실시 형태의 방법을 사용하지 않는 경우, 웨이퍼(200) 위에 형성되는 Si막의 결정립, 표면 조도 및 전기 특성을, 이 막의 두께에 구애되지 않고 자유롭게 조정하기는 곤란해진다. 예를 들어, 본 실시 형태의 방법을 사용하지 않는 경우, Si막의 결정 입경을 크게 하거나, 표면 조도를 작게 하거나, 연면 방향에 있어서의 전기 저항을 저감시키거나 하기 위해서는, 웨이퍼(200) 위에 형성되는 Si막 그 자체의 두께를 두껍게 할 필요가 있다.
(d) 본 실시 형태에서는, Si 시드층을 선행하여 폴리화시키고, 그 후, Si막을 폴리화시킴으로써, 즉, Si 시드층 및 Si막의 각각의 폴리화의 타이밍에, 소정의 시간차를 발생시킴으로써, 상술한 다양한 효과가 얻어지게 된다.
여기서, 본 실시 형태와 같이, MS 가스보다도 고차의 수소화 규소 가스인 DS 가스를 사용하여 형성된 아몰퍼스 상태의 Si 시드층을, 제2 온도에서 가열함으로써, 적어도 일부를 폴리화시키거나, 폴리화시키지는 않더라도 폴리화시키기 쉬운 상태로 할 수 있다. 이에 반하여, DS 가스보다도 저차의 수소화 규소 가스인 MS 가스를 사용하여 형성된 Si막은, 제2 온도 하에서는 아몰퍼스 상태가 되고, 그 후, 제2 온도보다도 높은 제3 온도로 가열됨으로써, 즉, 어닐링 스텝을 행해야 비로소 폴리화한다. 이와 같이, DS 가스를 사용하여 형성한 막(또는 층)과, MS 가스를 사용하여 형성한 막(또는 층)은, 폴리화(다결정화)하는 온도가 상이하다. 그 때문에, 본 실시 형태와 같이, 시드층 형성 스텝에서 사용하는 처리 가스(제1 수소화 규소 가스)가, Si막 형성 스텝에서 사용하는 처리 가스(제2 수소화 규소 가스)보다도 고차의 수소화 규소 가스가 되도록, 각 스텝에서 사용하는 처리 가스의 종류를 적정하게 선택하게 되면, 상술한 시간차가 확실하게 생기게 되어, 상술한 다양한 효과가 확실하게 얻어지게 된다.
또한, 본 실시 형태와 같이, Si막을 형성할 스텝을 개시하기 전의 승온 스텝이나, Si막 형성 스텝에 있어서, 웨이퍼(200) 위에 형성된 Si 시드층의 폴리화를 선행하여 개시시키도록 하게 되면, 상술한 시간차가 확실하게 생기게 되어, 상술한 다양한 효과가 확실하게 얻어지게 된다. 또한, Si막 형성 스텝을 개시하기 전의 승온 스텝에 있어서, 처리실(201) 내의 온도가 제2 온도에 도달하여 안정될 때까지 소정 시간 대기하도록 하면, Si 시드층의 폴리화가 보다 확실하게 진행되고, 상술한 시간차가 보다 확실하게 생기게 되어, 상술한 다양한 효과가 보다 확실하게 얻어지게 된다.
(e) 웨이퍼(200)를 준비한 후, Si막 형성 스텝을 행하기 전에, 시드층 형성 스텝을 행하게 되면, 웨이퍼(200) 위에 형성되는 Si막의 인큐베이션 타임(성장 지연)을 단축시킬 수 있어, 성막 처리의 생산성을 향상시키는 것이 가능해진다.
(f) 시드층 형성 스텝에서는, DCS 가스의 공급과 DS 가스의 공급을 교대로 행함으로써, Si 시드층의 형성 효율을 높이고, 또한, Si 시드층을 치밀화시키는 것이 가능해진다. 이에 의해, 성막 처리의 생산성을 높이고, 또한, 웨이퍼(200) 위에 형성되는 Si막을 치밀화시키는 것이 가능해진다. 또한, 가스의 공급을 교대로 행하게 되면, 처리실(201) 내에 있어서의 과잉 기상 반응을 억제하여, 성막 처리의 품질을 향상시키는 것이 가능해진다.
(g) Si막 형성 스텝에 있어서, 노즐(249a)로부터 공급하는 N2 가스의 유량과, 노즐(249b)로부터 공급하는 N2 가스의 유량의 밸런스를 제어함으로써, 웨이퍼(200) 위에 형성되는 Si막의 웨이퍼 면 내 막 두께 분포를 조정하는 것이 가능해진다. 예를 들어, 도 4에 도시된 바와 같이, 노즐(249a)로부터 공급하는 N2 가스의 유량을, 노즐(249b)로부터 공급하는 N2 가스의 유량보다도 많게 하게 되면, 웨이퍼(200)의 표면 중앙부에서 가장 얇고, 외주부에 가까워짐에 따라 점차 두꺼워지는 경향이 있는 상술한 막 두께 분포(중앙 오목 분포)를, 웨이퍼(200)의 표면 중앙부와 외주부에서 두께가 동등해지는 분포(플랫 분포)로 하거나, 웨이퍼(200)의 표면 중앙부에서 가장 두껍고, 외주부에 가까워짐에 따라 점차 얇아지는 분포(중앙 볼록 분포)로 하거나 하도록 제어하는 것이 가능해진다.
(h) 상술한 효과는, DS 가스 이외의 제1 처리 가스를 사용하는 경우나, DCS 가스 이외의 할로겐 함유 가스를 사용하는 경우나, MS 가스 이외의 제2 처리 가스를 사용하는 경우나, PH 가스 이외의 도펀트 가스를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도, 동일하게 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 스텝은, 도 4에 나타내는 양태에 한정되지 않고, 이하에 나타내는 변형예와 같이 변경할 수 있다. 이들 변형예는 임의로 조합할 수 있다. 특히 설명이 없는 한, 각 변형예의 각 스텝에 있어서의 처리 수순, 처리 조건은, 상술한 기판 처리 시퀀스의 각스텝에 있어서의 처리 수순, 처리 조건과 동일하게 할 수 있다.
(변형예 1)
이하에 나타내는 기판 처리 시퀀스과 같이, 시드층 형성 스텝에서는, 웨이퍼(200)에 대해, 테트라키스디메틸아미노실란(Si[N(CH3)2]4, 약칭: 4DMAS) 가스, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스, 비스디에틸아미노실란(Si[N(C2H5)2]2H2, 약칭: BDEAS) 가스, 비스tert-부틸아미노실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스, 디이소프로필아미노실란(SiH3N[CH(CH3)2]2, 약칭: DIPAS) 가스 등의 아미노실란계 가스를 소정 횟수(n회, n은 1 이상의 정수) 공급함으로써 Si 시드층을 형성하도록 해도 된다. 본 변형예에 있어서도, 상술한 실시 형태와 동일한 효과가 얻어진다.
DIPAS×n→MS+ PH→ANL ⇒ P 도프 Si/Si시드
(변형예 2)
이하에 나타내는 기판 처리 시퀀스와 같이, 시드층 형성 스텝에서는, 웨이퍼(200)에 대해, HCDS 가스 등의 할로실란 가스를 소정 횟수(n회, n은 1 이상의 정수) 공급함으로써 Si 시드층을 형성하도록 해도 된다. 본 변형예에 있어서도, 상술한 실시 형태와 동일한 효과가 얻어진다.
HCDS×n→MS+ PH→ANL ⇒ P 도프 Si/Si시드
(변형예 3)
이하에 나타내는 기판 처리 시퀀스와 같이, 시드층 형성 스텝에서는, 웨이퍼(200)에 대해, DS 가스 등의 수소화 규소 가스를 소정 횟수(n회, n은 1 이상의 정수) 공급함으로써 Si 시드층을 형성하도록 해도 된다. 본 변형예에 있어서도, 상술한 실시 형태와 동일한 효과가 얻어진다.
DS×n→MS+ PH→ANL ⇒ P 도프 Si/Si시드
(변형예 4)
이하에 나타내는 기판 처리 시퀀스와 같이, 시드층 형성 스텝에서는, 웨이퍼(200)에 대해, HCl 가스나 Cl2 가스 등의 Si 비함유의 할로겐계 가스와, DS 가스 등의 수소화 규소 가스를 교대로 소정 횟수(n회, n은 1 이상의 정수) 공급함으로써Si 시드층을 형성하도록 해도 된다. 본 변형예에 있어서도, 상술한 실시 형태와 동일한 효과가 얻어진다.
(HCl→DS)×n→MS+ PH→ANL ⇒ P 도프 Si/Si시드
(Cl2→DS)×n→MS+ PH→ANL ⇒ P 도프 Si/Si시드
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 단, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
상술한 실시 형태에서는, 시드층 형성 스텝으로부터 어닐링 스텝에 이르는 일련의 스텝을, 동일한 처리실(201) 내에서(in-situ로) 행하는 예에 대해 설명하였다. 그러나, 본 발명은 이와 같은 양태에 한정되지 않는다. 예를 들어, 시드층 형성 스텝으로부터 Si막 형성 스텝에 이르는 일련의 스텝을 in-situ로 행하고, 그 후, 어닐링 스텝을 다른 처리실 내에서(ex-situ로) 행하게 해도 된다. 이 경우에 있어서도 상술한 실시 형태에서의 효과와 동일한 효과가 얻어진다.
또한 예를 들어, Si막 형성 스텝과 어닐링 스텝 사이에, Si막 이외의 막(실리콘 산화막이나 실리콘 질화막 등)을 형성하는 다른 성막 스텝을 행하게 해도 된다. 이 경우, 시드층 형성 스텝으로부터 어닐링 스텝에 이르는 일련의 스텝, 즉, 다른 성막 스텝을 포함하는 일련의 스텝을, 동일한 처리실(제1 처리실) 내에서 행하게 해도 된다. 또한, 시드층 형성 스텝으로부터 Si막 형성 스텝에 이르는 일련의 스텝을 동일한 처리실(제1 처리실) 내에서 행하고, 다른 성막 스텝으로부터 어닐링 스텝에 이르는 일련의 스텝을 다른 처리실(제2 처리실) 내에서 행하게 해도 된다. 또한, 시드층 형성 스텝으로부터 Si막 형성 스텝에 이르는 일련의 스텝을 동일한 처리실(제1 처리실) 내에서 행하고, 다른 성막 스텝을 다른 처리실(제2 처리실) 내에서 행하고, 어닐링 스텝을 추가로 다른 처리실(제3 처리실) 내 또는 제1 처리실 내에서 행하게 해도 된다. 이들 경우에 있어서도 상술한 실시 형태에서의 효과와 동일한 효과가 얻어진다.
상술한 다양한 경우에 있어서, 일련의 스텝을 in-situ로 행하면, 도중, 웨이퍼(200)가 대기 폭로되는 일은 없고, 웨이퍼(200)를 진공 하에 둔 채 일관하여 처리를 행할 수 있어, 안정된 기판 처리를 행할 수 있다. 또한, 일부의 스텝을 ex-situ로 행하면, 각각의 처리실 내의 온도를 예를 들어 각 스텝에서의 처리 온도 또는 그에 가까운 온도에 미리 설정해 둘 수 있고, 온도 조정에 요하는 시간을 단축시켜, 생산 효율을 높일 수 있다.
상술한 실시 형태에서는, 노즐(249a 내지 249c)이 인접(근접)하여 마련되어 있는 예에 대해 설명했지만, 본 발명은 이와 같은 양태에 한정되지 않는다. 예를 들어, 노즐(249a, 249c)은, 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의 평면으로 볼 때 원환형의 공간 중, 노즐(249b)로부터 이격된 위치에 마련되어 있어도 된다. 이 경우에 있어서도 상술한 실시 형태에서의 효과와 동일한 효과가 얻어진다.
상술한 실시 형태에서는, 제1 내지 제3 공급부가 노즐(249a 내지 249c)에 의해 구성되어, 처리실(201) 내의 세개의 노즐이 마련되는 예에 대해 설명했지만, 본 발명은 이와 같은 양태에 한정되지 않는다. 예를 들어, 제1 내지 제3 공급부 중 적어도 어느 공급부가 2개 이상의 노즐에 의해 구성되어 있어도 된다. 또한, 처리실(201) 내에 제1 내지 제3 공급부 이외의 노즐을 새롭게 마련하고, 이 노즐을 사용하여 N2 가스나 각종 처리 가스를 또한 공급하도록 해도 된다. 처리실(201) 내에 노즐(249a 내지 249c) 이외의 노즐을 마련하는 경우, 이 새롭게 마련하는 노즐은, 평면으로 볼 때 배기구(231a)와 대향하는 위치에 형성해도 되고, 대향하지 않는 위치에 마련해도 된다. 즉, 새롭게 마련하는 노즐은, 노즐(249a 내지 249c)로부터 이격된 위치이며, 예를 들어 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의 평면으로 볼 때 원환형의 공간 중, 웨이퍼(200)의 외주를 따라서 노즐(249a 내지 249c)과 배기구(231a) 사이의 중간 위치, 또는, 그 중간 위치의 근방 위치에 마련해도 된다. 이들 경우에 있어서도 상술한 실시 형태에서의 효과와 동일한 효과가 얻어진다.
상술한 실시 형태에서는, Si 시드층 상에 P 도프 Si막을 형성하는 예에 대해 설명했지만, 본 발명은 이와 같은 양태에 한정되지 않는다. 예를 들어, 이하에 나타내는 기판 처리 시퀀스에 의해, Si 시드층 상에 P 등의 도펀트가 도프되지 않은 Si막, 즉, 논 도프 Si막을 형성하도록 해도 된다. 이 경우에 있어서도 상술한 실시 형태에서의 효과와 동일한 효과가 얻어진다.
(DCS→DS)×n→MS→ANL ⇒ Si/Si시드
상술한 실시 형태에서는, 기판 상에 주 원소로서 Si를 포함하는 막을 형성하는 예에 대해 설명했지만, 본 발명은 이와 같은 양태에 한정되지 않는다. 즉, 본 발명은 Si 외에도, 게르마늄(Ge) 등의 반금속 원소를 주 원소로서 포함하는 막을 기판 상에 형성하는 경우에도, 적합하게 적용할 수 있다. 예를 들어, Ge를 포함하는 막으로서, Ge 막이나 SiGe 막을 형성하도록 해도 된다. 이들 경우, Si 시드층 대신 Ge 시드층이나 SiGe 시드층을 형성하도록 해도 된다. Ge 막이나 SiGe 막을 형성하는 경우는, 예를 들어 모노게르만(GeH4, 약칭: MG) 가스나 MS 가스를 사용할 수 있다. Ge 시드층이나 SiGe 층을 형성하는 경우는, 예를 들어 디게르만(Ge2H6, 약칭: DG) 가스나 DS 가스를 사용할 수 있다. 이들 막은, 예를 들어 이하에 나타내는 기판 처리 시퀀스에 의해 형성할 수 있고, 그때의 처리 조건은, 상술한 실시 형태에서의 처리 조건과 동일하게 할 수 있다. 이들 경우에 있어서도 상술한 실시 형태에서의 효과와 동일한 효과가 얻어진다.
(DCS→DS)×n→MG→ANL ⇒ Ge/Si 시드
(DCS→DG)×n→MG→ANL ⇒ Ge/Ge 시드
(DCS→DS→DG)×n→MG→ANL ⇒ Ge/SiGe 시드
(DCS→DS)×n→MS+ MG→ANL ⇒ SiGe/Si 시드
(DCS→DG)×n→MS+ MG→ANL ⇒ SiGe/Ge 시드
(DCS→DS→DG)×n→MS+ MG→ANL ⇒ SiGe/SiGe 시드
(DCS→DS)×n→MG+ PH→ANL ⇒ P 도프 Ge/Si 시드
(DCS→DG)×n→MG+ PH→ANL ⇒ P 도프 Ge/Ge 시드
(DCS→DS→DG)×n→MG+ PH→ANL ⇒ P 도프 Ge/SiGe 시드
(DCS→DS)×n→MS+ MG+ PH→ANL ⇒ P 도프 SiGe/Si 시드
(DCS→DG)×n→MS+ MG+ PH→ANL ⇒ P 도프 SiGe/Ge 시드
(DCS→DS→DG)×n→MS+ MG+ PH→ANL ⇒ P 도프 SiGe/SiGe 시드
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통하여 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서 기판 처리의 내용에 따라, 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감시킬 수 있고, 조작 오류를 회피하면서, 처리를 신속히 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한정되지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우는, 변경 후의 레시피를, 전기 통신 회선이나 해당 레시피를 기록한 기록 매체를 통해, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 제1 내지 제3 공급부가 반응관의 내벽을 따르도록 처리실 내에 마련되어 있는 예에 대해 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되지 않는다. 예를 들어 도 5의 (a)에 종형 처리로의 단면 구조를 도시한 바와 같이, 반응관의 측벽에 버퍼실을 마련하고, 이 버퍼실 내에, 상술한 실시 형태와 동일한 구성의 제1 내지 제3 공급부를, 상술한 실시 형태와 동일한 배치로 설치하도록 해도 된다. 도 5의 (a)에서는, 반응관의 측벽에 공급용 버퍼실과 배기용 버퍼실을 마련하고, 각각을, 웨이퍼를 사이에 두고 대향하는 위치에 배치한 예를 나타내고 있다. 또한, 공급용 버퍼실과 배기용 버퍼실의 각각은, 반응관의 측벽의 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라서 마련되어 있다. 또한, 도 5의 (a)에서는, 공급용 버퍼실을 복수(3개)의 공간으로 구획하고, 각각의 공간에 각 공급부를 배치한 예를 나타내고 있다. 버퍼실의 세 공간의 배치는, 제1 내지 제3 공급부의 배치와 동일하게 된다. 또한 예를 들어, 도 5의 (b)에 종형 처리로의 단면 구조를 나타낸 바와 같이, 도 5의 (a)와 동일한 배치로 버퍼실을 마련하고, 버퍼실 내에 제2 공급부를 마련하고, 이 버퍼실의 처리실과의 연통부를 양측으로부터 집는 동시에 반응관을 내벽에 따르도록 제1, 제3 공급부를 마련해도 된다. 또한, 도 5의 (a), 도 5의 (b)에서 설명한 버퍼실이나 반응관 이외의 구성은, 도 1에 나타내는 처리로의 각 부의 구성과 동일하다. 이들 처리로를 사용한 경우에도, 상술한 실시 형태와 동일한 효과가 얻어진다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 배치식 기판 처리 장치를 사용하여 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태로 한정되지 않고, 예를 들어 한번에 1매 또는 복수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용하여 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형 처리로를 갖는 기판 처리 장치를 사용하여 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태로 한정되지 않고, 콜드월형 처리로를 갖는 기판 처리 장치를 사용하여 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에 있어서도, 상술한 실시 형태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 성막을 행할 수 있고, 이들과 동일한 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합하여 사용할 수 있다. 이 때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 동일하게 할 수 있다.
<실시예>
도 1에 나타내는 기판 처리 장치를 사용하여, 도 4에 나타내는 성막 시퀀스에 의해, 웨이퍼 상에 Si 시드층, Si막을 이 순서대로 형성하고, 그 후, 상술한 어닐링 스텝을 행함으로써 Si막을 폴리화시켰다. 상술한 실시 형태와 마찬가지로, 본 실시예에서는, Si 시드층을 선행하여 폴리화시켜, 그 후, Si막을 폴리화시켰다. 각 스텝에 있어서의 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 소정의 조건으로 했다. Si 시드층의 두께는, 6.5Å, 8Å, 12.2Å, 13Å으로 했다.
그리고, 폴리화시킨 후의 Si막의 결정 입경 및 표면 조도를 각각 측정했다. 도 6에, 폴리화시킨 후의 Si막의 결정 입경(Grain-Size) 및 표면 조도(RMS)의 측정 결과를 각각 나타낸다. 도 6의 횡축은 Si 시드층의 두께(Å)를, 좌측의 종축은 Si막을 구성하는 결정립의 Grain-Size(㎛)를, 우측의 종축은 AFM(원자간력 현미경)으로 측정한 Si막의 표면 RMS(㎚)를 각각 나타내고 있다. 도면 중, ●표시는 Grain-Size를, ■표시는 RMS를 각각 나타내고 있다. 도 6에 의하면, Si 시드층의 두께를 증가시킴으로써, Si막의 Grain-Size를 크게 하고, 또한, RMS를 작게 하는 방향으로 조정하는 것이 가능한 것을 알 수 있다. 한편, Si 시드층의 두께를 감소시킴으로써, Si막의 Grain-Size를 작게 하고, 또한, RMS를 크게 하는 방향으로 조정하는 것이 가능함을 알 수 있다.

Claims (20)

  1. (a) 기판에 대해 제1 온도 하에서 제1 처리 가스를 공급하여, 상기 기판 상에 시드층을 형성하는 공정과,
    (b) 상기 기판에 대해 제2 온도 하에서 제2 처리 가스를 공급하여, 상기 시드층 상에 막을 형성하는 공정과,
    (c) 상기 시드층 및 상기 막을 상기 제2 온도보다도 높은 제3 온도 하에서 어닐링하는 공정
    을 갖고,
    (a)에 있어서 형성하는 상기 시드층의 두께를 제어함으로써, (c)에 있어서 상기 어닐링이 실시된 후의 상기 막의 결정 입경을 조정하고,
    (b) 또는 (c)에서는, 상기 시드층을 선행하여 폴리화시키고, 그 후, (c)에 있어서, 상기 시드층과 상기 막을 상기 제3 온도에서 어닐링함으로써, 상기 막을 폴리화시키는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, (a)에서는, 아몰퍼스 상태의 상기 시드층을 형성하고,
    (b)에서는, 아몰퍼스 상태의 상기 막을 형성하는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 시드층을 (c)에서 선행하여 폴리화시키는 경우에는, (b)에서는, 상기 막의 하지인 상기 시드층을 아몰퍼스 상태로 유지하고,
    상기 시드층을 (b)에서 선행하여 폴리화시키는 경우에는, (b)에서는, 상기 시드층의 적어도 일부를 폴리화시키는, 반도체 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 시드층을 (c)에서 선행하여 폴리화시키는 경우에는, (b)에서는, 상기 막의 하지인 상기 시드층을 아몰퍼스 상태로 유지하고,
    상기 시드층을 (b)에서 선행하여 폴리화시키는 경우에는, (b)에서는, 상기 시드층을 아몰퍼스와 폴리의 혼정 상태, 또는, 폴리 상태로 변화시키는, 반도체 장치의 제조 방법.
  5. 삭제
  6. 제1항에 있어서, (c)에서는, 선행하여 폴리화시킨 상기 시드층의 결정 구조에 기초하여, 상기 막을 폴리화시키는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서, (c)에서는, 선행하여 폴리화시킨 상기 시드층의 결정립을 핵으로 하여, 상기 막을 폴리화시키는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 시드층은 실리콘 시드층을 포함하고, 상기 막은 실리콘막을 포함하고,
    상기 제1 처리 가스는 제1 수소화 규소를 포함하고, 상기 제2 처리 가스는 제2 수소화 규소를 포함하고, 상기 제1 수소화 규소는, 상기 제2 수소화 규소보다도 고차의 수소화 규소인, 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 제1 처리 가스는 디실란을 포함하고, 상기 제2 처리 가스는 모노실란을 포함하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 제2 온도는 상기 제1 온도보다도 높은, 반도체 장치의 제조 방법.
  11. 제1항에 있어서, (a)에서는, 처리 온도 및 처리 시간 중 적어도 어느 것을 제어함으로써 상기 시드층의 두께를 제어하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서, (a)에서는, 상기 기판에 대해 할로겐 함유 가스를 공급하는 공정과, 상기 기판에 대해 상기 제1 처리 가스를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 시드층을 형성하고, 상기 사이클수를 제어함으로써 상기 시드층의 두께를 제어하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서, (a)에서는, 상기 기판에 대해 할로겐 함유 가스를 공급하는 공정과, 상기 기판에 대해 상기 제1 처리 가스를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 시드층을 형성하는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서, 상기 시드층은 실리콘 시드층을 포함하고,
    상기 제1 처리 가스는, 할로실란 가스, 아미노실란 가스 또는 디실란 가스를 포함하는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서, (a), (b) 및 (c)를, 동일한 처리실 내에서 행하는, 반도체 장치의 제조 방법.
  16. 제1항에 있어서, (a)와 (b)를 동일한 처리실 내에서 행하고,
    (b)와 (c)를 다른 처리실 내에서 행하는 반도체 장치의 제조 방법.
  17. 제16항에 있어서, 상기 막은 실리콘막이며,
    (b)와 (c) 사이에, 상기 실리콘막 이외의 막을 상기 실리콘막 위에 형성하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  18. 제17항에 있어서, 상기 실리콘막 이외의 막은, 실리콘 산화막을 포함하는, 반도체 장치의 제조 방법.
  19. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대해 제1 처리 가스를 공급하는 제1 처리 가스 공급계와,
    상기 처리실 내의 기판에 대해 제2 처리 가스를 공급하는 제2 처리 가스 공급계와,
    상기 처리실 내의 기판의 온도를 조정하는 온도 조정부와,
    상기 처리실 내에 있어서, (a) 기판에 대해 제1 온도 하에서 상기 제1 처리 가스를 공급하여, 상기 기판 상에 시드층을 형성하는 처리와, (b) 상기 기판에 대해 제2 온도 하에서 상기 제2 처리 가스를 공급하여, 상기 시드층 상에 막을 형성하는 처리와, (c) 상기 시드층 및 상기 막을 상기 제2 온도보다도 높은 제3 온도 하에서 어닐링하는 처리를 행하게 하고, (a)에 있어서 형성하는 상기 시드층의 두께를 제어함으로써, (c)에 있어서 상기 어닐링이 실시된 후의 상기 막의 결정 입경을 조정하도록 하고, (b) 또는 (c)에서는, 상기 시드층을 선행하여 폴리화시키고, 그 후, (c)에 있어서, 상기 시드층과 상기 막을 상기 제3 온도에서 어닐링함으로써, 상기 막을 폴리화시키도록, 상기 제1 처리 가스 공급계, 상기 제2 처리 가스 공급계 및 상기 온도 조정부를 제어하도록 구성되는 제어부
    를 갖는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에 있어서,
    (a) 기판에 대해 제1 온도 하에서 제1 처리 가스를 공급하여, 상기 기판 상에 시드층을 형성하는 수순과,
    (b) 상기 기판에 대해 제2 온도 하에서 제2 처리 가스를 공급하여, 상기 시드층 상에 막을 형성하는 수순과,
    (c) 상기 시드층 및 상기 막을 상기 제2 온도보다도 높은 제3 온도 하에서 어닐링하는 수순과,
    (a)에 있어서 형성하는 상기 시드층의 두께를 제어함으로써, (c)에 있어서 상기 어닐링이 실시된 후의 상기 막의 결정 입경을 조정하는 수순과,
    (b) 또는 (c)에 있어서, 상기 시드층을 선행하여 폴리화시키고, 그 후, (c)에 있어서, 상기 시드층과 상기 막을 상기 제3 온도에서 어닐링함으로써, 상기 막을 폴리화시키는 수순을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020190107242A 2018-09-12 2019-08-30 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102401389B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-170681 2018-09-12
JP2018170681A JP7058575B2 (ja) 2018-09-12 2018-09-12 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
KR20200030451A KR20200030451A (ko) 2020-03-20
KR102401389B1 true KR102401389B1 (ko) 2022-05-24

Family

ID=69718901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190107242A KR102401389B1 (ko) 2018-09-12 2019-08-30 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (1) US11075114B2 (ko)
JP (1) JP7058575B2 (ko)
KR (1) KR102401389B1 (ko)
CN (1) CN110896052B (ko)
SG (1) SG10201907969QA (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230085207A (ko) * 2021-02-19 2023-06-13 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법
JP7391064B2 (ja) * 2021-03-22 2023-12-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233031B1 (ko) 2010-02-24 2013-02-13 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치
KR101822238B1 (ko) 2014-11-19 2018-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템, 프로그램, 삼차원 플래시 메모리, 다이내믹 랜덤 액세스 메모리 및 반도체 장치
JP2018082201A (ja) 2016-04-27 2018-05-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体処理チャンバコンポーネント用の保護コーティングの原子層堆積

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289168A (ja) 1992-04-30 2004-10-14 Toshiba Corp 半導体装置およびその製造方法
JP3156878B2 (ja) 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JPH06204137A (ja) 1992-10-19 1994-07-22 Samsung Electron Co Ltd 多結晶シリコン薄膜の製造方法
JP3965215B2 (ja) * 1995-03-25 2007-08-29 純一 半那 半導体基材の製造方法
US20040067631A1 (en) 2002-10-03 2004-04-08 Haowen Bu Reduction of seed layer roughness for use in forming SiGe gate electrode
JP4982355B2 (ja) 2004-02-27 2012-07-25 エーエスエム アメリカ インコーポレイテッド ゲルマニウム膜の形成方法
JP4527090B2 (ja) * 2006-08-07 2010-08-18 純一 半那 半導体基材の製造方法
US7914619B2 (en) * 2008-11-03 2011-03-29 International Business Machines Corporation Thick epitaxial silicon by grain reorientation annealing and applications thereof
WO2012029661A1 (ja) 2010-09-01 2012-03-08 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP5741382B2 (ja) 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5815443B2 (ja) 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
CN103515200A (zh) * 2012-06-15 2014-01-15 无锡华润上华半导体有限公司 一种厚多晶硅的制备方法
JP6022272B2 (ja) 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5902073B2 (ja) 2012-09-25 2016-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5947710B2 (ja) 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6151789B2 (ja) * 2013-10-10 2017-06-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6594768B2 (ja) 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6175541B2 (ja) * 2016-06-03 2017-08-02 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233031B1 (ko) 2010-02-24 2013-02-13 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치
KR101822238B1 (ko) 2014-11-19 2018-01-25 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템, 프로그램, 삼차원 플래시 메모리, 다이내믹 랜덤 액세스 메모리 및 반도체 장치
JP2018082201A (ja) 2016-04-27 2018-05-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体処理チャンバコンポーネント用の保護コーティングの原子層堆積

Also Published As

Publication number Publication date
CN110896052A (zh) 2020-03-20
US20200083097A1 (en) 2020-03-12
JP2020043262A (ja) 2020-03-19
KR20200030451A (ko) 2020-03-20
SG10201907969QA (en) 2020-04-29
CN110896052B (zh) 2024-03-22
JP7058575B2 (ja) 2022-04-22
US11075114B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
KR102210315B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102154412B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102482477B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102401389B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6827573B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR102165125B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US20240222117A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP7361911B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2022176155A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7398493B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
KR20230153251A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
JP2023164300A (ja) 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant