JP7361911B2 - 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム - Google Patents

基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム Download PDF

Info

Publication number
JP7361911B2
JP7361911B2 JP2022526993A JP2022526993A JP7361911B2 JP 7361911 B2 JP7361911 B2 JP 7361911B2 JP 2022526993 A JP2022526993 A JP 2022526993A JP 2022526993 A JP2022526993 A JP 2022526993A JP 7361911 B2 JP7361911 B2 JP 7361911B2
Authority
JP
Japan
Prior art keywords
substrate
chlorine
gas
semiconductor layer
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022526993A
Other languages
English (en)
Other versions
JPWO2021241448A5 (ja
JPWO2021241448A1 (ja
Inventor
正紘 高橋
英樹 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of JPWO2021241448A1 publication Critical patent/JPWO2021241448A1/ja
Publication of JPWO2021241448A5 publication Critical patent/JPWO2021241448A5/ja
Application granted granted Critical
Publication of JP7361911B2 publication Critical patent/JP7361911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本開示は、基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラムに関する。
半導体装置の製造工程の一工程として、基板の表面に設けられた絶縁膜上に半導体膜を形成する工程が行われることがある（例えば特許文献１参照）。
特開２０１４－１７５３２０号公報
本開示は、半導体装置の特性を向上させることを目的とする。
本開示の一態様によれば、
（ａ）基板に対して半導体元素および塩素を含む第１ガスを供給し、前記基板の表面に設けられた絶縁膜上に塩素含有半導体層を形成する工程と、
（ｂ）前記基板に対して半導体元素を含む第２ガスを供給し、前記塩素含有半導体層上に半導体膜を形成する工程と、を有し、
（ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とする技術が提供される。
本開示によれば、半導体装置の特性を向上させることが可能となる。
図１は、本開示の一態様で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 図２は、本開示の一態様で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ－Ａ線断面図で示す図である。 図３は、本開示の一態様で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 図４は、本開示の一態様における基板処理シーケンスを示す図である。 図５は、本開示の一態様の実施例における塩素濃度とダングリングボンド密度との関係を示すプロット図である。
＜本開示の一態様＞
以下、本開示の一態様について図１～図４を参照しつつ説明する。なお、以下の説明において用いられる図面は、いずれも模式的なものであり、図面上の各要素の寸法の関係、各要素の比率等は、現実のものとは必ずしも一致していない。また、複数の図面の相互間においても、各要素の寸法の関係、各要素の比率等は必ずしも一致していない。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱機構（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料により構成され、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の下方には、反応管２０３と同心円状に、マニホールド２０９が配設されている。マニホールド２０９は、例えばステンレス鋼（ＳＵＳ）等の金属材料により構成され、上端および下端が開口した円筒形状に形成されている。マニホールド２０９の上端部は、反応管２０３の下端部に係合しており、反応管２０３を支持するように構成されている。マニホールド２０９と反応管２０３との間には、シール部材としてのＯリング２２０ａが設けられている。反応管２０３はヒータ２０７と同様に垂直に据え付けられている。主に、反応管２０３とマニホールド２０９とにより処理容器（反応容器）が構成される。処理容器の筒中空部には処理室２０１が形成される。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。この処理室２０１内でウエハ２００に対する処理が行われる。
処理室２０１内には、第１～第３供給部としてのノズル２４９ａ～２４９ｃが、マニホールド２０９の側壁を貫通するようにそれぞれ設けられている。ノズル２４９ａ～２４９ｃを第１～第３ノズルとも称する。ノズル２４９ａ～２４９ｃは、例えば石英またはＳｉＣ等の耐熱性材料である非金属材料により構成されている。ノズル２４９ａ～２４９ｃには、ガス供給管２３２ａ～２３２ｃがそれぞれ接続されている。ノズル２４９ａ～２４９ｃはそれぞれ異なるノズルであり、ノズル２４９ａ，２４９ｃのそれぞれは、ノズル２４９ｂに隣接して設けられている。
ガス供給管２３２ａ～２３２ｃには、ガス流の上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ～２４１ｃおよび開閉弁であるバルブ２４３ａ～２４３ｃがそれぞれ設けられている。ガス供給管２３２ａのバルブ２４３ａよりも下流側には、ガス供給管２３２ｄ，２３２ｆがそれぞれ接続されている。ガス供給管２３２ｂのバルブ２４３ｂよりも下流側には、ガス供給管２３２ｅ，２３２ｇがそれぞれ接続されている。ガス供給管２３２ｄ～２３２ｇには、ガス流の上流側から順に、ＭＦＣ２４１ｄ～２４１ｇおよびバルブ２４３ｄ～２４３ｇがそれぞれ設けられている。ガス供給管２３２ａ～２３２ｇは、例えば、ＳＵＳ等の金属材料により構成されている。
図２に示すように、ノズル２４９ａ～２４９ｃは、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の配列方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ～２４９ｃは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。平面視において、ノズル２４９ｂは、処理室２０１内に搬入されるウエハ２００の中心を挟んで後述する排気口２３１ａと一直線上に対向するように配置されている。ノズル２４９ａ，２４９ｃは、ノズル２４９ｂと排気口２３１ａの中心とを通る直線Ｌを、反応管２０３の内壁（ウエハ２００の外周部）に沿って両側から挟み込むように配置されている。直線Ｌは、ノズル２４９ｂとウエハ２００の中心とを通る直線でもある。すなわち、ノズル２４９ｃは、直線Ｌを挟んでノズル２４９ａと反対側に設けられているということもできる。ノズル２４９ａ，２４９ｃは、直線Ｌを対称軸として線対称に配置されている。ノズル２４９ａ～２４９ｃの側面には、ガスを供給するガス供給孔２５０ａ～２５０ｃがそれぞれ設けられている。ガス供給孔２５０ａ～２５０ｃは、それぞれが、平面視において排気口２３１ａと対向（対面）するように開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ～２５０ｃは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、第１ガスとして、例えば、ウエハ２００上に形成される膜を構成する半導体元素としてのシリコン（Ｓｉ）および塩素（Ｃｌ）を含むガス、すなわち、クロロシラン系ガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。クロロシラン系ガスは、ＳｉとＣｌとの化学結合（Ｓｉ－Ｃｌ結合）を含む。
ガス供給管２３２ｂからは、第２ガスとして、例えば、半導体元素としてのＳｉを含むガスすなわち、シラン系ガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。
ガス供給管２３２ｄからは、第３ガスとして、例えば、半導体元素としてのＳｉおよび水素（Ｈ）を含むガス、すなわち水素化ケイ素ガスが、ＭＦＣ２４１ｄ、バルブ２４３ｄ、ガス供給管２３２ａ、ノズル２４９ａを介して処理室２０１内へ供給される。
ガス供給管２３２ｅからは、第４ガスとして、例えば、Ｈ含有ガスが、ＭＦＣ２４１ｅ、バルブ２４３ｅ、ガス供給管２３２ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。
ガス供給管２３２ｃ，２３２ｆ，２３２ｇからは、不活性ガスが、それぞれＭＦＣ２４１ｃ，２４１ｆ，２４１ｇ、バルブ２４３ｃ，２４３ｆ，２４３ｇ、ガス供給管２３２ａ～２３２ｃ、ノズル２４９ａ～２４９ｃを介して処理室２０１内へ供給される。不活性ガスは、パージガス、キャリアガス、希釈ガス等として作用する。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、第１ガス供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、第２ガス供給系が構成される。主に、ガス供給管２３２ｄ、ＭＦＣ２４１ｄ、バルブ２４３ｄにより、第３ガス供給系が構成される。主に、ガス供給管２３２ｅ、ＭＦＣ２４１ｅ、バルブ２４３ｅにより、第４ガス供給系が構成される。主に、ガス供給管２３２ｃ，２３２ｆ，２３２ｇ、ＭＦＣ２４１ｃ，２４１ｆ，２４１ｇ、バルブ２４３ｃ，２４３ｆ，２４３ｇにより、不活性ガス供給系が構成される。
上述の各種ガス供給系のうち、いずれか、或いは、全てのガス供給系は、バルブ２４３ａ～２４３ｇやＭＦＣ２４１ａ～２４１ｇ等が集積されてなる集積型ガス供給システム２４８として構成されていてもよい。集積型ガス供給システム２４８は、ガス供給管２３２ａ～２３２ｇのそれぞれに対して接続され、ガス供給管２３２ａ～２３２ｇ内への各種ガスの供給動作、すなわち、バルブ２４３ａ～２４３ｇの開閉動作やＭＦＣ２４１ａ～２４１ｇによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型ガス供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ～２３２ｇ等に対して集積ユニット単位で着脱を行うことができ、集積型ガス供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３の側壁下方には、処理室２０１内の雰囲気を排気する排気口２３１ａが設けられている。図２に示すように、排気口２３１ａは、平面視において、ウエハ２００を挟んでノズル２４９ａ～２４９ｃ（ガス供給孔２５０ａ～２５０ｃ）と対向（対面）する位置に設けられている。排気口２３１ａは、反応管２０３の側壁の下部より上部に沿って、すなわち、ウエハ配列領域に沿って設けられていてもよい。排気口２３１ａには排気管
２３１が接続されている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、ＡＰＣバルブ２４４、圧力センサ２４５により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
マニホールド２０９の下方には、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シールキャップ２１９の上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｂが設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。
マニホールド２０９の下方には、シールキャップ２１９を降下させボート２１７を処理室２０１内から搬出した状態で、マニホールド２０９の下端開口を気密に閉塞可能な炉口蓋体としてのシャッタ２１９ｓが設けられている。シャッタ２１９ｓは、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シャッタ２１９ｓの上面には、マニホールド２０９の下端と当接するシール部材としてのＯリング２２０ｃが設けられている。シャッタ２１９ｓの開閉動作（昇降動作や回動動作等）は、シャッタ開閉機構１１５ｓにより制御される。
基板支持具としてのボート２１７は、複数枚、例えば２５～２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料により構成される。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料により構成される断熱板２１８が多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。また、コントローラ１２１には、外部記憶装置１２３を接続することが可能となっている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理における各手順をコントローラ１２１に実行させ、所定の結果を得ることができるように組み合わされたものであり、プログラムとして機能する。以下、プロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ～２４１ｇ、バルブ２４３ａ～２４３ｇ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、温度センサ２６３、ヒータ２０７、回転機構２６７、ボートエレベータ１１５、シャッタ開閉機構１１５ｓ等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すことが可能なように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ～２４１ｇによる各種ガスの流量調整動作、バルブ２４３ａ～２４３ｇの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作、シャッタ開閉機構１１５ｓによるシャッタ２１９ｓの開閉動作等を制御することが可能なように構成されている。
コントローラ１２１は、外部記憶装置１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。外部記憶装置１２３は、例えば、ＨＤＤ等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやＳＳＤ等の半導体メモリ等を含む。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００の表面に設けられた絶縁膜上に半導体膜を形成する基板処理シーケンス例について、主に図４を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
図４に示すように、本態様の基板処理シーケンスでは、
ウエハ２００に対して第１ガスとしてのクロロシラン系ガスを供給し、ウエハ２００の表面に設けられた絶縁膜としてのシリコン酸化膜（ＳｉＯ膜）上に塩素含有半導体層としてのＣｌ含有Ｓｉ層を形成するステップＡ（Ｃｌ含有Ｓｉ層形成）と、
ウエハ２００に対して第２ガスとしてのシラン系ガスを供給し、Ｃｌ含有Ｓｉ層上に半導体膜としてのシリコン膜（Ｓｉ膜）を形成するステップＢ（Ｓｉ膜形成）と、を行い、
ステップＡにおいて形成するＣｌ含有Ｓｉ層のＣｌ濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とする。
なお、ステップＡでは、ウエハ２００に対してクロロシラン系ガスを供給するステップＡ１と、ウエハ２００が存在する空間を不活性ガスでパージしてこの空間に残留するクロロシラン系ガスを除去するステップＡ２と、を非同時に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行う。
また、本態様の基板処理シーケンスでは、
ステップＢを実施した後に、Ｃｌ含有Ｓｉ層およびＳｉ膜をアニールするステップＣ（アニール）を更に行う。
本明細書では、上述の基板処理シーケンスを、便宜上、以下のように示すこともある。以下の変形例等の説明においても、同様の表記を用いる。なお、以下における「ＡＮＬ」は、アニールを表す。
（クロロシラン系ガス→不活性ガス）×ｎ→シラン系ガス→ＡＮＬ
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）されると、シャッタ開閉機構１１５ｓによりシャッタ２１９ｓが移動させられて、マニホールド２０９の下端開口が開放される（シャッタオープン）。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０ｂを介してマニホールド２０９の下端をシールした状態となる。
ウエハ２００の表面には、絶縁膜として、ＳｉＯ膜が予め形成されている。絶縁膜は、シリコン酸窒化膜（ＳｉＯＮ膜）であってもよい。絶縁膜は、Ｃｌを実質的に含まない膜、すなわち、Ｃｌフリーな膜であることが好ましい。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の処理温度となるように、ヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。処理室２０１内の排気、ウエハ２００の加熱および回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（ステップＡ：Ｃｌ含有Ｓｉ層形成）
その後、次のステップＡ１，Ａ２を順次実行する。
［ステップＡ１］
このステップでは、処理室２０１内のウエハ２００、すなわち、ウエハ２００の表面に設けられたＳｉＯ膜に対してクロロシラン系ガスを供給する。
具体的には、バルブ２４３ａを開き、ガス供給管２３２ａ内へクロロシラン系ガスを流す。クロロシラン系ガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気口２３１ａより排気される。このとき、ウエハ２００に対してクロロシラン系ガスが供給される。このとき、バルブ２４３ｃ，２４３ｆ，２４３ｇを開き、ノズル２４９ａ～２４９ｃのそれぞれを介して処理室２０１内へ不活性ガスを供給するようにしてもよい。
後述する処理条件下でウエハ２００に対してクロロシラン系ガスを供給することにより、ウエハ２００の表面に設けられたＳｉＯ膜上に、クロロシラン系ガスに含まれるＳｉを、ＳｉにＣｌが結合した状態で、吸着（堆積）させることが可能となる。すなわち、クロロシラン系ガスに含まれるＳｉを、ＳｉとＣｌとの化学結合（Ｓｉ－Ｃｌ結合）を切断することなく保持した状態で、ＳｉＯ膜上に化学吸着させることが可能となる。
［ステップＡ２］
所定の時間が経過した後、バルブ２４３ａを閉じ、処理室２０１内へのクロロシラン系ガスの供給を停止する。そして、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する（パージ）。このとき、バルブ２４３ｃ，２４３ｆ，２４３ｇを開き、処理室２０１内へ不活性ガスを供給する。不活性ガスはパージガスとして作用する。
［所定回数実施］
上述したステップＡ１，Ａ２を交互に、すなわち、同期させることなく非同時に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことにより、ウエハ２００の表面に設けられたＳｉＯ膜上に、Ｃｌを高濃度に含むシリコン層（Ｓｉ層）、すなわち、Ｃｌ含有Ｓｉ層を形成することが可能となる。Ｃｌ含有Ｓｉ層は、絶縁膜であるＳｉＯ膜と、後述する半導体膜であるＳｉ膜と、の界面を構成する層となる。Ｃｌ含有Ｓｉ層は、Ｃｌを含有するアモルファス（非晶質）状態のＳｉ層となる。
Ｃｌ含有Ｓｉ層のＣｌ濃度は、例えば、１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下、好ましくは、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上５．０×１０２１ａｔｏｍｓ／ｃｍ３以下とする。
Ｃｌ含有Ｓｉ層の厚さは、ウエハ２００の表面に設けられたＳｉＯ膜、および、後述するＳｉ膜のそれぞれよりも薄いことが好ましい。Ｃｌ含有Ｓｉ層の厚さは、例えば、１モノレイヤー（以下、ＭＬ）以上３０Å（３ｎｍ）以下、好ましくは２．５Å（０．２５ｎｍ）以上３０Å（３ｎｍ）以下、より好ましくは３Å（０．３ｎｍ）以上２０Å（２ｎｍ）以下とする。なお、１ＭＬは単分子層または単原子層を意味する。
Ｃｌ含有Ｓｉ層のＣｌ濃度、および、厚さは、それぞれ、ステップＡ１における処理温度（ウエハ２００の温度）、処理圧力（ウエハ２００が存在する空間の圧力）、クロロシラン系ガスの供給流量、クロロシラン系ガスの供給時間のうち１つ以上により、制御することが可能である。これにより、絶縁膜であるＳｉＯ膜と、後述する半導体膜であるＳｉ膜と、の界面におけるダングリングボンド密度を制御することが可能となる。
また、Ｃｌ含有Ｓｉ層のＣｌ濃度、および、厚さは、それぞれ、ステップＡにおける上述のサイクル数（ｎ回）により、制御することが可能である。これにより、絶縁膜であるＳｉＯ膜と、後述する半導体膜であるＳｉ膜と、の界面におけるダングリングボンド密度を制御することが可能となる。
ステップＡ１における処理条件としては、
クロロシラン系ガス供給流量：０．１～１ｓｌｍ
クロロシラン系ガス供給時間：０．５～２分
処理温度（第１温度）：３５０～４５０℃、好ましくは３５０～４００℃
処理圧力：２７７～１２００Ｐａ（２～９Ｔｏｒｒ）、好ましくは６６７～１２００Ｐａ（５～９Ｔｏｒｒ）
が例示される。
ステップＡ２における処理条件としては、
不活性ガス供給流量：０．５～２０ｓｌｍ
不活性ガス供給時間：１０～３０秒
処理圧力：１～３０Ｐａ
が例示される。他の処理条件は、ステップＡ１における処理条件と同様とすることができる。
なお、本明細書における「３５０～４５０℃」のような数値範囲の表記は、下限値および上限値がその範囲に含まれることを意味する。よって、例えば、「３５０～４５０℃」とは「３５０℃以上４５０℃以下」を意味する。他の数値範囲についても同様である。
第１ガス（クロロシラン系ガス）としては、例えば、モノクロロシラン（ＳｉＨ３Ｃｌ、略称：ＭＣＳ）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２、略称：ＤＣＳ）ガス、トリクロロシラン（ＳｉＨＣｌ３、略称：ＴＣＳ）ガス、テトラクロロシラン（ＳｉＣｌ４、略称：ＳＴＣ）ガス、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）ガス、オクタクロロトリシラン（Ｓｉ３Ｃｌ８、略称：ＯＣＴＳ）ガス等のクロロシラン系ガスを用いることができる。この点は、後述する各ステップや変形例においても同様である。
不活性ガスとしては、窒素（Ｎ２）ガスの他、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、キセノン（Ｘｅ）ガス等の希ガスを用いることができる。この点は、後述する各ステップや変形例においても同様である。
（昇温）
ステップＡが完了した後、すなわち、ＳｉＯ膜上へのＣｌ含有Ｓｉ層の形成が完了した後、処理室２０１内の温度、すなわち、ウエハ２００の温度を、上述の第１温度よりも高い第２温度へ変更させるように、ヒータ２０７の出力を調整する。本ステップを行う際、バルブ２４３ｃ，２４３ｆ，２４３ｇを開き、ノズル２４９ａ～２４９ｃを介して処理室２０１内へ不活性ガスを供給し、排気口２３１ａより排気して、処理室２０１内をパージした状態とする。ウエハ２００の温度が第２温度に到達して安定した後、後述するステップＢを開始する。
（ステップＢ：Ｓｉ膜形成）
ウエハ２００の温度が第２温度に到達し安定した後、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成されたＣｌ含有Ｓｉ層に対してシラン系ガスを供給する。
具体的には、バルブ２４３ｂを開き、ガス供給管２３２ｂ内へシラン系ガスを流す。シラン系ガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気口２３１ａより排気される。このとき、ウエハ２００に対してシラン系ガスが供給される。このとき、バルブ２４３ｃ，２４３ｆ，２４３ｇを開き、ノズル２４９ａ～２４９ｃのそれぞれを介して処理室２０１内へ不活性ガスを供給するようにしてもよい。
後述する処理条件下でウエハ２００に対してシラン系ガスを供給することにより、シラン系ガスを気相中で分解させて、ウエハ２００の表面上、すなわち、ＳｉＯ膜上に形成されたＣｌ含有Ｓｉ層上にＳｉを吸着（堆積）させ、Ｓｉ膜を形成することが可能となる。第２ガスとして、Ｃｌを含まないシラン系ガスを用いることで、ウエハ２００上に形成されるＳｉ膜を、Ｃｌフリーな膜とすることができる。
なお、ステップＢにおいて、Ｃｌ含有Ｓｉ層上に形成されるＳｉ膜は、アモルファス（非晶質）状態のＳｉ膜、または、アモルファスとポリ（多結晶）との混晶状態のＳｉ膜となる。また、このとき、Ｃｌ含有Ｓｉ層の一部がポリ化して、Ｃｌ含有Ｓｉ層が、Ｃｌを含有するアモルファスとポリとの混晶状態のＳｉ層となることもある。
所定の時間が経過した後、バルブ２４３ｂを閉じ、処理室２０１内へのシラン系ガスの供給を停止する。そして、ステップＡ２における処理手順、処理条件と同様の処理手順、処理条件により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
ステップＢにおける処理条件としては、
シラン系ガス供給流量：０．０１～５ｓｌｍ
シラン系ガス供給時間：１～３００分
不活性ガス供給流量（ガス供給管毎）：０～２０ｓｌｍ
処理温度（第２温度）：４５０～５５０℃
処理圧力：３０～４００Ｐａ（１．５～３Ｔｏｒｒ）
が例示される。
第２ガス（シラン系ガス）としては、例えば、モノシラン（ＳｉＨ４）ガス、ジシラン（Ｓｉ２Ｈ６）ガス、トリシラン（Ｓｉ３Ｈ８）ガス、テトラシラン（Ｓｉ４Ｈ１０）ガス、ペンタシラン（Ｓｉ５Ｈ１２）ガス、ヘキサシラン（Ｓｉ６Ｈ１４）ガス等の水素化ケイ素ガスや、テトラキス（ジメチルアミノ）シラン（Ｓｉ［Ｎ（ＣＨ３）２］４、略称：４ＤＭＡＳ）ガス、トリス（ジメチルアミノ）シラン（Ｓｉ［Ｎ（ＣＨ３）２］３Ｈ、略称：３ＤＭＡＳ）ガス、ビス（ジエチルアミノ）シラン（Ｓｉ［Ｎ（Ｃ２Ｈ５）２］２Ｈ２、略称：ＢＤＥＡＳ）ガス、ビス（ターシャリブチルアミノ）シラン（ＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２、略称：ＢＴＢＡＳ）ガス等のアミノシラン系ガスを用いることができる。なお、ステップＢにおいて形成されるＳｉ膜中へのＨ、Ｎ、Ｃ等の不純物の混入抑制等を考慮すると、シラン系ガスとしては、Ｎ及びＣ非含有の水素化ケイ素ガスを用いるのが好ましい。
（昇温）
ステップＢが完了した後、すなわち、Ｃｌ含有Ｓｉ層上へのＳｉ膜の形成が完了した後、処理室２０１内の温度、すなわち、ウエハ２００の温度を、上述の第２温度よりも高い第３温度へ変更させるようにヒータ２０７の出力を調整する。本ステップを行う際、バルブ２４３ｃ，２４３ｆ，２４３ｇを開き、ノズル２４９ａ～２４９ｃを介して処理室２０１内へ不活性ガスを供給し、排気口２３１ａより排気して、処理室２０１内をパージした状態とする。ウエハ２００の温度が第３温度に到達して安定した後、後述するステップＣを開始する。
（ステップＣ：アニール）
ウエハ２００の温度が第３温度に到達し安定した後、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成されたＣｌ含有Ｓｉ層およびＳｉ膜のそれぞれに対して熱処理（アニール）を行う。これにより、Ｃｌ含有Ｓｉ層とＳｉ膜を結晶化（ポリ化）させることができる。すなわち、アモルファス状態またはアモルファスとポリとの混晶状態のＣｌ含有Ｓｉ層とＳｉ膜とを、結晶化させて、ポリ状態のＣｌ含有Ｓｉ層とＳｉ膜に変化させることができる。このステップは、バルブ２４３ｃ，２４３ｆ，２４３ｇを開き、処理室２０１内へ不活性ガスを供給した状態で行ってもよく、また、バルブ２４３ｃ，２４３ｆ，２４３ｇを閉じ、処理室２０１内への不活性ガスの供給を停止した状態で行ってもよい。
ステップＣにおける処理条件としては、
不活性ガス供給流量（各ガス供給管）：０～２０ｓｌｍ
処理温度（第３温度）：５５０～１０００℃、好ましくは６００～８００℃
処理圧力：０．１～１０００００Ｐａ
処理時間：１～３００分
が例示される。
（アフターパージおよび大気圧復帰）
ステップＣが完了した後、すなわち、アニールが完了した後、ノズル２４９ａ～２４９ｃのそれぞれからパージガスとしての不活性ガスを処理室２０１内へ供給し、排気口２３１ａより排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロードおよびウエハディスチャージ）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降され、マニホールド２０９の下端が開口される。そして、処理済のウエハ２００が、ボート２１７に支持された状態でマニホールド２０９の下端から反応管２０３の外部に搬出（ボートアンロード）される。ボートアンロードの後は、シャッタ２１９ｓが移動させられ、マニホールド２０９の下端開口がＯリング２２０ｃを介してシャッタ２１９ｓによりシールされる（シャッタクローズ）。処理済のウエハ２００は、反応管２０３の外部に搬出された後、ボート２１７より取り出される（ウエハディスチャージ）。
（３）本態様による効果
本態様によれば、以下に示す１つ又は複数の効果が得られる。
（ａ）絶縁膜としてのＳｉＯ膜と、半導体膜としてのＳｉ膜と、の界面（以下、Ｓｉ／ＳｉＯ界面）にＣｌ含有Ｓｉ層を形成することで、Ｓｉ／ＳｉＯ界面におけるダングリングボンドをＣｌによって終端させ、その密度を低下させる方向に制御することが可能となる。これにより、Ｓｉ／ＳｉＯ界面における界面準位密度を低減させる方向に制御することができ、半導体装置の電気特性を向上させることが可能となる。
（ｂ）Ｃｌ含有Ｓｉ層のＣｌ濃度を、１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とすることで、上述の効果を適正に高めることが可能となる。また、Ｃｌ含有Ｓｉ層のＣｌ濃度を、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上５．０×１０２１ａｔｏｍｓ／ｃｍ３以下とすることで、上述の効果をより適正に高めることが可能となる。
Ｃｌ含有Ｓｉ層のＣｌ濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３未満とすると、Ｓｉ／ＳｉＯ界面におけるダングリングボンドを十分にＣｌで終端させることができず、界面準位密度を十分に低減させることができないことがある。結果として、半導体装置の電気特性を向上させることができないことがある。Ｃｌ含有Ｓｉ層のＣｌ濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上とすることで、Ｓｉ／ＳｉＯ界面におけるダングリングボンドを十分にＣｌで終端させ、界面準位密度を十分に低減させることができ、半導体装置の電気特性を向上させることが可能となる。Ｃｌ含有Ｓｉ層のＣｌ濃度を３．０×１０２０ａｔｏｍｓ／ｃｍ３以上とすることで、この効果をより高めることが可能となる。
Ｃｌ含有Ｓｉ層のＣｌ濃度を１．０×１０２２ａｔｏｍｓ／ｃｍ３よりも高くすると、Ｓｉ／ＳｉＯ界面におけるダングリングボンド密度に対してＣｌ濃度が過剰となり、Ｃｌがキャリア散乱原因となり、半導体装置の電気特性を劣化させてしまうことがある。Ｃｌ含有Ｓｉ層のＣｌ濃度を１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とすることで、Ｓｉ／ＳｉＯ界面におけるダングリングボンド密度に対してＣｌ濃度が過剰となることを抑制することができ、Ｃｌがキャリア散乱原因となることを抑制し、半導体装置の電気特性の劣化を抑制することが可能となる。Ｃｌ含有Ｓｉ層のＣｌ濃度を５．０×１０２１ａｔｏｍｓ／ｃｍ３以下とすることで、この効果をより高めることが可能となる。
（ｃ）Ｃｌ含有Ｓｉ層の厚さを１ＭＬ以上３０Å以下とすることで、上述の効果を適正に高めることが可能となる。Ｃｌ含有Ｓｉ層の厚さを２．５Å以上３０Å以下とすることで、上述の効果をより適正に高めることが可能となる。Ｃｌ含有Ｓｉ層の厚さを３Å以上２０Å以下とすることで、上述の効果を更に適正に高めることが可能となる。
Ｃｌ含有Ｓｉ層の厚さを１ＭＬ未満とすると、Ｓｉ／ＳｉＯ界面に添加されるＣｌ原子がＳｉ／ＳｉＯ界面におけるダングリングボンドを終端させるのに不十分となり、界面準位密度を十分に低減させることができないことがある。結果として、半導体装置の電気特性を向上させることができないことがある。Ｃｌ含有Ｓｉ層の厚さを１ＭＬ以上とすることで、Ｓｉ／ＳｉＯ界面に添加されるＣｌ原子がＳｉ／ＳｉＯ界面におけるダングリングボンドを終端させるのに十分となり、界面準位密度を十分に低減させることができ、半導体装置の電気特性を向上させることが可能となる。Ｃｌ含有Ｓｉ層の厚さを２．５Å以上とすることで、この効果をより高めることが可能となる。Ｃｌ含有Ｓｉ層の厚さを３Å以上とすることで、この効果を更に高めることが可能となる。
Ｃｌ含有Ｓｉ層の厚さを３０Åよりも厚くすると、Ｃｌ含有Ｓｉ層よりも上層のＳｉ膜にＣｌが拡散しやすくなることがある。また、Ｓｉ／ＳｉＯ界面におけるＣｌ量が過剰となることがある。これらにより、半導体装置の電気特性を劣化させてしまうことがある。Ｃｌ含有Ｓｉ層の厚さを３０Å以下とすることで、Ｃｌ含有Ｓｉ層よりも上層のＳｉ膜へのＣｌの拡散を抑制することができ、Ｓｉ／ＳｉＯ界面においてＣｌ量が過剰となることを抑制することができ、半導体装置の電気特性の劣化を抑制することが可能となる。Ｃｌ含有Ｓｉ層の厚さを２０Å以下とすることで、この効果をより高めることが可能となる。
（ｄ）Ｓｉ／ＳｉＯ界面に、Ｃｌ含有Ｓｉ層という形でＣｌを取り込むようにしており、これにより、Ｓｉ／ＳｉＯ界面だけに、ピンポイントで（局所的に）Ｃｌを添加することが可能となる。これにより、Ｓｉ膜やＳｉＯ膜へのＣｌの拡散、混入を抑制することが可能となり、これらの膜へのＣｌ混入に起因する膜特性の劣化、電気特性の劣化を抑制することが可能となる。
（ｅ）Ｓｉ／ＳｉＯ界面に、Ｃｌ含有Ｓｉ層という形でＣｌを取り込むようにしており、これにより、Ｓｉ／ＳｉＯ界面にＣｌを定着させることが可能となる。これにより、Ｓｉ／ＳｉＯ界面からこの界面に隣接する膜へのＣｌの拡散を抑制することができ、また、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度の均一性を維持することが可能となる。
（ｆ）Ｃｌ含有Ｓｉ層形成において、ステップＡ１，Ａ２を非同時に行うサイクルを所定回数行うことにより、Ｃｌ含有Ｓｉ層のＣｌ濃度および厚さのうち少なくともいずれかを精密に制御することが可能となる。これにより、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度およびＣｌ量のうち少なくともいずれかを精密に制御することが可能となる。
（ｇ）上述の効果は、Ｃｌ含有Ｓｉ層形成において、上述の各種クロロシラン系ガス、上述の各種不活性ガスを用いる場合や、Ｓｉ膜形成において、上述の各種シラン系ガス、上述の各種不活性ガスを用いる場合や、アニールにおいて、上述の各種不活性ガスを用いる場合にも、同様に得ることができる。
（４）変形例
本態様における基板処理シーケンスは、以下に示す変形例のように変更することができる。これらの変形例は、任意に組み合わせることができる。特に説明がない限り、各変形例の各ステップにおける処理手順、処理条件は、上述の処理シーケンスの各ステップにおける処理手順、処理条件と同様とすることができる。
（変形例１）
以下に示す基板処理シーケンスのように、ステップＡでは、ウエハ２００に対して第１ガスとしてクロロシラン系ガスを供給するステップＡ１と、ウエハ２００が存在する空間を不活性ガスでパージしてこの空間に残留するクロロシラン系ガスを除去するステップＡ２と、ウエハ２００に対して第３ガスとして水素化ケイ素ガスを供給するステップＡ３と、ウエハ２００が存在する空間を不活性ガスでパージしてこの空間に残留する水素化ケイ素ガスを除去するステップＡ４と、を非同時に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うようにしてもよい。
（クロロシラン系ガス→不活性ガス→水素化ケイ素ガス→不活性ガス）×ｎ→シラン系ガス→ＡＮＬ
ステップＡ３を行う際には、バルブ２４３ｄを開き、ガス供給管２３２ｄ内へ水素化ケイ素ガスを流す。水素化ケイ素ガスは、ＭＦＣ２４１ｄにより流量調整され、ガス供給管２３２ａ、ノズル２４９ａを介して処理室２０１内へ供給され、排気口２３１ａより排気される。このとき、ウエハ２００に対して水素化ケイ素ガスが供給される。このとき、バルブ２４３ｃ，２４３ｆ，２４３ｇを開き、ノズル２４９ａ～２４９ｃのそれぞれを介して処理室２０１内へ不活性ガスを供給するようにしてもよい。
ステップＡ３における処理条件としては、
水素化ケイ素ガス供給流量：０．１～１ｓｌｍ
水素化ケイ素ガス供給時間：０．５～２分
が例示される。他の処理条件は、ステップＡ１における処理条件と同様とすることができる。第３ガス（水素化ケイ素ガス）としては、第２ガスとして例示した上述の各種水素化ケイ素ガスを用いることができる。
ステップＡ４における処理手順、処理条件は、ステップＡ２における処理手順、処理条件と同様とすることができる。
本変形例によっても、上述の態様と同様の効果が得られる。また、ステップＡ１，Ａ２を行った後、ステップＡ３，Ａ４を行うことにより、Ｃｌ含有Ｓｉ層のＣｌ濃度を低下させる方向に制御することが可能となる。
（変形例２）
以下に示す基板処理シーケンスのように、ステップＡでは、ウエハ２００に対して第１ガスとしてクロロシラン系ガスを供給するステップＡ１と、ウエハ２００が存在する空間を不活性ガスでパージしてこの空間に残留するクロロシラン系ガスを除去するステップＡ２と、ウエハ２００に対して第４ガスとしてＨ含有ガスを供給するステップＡ５と、ウエハ２００が存在する空間を不活性ガスでパージしてこの空間に残留するＨ含有ガスを除去するステップＡ６と、を非同時に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うようにしてもよい。
（クロロシラン系ガス→不活性ガス→Ｈ含有ガス→不活性ガス）×ｎ→シラン系ガス→ＡＮＬ
ステップＡ５を行う際には、バルブ２４３ｅを開き、ガス供給管２３２ｅ内へＨ含有ガスを流す。Ｈ含有ガスは、ＭＦＣ２４１ｄにより流量調整され、ガス供給管２３２ｂ、ノズル２４９ｂを介して処理室２０１内へ供給され、排気口２３１ａより排気される。このとき、ウエハ２００に対してＨ含有ガスが供給される。このとき、バルブ２４３ｃ，２４３ｆ，２４３ｇを開き、ノズル２４９ａ～２４９ｃのそれぞれを介して処理室２０１内へ不活性ガスを供給するようにしてもよい。
ステップＡ５における処理条件としては、
Ｈ含有ガス供給流量：２～１０ｓｌｍ
Ｈ含有ガス供給時間：２～５分
処理圧力：１３３３～１３３３２Ｐａ（１０～１００Ｔｏｒｒ）
が例示される。他の処理条件は、ステップＡ１における処理条件と同様とすることができる。Ｈ含有ガスとしては、例えは水素（Ｈ２）ガスを用いることができる。
ステップＡ６における処理手順、処理条件は、ステップＡ２における処理手順、処理条件と同様とすることができる。
本態様によっても、上述の態様と同様の効果が得られる。また、ステップＡ１，Ａ２を行った後、ステップＡ５を行うことにより、Ｃｌ含有Ｓｉ層のＣｌ濃度を低下させる方向に制御することが可能となる。
＜本開示の他の態様＞
以上、本開示の態様を具体的に説明した。但し、本開示は上述の態様に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の態様では、Ｓｉ膜形成の後にアニールを実施する場合について説明した。しかしながら、以下に示す基板処理シーケンスのように、Ｓｉ膜形成の後、アニールを実施しなくてもよい。これらの場合においても、上述の態様と同様の効果が得られる。
（クロロシラン系ガス→不活性ガス）×ｎ→シラン系ガス
（クロロシラン系ガス→不活性ガス→水素化ケイ素ガス→不活性ガス）×ｎ→シラン系ガス
（クロロシラン系ガス→不活性ガス→Ｈ含有ガス→不活性ガス）×ｎ→シラン系ガス
上述の態様では、Ｃｌ含有半導体層および半導体膜のそれぞれに含まれる半導体元素がＳｉを含む場合について説明した。しかしながら、Ｃｌ含有半導体層および半導体膜に含まれる半導体元素は、Ｓｉを含む場合に限らず、Ｓｉおよびゲルマニウム（Ｇｅ）のうち少なくともいずれかを含んでいてもよい。すなわち、Ｃｌ含有半導体層は、Ｃｌ含有Ｓｉ層、Ｃｌ含有Ｇｅ層、およびＣｌ含有ＳｉＧｅ層のうち少なくともいずれかを含んでいてもよい。また、半導体膜は、Ｓｉ膜、Ｇｅ膜、およびＳｉＧｅ膜のうち少なくともいずれかを含んでいてもよい。これらの場合においても、上述の態様と同様の効果が得られる。
上述の態様では、Ｃｌ含有Ｓｉ層形成からアニールに至る一連のステップを、同一の処理室２０１内で（ｉｎ－ｓｉｔｕで）行う例について説明した。しかしながら、本開示はこのような態様に限定されない。例えば、Ｃｌ含有Ｓｉ層形成からＳｉ膜形成に至る一連のステップを同一の処理室内で行い、その後、アニールを他の処理室内で（ｅｘ－ｓｉｔｕで）行うようにしてもよい。この場合においても上述の態様における効果と同様の効果が得られる。
また例えば、Ｓｉ膜形成とアニールとの間に、Ｓｉ膜以外の膜（シリコン酸化膜やシリコン窒化膜等）を形成する他のステップ（他の成膜）を行うようにしてもよい。この場合、Ｃｌ含有Ｓｉ層形成からアニールに至る一連のステップ、すなわち、他の成膜を含む一連のステップを、同一の処理室（第１処理室）内で行うようにしてもよい。また、Ｃｌ含有Ｓｉ層形成からＳｉ膜形成に至る一連のステップを同一の処理室（第１処理室）内で行い、他の成膜からアニールに至る一連のステップを他の処理室（第２処理室）内で行うようにしてもよい。また、Ｃｌ含有Ｓｉ層形成からＳｉ膜形成に至る一連のステップを同一の処理室（第１処理室）内で行い、他の成膜を他の処理室（第２処理室）内で行い、アニールをさらに他の処理室（第３処理室）内または第１処理室内で行うようにしてもよい。これらの場合においても上述の態様における効果と同様の効果が得られる。
上述の種々の場合において、一連のステップをｉｎ－ｓｉｔｕで行えば、途中、ウエハ２００が大気曝露されることはなく、ウエハ２００を真空下に置いたまま一貫して処理を行うことができ、安定した基板処理を行うことができる。また、一部のステップをｅｘ－ｓｉｔｕで行えば、それぞれの処理室内の温度を例えば各ステップでの処理温度又はそれに近い温度に予め設定しておくことができ、温度調整に要する時間を短縮させ、生産効率を高めることができる。
上述の態様では、ノズル２４９ａ～２４９ｃが隣接（近接）して設けられている例について説明したが、本開示はこのような態様に限定されない。例えば、ノズル２４９ａ，２４９ｃは、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間のうち、ノズル２４９ｂから離れた位置に設けられていてもよい。この場合においても上述の態様における効果と同様の効果が得られる。
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置１２３を介して記憶装置１２１ｃ内に格納しておくことが好ましい。そして、処理を開始する際、ＣＰＵ１２１ａが、記憶装置１２１ｃ内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、１台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置１２２を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の態様では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本開示は上述の態様に限定されず、例えば、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の態様では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本開示は上述の態様に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。
これらの基板処理装置を用いる場合においても、上述の態様や変形例と同様なシーケンス、処理条件にて成膜を行うことができ、これらと同様の効果が得られる。
また、上述の態様や変形例等は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の態様の処理手順、処理条件と同様とすることができる。
図１に示す基板処理装置を用い、図４に示す基板処理シーケンスにより、ウエハの表面に設けられたＳｉＯ膜上に、Ｃｌ含有Ｓｉ層およびＳｉ膜をこの順に形成し、評価サンプルを作製した。各ステップにおける処理手順、処理条件は、上述の態様の各ステップにおける処理手順、処理条件と同様とした。評価サンプルとしては、Ｃｌ含有Ｓｉ層におけるＣｌ濃度を変化させたものを複数準備した。そして、それぞれの評価サンプルにおけるダングリングボンド密度を測定した。
図５に、各評価サンプルの、Ｓｉ膜とＳｉＯ膜との界面（以下、Ｓｉ／ＳｉＯ界面）における、Ｃｌ濃度とダングリングボンド密度との関係、すなわち、ダングリングボンド密度のＳｉ／ＳｉＯ界面におけるＣｌ濃度依存性を示す。図５の横軸はＳｉ／ＳｉＯ界面におけるＣｌ濃度［ａｔｏｍｓ／ｃｍ３］を、縦軸はＳｉ／ＳｉＯ界面におけるダングリングボンド密度［個／ｃｍ３］をそれぞれ示している。図中の●印は各評価サンプルにおけるダングリングボンド密度の測定値をプロットしたものを示している。
図５より、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度が高いほど、ダングリングボンド密度が低下していることが分かる。特に、Ｓｉ／ＳｉＯ界面におけるＣｌ濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上とすることにより、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上とすることにより、ダングリングボンド密度を大幅に低減できることが分かる。
２００ ウエハ（基板）

Claims (25)

  1. （ａ）基板に対して半導体元素および塩素を含む第１ガスを供給し、前記基板の表面に設けられた塩素フリーである絶縁膜上に塩素含有半導体層を形成する工程と、
    （ｂ）前記基板に対して半導体元素を含む第２ガスを供給し、前記塩素含有半導体層上に塩素フリーである半導体膜を形成する工程と、を有し、
    （ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とする基板処理方法。
  2. （ａ）基板に対して半導体元素および塩素を含む第１ガスを供給し、前記基板の表面に設けられた絶縁膜上に塩素含有半導体層を形成する工程と、
    （ｂ）前記基板に対して半導体元素を含む第２ガスを供給し、前記塩素含有半導体層上に半導体膜を形成する工程と、を有し、
    （ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以上１．０×１０ ２２ ａｔｏｍｓ／ｃｍ ３ 以下とし、
    （ａ）では、（ａ１）前記基板に対して前記第１ガスを供給する工程と、（ａ２）前記基板が存在する空間に残留する前記第１ガスを除去する工程と、を含むサイクルを所定回数行う基板処理方法。
  3. （ａ）基板に対して半導体元素および塩素を含む第１ガスを供給し、前記基板の表面に設けられた絶縁膜上に塩素含有半導体層を形成する工程と、
    （ｂ）前記基板に対して半導体元素を含む第２ガスを供給し、前記塩素含有半導体層上に半導体膜を形成する工程と、を有し、
    （ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以上１．０×１０ ２２ ａｔｏｍｓ／ｃｍ ３ 以下とし、
    （ａ）では、（ａ１）前記基板に対して前記第１ガスを供給する工程と、（ａ２）前記基板が存在する空間に残留する前記第１ガスを除去する工程と、（ａ３）前記基板に対して半導体元素および水素を含む第３ガスを供給する工程と、（ａ４）前記基板が存在する空間に残留する前記第３ガスを除去する工程と、を含むサイクルを所定回数行う基板処理方法。
  4. （ａ）において形成する前記塩素含有半導体層の塩素濃度を３．０×１０２０ａｔｏｍｓ／ｃｍ３以上５．０×１０２１ａｔｏｍｓ／ｃｍ３以下とする請求項１～３のいずれか１項に記載の基板処理方法。
  5. （ａ）において形成する前記塩素含有半導体層の厚さを１モノレイヤー以上３０Å以下とする請求項１～３のいずれか１項に記載の基板処理方法。
  6. （ａ）において形成する前記塩素含有半導体層の厚さを２．５Å以上３０Å以下とする請求項１～３のいずれか１項に記載の基板処理方法。
  7. （ａ）において形成する前記塩素含有半導体層の厚さを３Å以上２０Å以下とする請求項１に記載の基板処理方法。
  8. （ａ）における前記基板の温度、前記基板が存在する空間の圧力、前記第１ガスの供給流量、前記第１ガスの供給時間のうち１つ以上により、前記絶縁膜と前記半導体膜との界面における塩素濃度を制御する請求項１～３のいずれか１項に記載の基板処理方法。
  9. （ａ）における前記サイクル数により、前記絶縁膜と前記半導体膜との界面における塩素濃度を制御する請求項２または３に記載の基板処理方法。
  10. （ａ）における前記基板の温度、前記基板が存在する空間の圧力、前記第１ガスの供給流量、前記第１ガスの供給時間のうち１つ以上により、前記絶縁膜と前記半導体膜との界面におけるダングリングボンド密度を制御する請求項１～３のいずれか１項に記載の基板処理方法。
  11. 前記サイクル数により、前記絶縁膜と前記半導体膜との界面におけるダングリングボンド密度を制御する請求項２または３に記載の基板処理方法。
  12. 前記塩素含有半導体層の厚さを、前記絶縁膜および前記半導体膜のそれぞれの厚さよりも薄くする請求項１～３のいずれか１項に記載の基板処理方法。
  13. 前記半導体元素は、シリコンおよびゲルマニウムのうち少なくともいずれかを含む請求項１～３のいずれか１項に記載の基板処理方法。
  14. 前記塩素含有半導体層は、塩素含有シリコン層、塩素含有ゲルマニウム層、および塩素含有シリコンゲルマニウム層のうち少なくともいずれかを含み、
    前記半導体膜は、シリコン膜、ゲルマニウム膜、およびシリコンゲルマニウム膜のうち少なくともいずれかを含む請求項１～３のいずれか１項に記載の基板処理方法。
  15. （ｃ）前記塩素含有半導体層上に前記半導体膜を形成した後の前記基板に対してアニールを行う工程を更に有する請求項１～３のいずれか１項に記載の基板処理方法。
  16. 前記アニールでは、前記塩素含有半導体層と前記半導体膜を結晶化させる請求項１５に記載の基板処理方法。
  17. （ａ）基板に対して半導体元素および塩素を含む第１ガスを供給し、前記基板の表面に設けられた塩素フリーである絶縁膜上に塩素含有半導体層を形成する工程と、
    （ｂ）前記基板に対して半導体元素を含む第２ガスを供給し、前記塩素含有半導体層上に塩素フリーである半導体膜を形成する工程と、を有し、
    （ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とする半導体装置の製造方法。
  18. （ａ）基板に対して半導体元素および塩素を含む第１ガスを供給し、前記基板の表面に設けられた絶縁膜上に塩素含有半導体層を形成する工程と、
    （ｂ）前記基板に対して半導体元素を含む第２ガスを供給し、前記塩素含有半導体層上に半導体膜を形成する工程と、を有し、
    （ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以上１．０×１０ ２２ ａｔｏｍｓ／ｃｍ ３ 以下とし、
    （ａ）では、（ａ１）前記基板に対して前記第１ガスを供給する工程と、（ａ２）前記基板が存在する空間に残留する前記第１ガスを除去する工程と、を含むサイクルを所定回数行う半導体装置の製造方法。
  19. （ａ）基板に対して半導体元素および塩素を含む第１ガスを供給し、前記基板の表面に設けられた絶縁膜上に塩素含有半導体層を形成する工程と、
    （ｂ）前記基板に対して半導体元素を含む第２ガスを供給し、前記塩素含有半導体層上に半導体膜を形成する工程と、を有し、
    （ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以上１．０×１０ ２２ ａｔｏｍｓ／ｃｍ ３ 以下とし、
    （ａ）では、（ａ１）前記基板に対して前記第１ガスを供給する工程と、（ａ２）前記基板が存在する空間に残留する前記第１ガスを除去する工程と、（ａ３）前記基板に対して半導体元素および水素を含む第３ガスを供給する工程と、（ａ４）前記基板が存在する空間に残留する前記第３ガスを除去する工程と、を含むサイクルを所定回数行う半導体装置の製造方法。
  20. 基板に対して半導体元素および塩素を含む第１ガスを供給する第１ガス供給系と、
    基板に対して半導体元素を含む第２ガスを供給する第２ガス供給系と、
    （ａ）基板に対して前記第１ガスを供給し、前記基板の表面に設けられた塩素フリーである絶縁膜上に塩素含有半導体層を形成する処理と、（ｂ）前記基板に対して前記第２ガスを供給し、前記塩素含有半導体層上に塩素フリーである半導体膜を形成する処理と、を行わせ、（ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とするように、前記第１ガス供給系および前記第２ガス供給系を制御することが可能なよう構成される制御部と、
    を有する基板処理装置。
  21. 基板に対して半導体元素および塩素を含む第１ガスを供給する第１ガス供給系と、
    基板に対して半導体元素を含む第２ガスを供給する第２ガス供給系と、
    （ａ）基板に対して前記第１ガスを供給し、前記基板の表面に設けられた絶縁膜上に塩素含有半導体層を形成する処理と、（ｂ）前記基板に対して前記第２ガスを供給し、前記塩素含有半導体層上に半導体膜を形成する処理と、を行わせ、（ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以上１．０×１０ ２２ ａｔｏｍｓ／ｃｍ ３ 以下とし、（ａ）において、（ａ１）前記基板に対して前記第１ガスを供給する処理と、（ａ２）前記基板が存在する空間に残留する前記第１ガスを除去する処理と、を含むサイクルを所定回数行わせるように、前記第１ガス供給系および前記第２ガス供給系を制御することが可能なよう構成される制御部と、
    を有する基板処理装置。
  22. 基板に対して半導体元素および塩素を含む第１ガスを供給する第１ガス供給系と、
    基板に対して半導体元素を含む第２ガスを供給する第２ガス供給系と、
    （ａ）基板に対して前記第１ガスを供給し、前記基板の表面に設けられた絶縁膜上に塩素含有半導体層を形成する処理と、（ｂ）前記基板に対して前記第２ガスを供給し、前記塩素含有半導体層上に半導体膜を形成する処理と、を行わせ、（ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以上１．０×１０ ２２ ａｔｏｍｓ／ｃｍ ３ 以下とし、（ａ）において、（ａ１）前記基板に対して前記第１ガスを供給する処理と、（ａ２）前記基板が存在する空間に残留する前記第１ガスを除去する処理と、（ａ３）前記基板に対して半導体元素および水素を含む第３ガスを供給する処理と、（ａ４）前記基板が存在する空間に残留する前記第３ガスを除去する処理と、を含むサイクルを所定回数行わせるように、前記第１ガス供給系および前記第２ガス供給系を制御することが可能なよう構成される制御部と、
    を有する基板処理装置。
  23. （ａ）基板に対して半導体元素および塩素を含む第１ガスを供給し、前記基板の表面に設けられた塩素フリーである絶縁膜上に塩素含有半導体層を形成する手順と、
    （ｂ）前記基板に対して半導体元素を含む第２ガスを供給し、前記塩素含有半導体層上に塩素フリーである半導体膜を形成する手順と、
    （ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下とする手順と、
    をコンピュータによって基板処理装置に実行させるプログラム。
  24. （ａ）基板に対して半導体元素および塩素を含む第１ガスを供給し、前記基板の表面に設けられた絶縁膜上に塩素含有半導体層を形成する手順と、
    （ｂ）前記基板に対して半導体元素を含む第２ガスを供給し、前記塩素含有半導体層上に半導体膜を形成する手順と、
    （ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以上１．０×１０ ２２ ａｔｏｍｓ／ｃｍ ３ 以下とする手順と、
    （ａ）において、（ａ１）前記基板に対して前記第１ガスを供給する手順と、（ａ２）前記基板が存在する空間に残留する前記第１ガスを除去する手順と、を含むサイクルを所定回数行う手順と、
    をコンピュータによって基板処理装置に実行させるプログラム。
  25. （ａ）基板に対して半導体元素および塩素を含む第１ガスを供給し、前記基板の表面に設けられた絶縁膜上に塩素含有半導体層を形成する手順と、
    （ｂ）前記基板に対して半導体元素を含む第２ガスを供給し、前記塩素含有半導体層上に半導体膜を形成する手順と、
    （ａ）において形成する前記塩素含有半導体層の塩素濃度を１．０×１０ ２０ ａｔｏｍｓ／ｃｍ ３ 以上１．０×１０ ２２ ａｔｏｍｓ／ｃｍ ３ 以下とする手順と、
    （ａ）において、（ａ１）前記基板に対して前記第１ガスを供給する手順と、（ａ２）前記基板が存在する空間に残留する前記第１ガスを除去する手順と、（ａ３）前記基板に対して半導体元素および水素を含む第３ガスを供給する手順と、（ａ４）前記基板が存在する空間に残留する前記第３ガスを除去する手順と、を含むサイクルを所定回数行う手順と、
    をコンピュータによって基板処理装置に実行させるプログラム。
JP2022526993A 2020-05-29 2021-05-21 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム Active JP7361911B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020094304 2020-05-29
JP2020094304 2020-05-29
PCT/JP2021/019395 WO2021241448A1 (ja) 2020-05-29 2021-05-21 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Publications (3)

Publication Number Publication Date
JPWO2021241448A1 JPWO2021241448A1 (ja) 2021-12-02
JPWO2021241448A5 JPWO2021241448A5 (ja) 2023-02-07
JP7361911B2 true JP7361911B2 (ja) 2023-10-16

Family

ID=78744725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022526993A Active JP7361911B2 (ja) 2020-05-29 2021-05-21 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Country Status (6)

Country Link
US (1) US20230098703A1 (ja)
JP (1) JP7361911B2 (ja)
KR (1) KR20230003142A (ja)
CN (1) CN115668454A (ja)
TW (1) TWI834972B (ja)
WO (1) WO2021241448A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352087A (ja) 2000-06-07 2001-12-21 Tokuyama Corp シリコン膜及びその製造方法
JP2012049517A (ja) 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP2013197307A (ja) 2012-03-19 2013-09-30 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
WO2017018271A1 (ja) 2015-07-27 2017-02-02 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126385A (ja) * 1997-07-07 1999-01-29 Toyota Central Res & Dev Lab Inc 多結晶シリコン薄膜の製造方法
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
JP2004022575A (ja) * 2002-06-12 2004-01-22 Sanyo Electric Co Ltd 半導体装置
US7265015B2 (en) * 2005-06-30 2007-09-04 Promos Technologies Inc. Use of chlorine to fabricate trench dielectric in integrated circuits
SG163481A1 (en) * 2009-01-21 2010-08-30 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
JP6125279B2 (ja) 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352087A (ja) 2000-06-07 2001-12-21 Tokuyama Corp シリコン膜及びその製造方法
JP2012049517A (ja) 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP2013197307A (ja) 2012-03-19 2013-09-30 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
WO2017018271A1 (ja) 2015-07-27 2017-02-02 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20230098703A1 (en) 2023-03-30
WO2021241448A1 (ja) 2021-12-02
JPWO2021241448A1 (ja) 2021-12-02
KR20230003142A (ko) 2023-01-05
TW202201490A (zh) 2022-01-01
CN115668454A (zh) 2023-01-31
TWI834972B (zh) 2024-03-11

Similar Documents

Publication Publication Date Title
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7072012B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP7368427B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR102482477B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102401389B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7391064B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
JP7194216B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JP7361911B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2020074455A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7436438B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
WO2022176155A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2024062634A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP7349033B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7398493B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
US20240222117A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2023141566A (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP2023131341A (ja) 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
JP2024042995A (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP2022087143A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20240041928A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2023141908A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、および、プログラム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231003

R150 Certificate of patent or registration of utility model

Ref document number: 7361911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150