CN115668454A - 半导体器件的制造方法、衬底处理方法、衬底处理装置及程序 - Google Patents

半导体器件的制造方法、衬底处理方法、衬底处理装置及程序 Download PDF

Info

Publication number
CN115668454A
CN115668454A CN202180037257.2A CN202180037257A CN115668454A CN 115668454 A CN115668454 A CN 115668454A CN 202180037257 A CN202180037257 A CN 202180037257A CN 115668454 A CN115668454 A CN 115668454A
Authority
CN
China
Prior art keywords
gas
chlorine
substrate
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180037257.2A
Other languages
English (en)
Inventor
高桥正纮
堀田英树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN115668454A publication Critical patent/CN115668454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明具有：(a)向衬底供给包含半导体元素及氯的第一气体，在设置于衬底的表面的绝缘膜上形成含氯半导体层的工序；和(b)向衬底供给包含半导体元素的第二气体，在含氯半导体层上形成半导体膜的工序，将(a)中形成的含氯半导体层的氯浓度设为1.0×1020atoms/cm3以上1.0×1022atoms/cm3以下。

Description

半导体器件的制造方法、衬底处理方法、衬底处理装置及程序
技术领域
本公开文本涉及半导体器件的制造方法、衬底处理方法、衬底处理装置及程序。
背景技术
作为半导体器件的制造工序的一个工序，有时进行在设置于衬底的表面的绝缘膜上形成半导体膜的工序(例如参见专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2014-175320号公报
发明内容
发明所要解决的课题
本公开文本的目的在于提高半导体器件的特性。
用于解决课题的手段
根据本公开文本的一个方式，提供一种技术，其具有：
(a)向衬底供给包含半导体元素及氯的第一气体，在设置于前述衬底的表面的绝缘膜上形成含氯半导体层的工序；和
(b)向前述衬底供给包含半导体元素的第二气体，在前述含氯半导体层上形成半导体膜的工序，
将(a)中形成的前述含氯半导体层的氯浓度设为1.0×1020atoms/cm3以上1.0×1022atoms/cm3以下。
发明效果
根据本公开文本，能够提高半导体器件的特性。
附图说明
[图1]图1为本公开文本的一个方式中适宜使用的衬底处理装置的立式处理炉的概略构成图，且是以纵向剖视图来图示出处理炉部分的图。
[图2]图2为本公开文本的一个方式中适宜使用的衬底处理装置的立式处理炉的概略构成图，且是以图1的A-A线剖视图来示出处理炉部分的图。
[图3]图3为本公开文本的一个方式中适宜使用的衬底处理装置的控制器的概略构成图，且是以框图来示出控制器121的控制系统的图。
[图4]图4为示出本公开文本的一个方式中的衬底处理顺序的图。
[图5]图5为示出本公开文本的一个方式的实施例中氯浓度与悬空键(danglingbond)密度的关系的点图(plot diagram)。
具体实施方式
＜本公开文本的一个方式＞
以下，参考图1～图4对本公开文本的一个方式进行说明。需要说明的是，以下的说明中使用的附图均为示意图，附图中的各要素的尺寸关系、各要素的比率等并非必然与实际一致。另外，在多个附图彼此之间，各要素的尺寸关系、各要素的比率等也并非必然一致。
(1)衬底处理装置的构成
如图1所示，处理炉202具有作为加热机构(温度调节部)的加热器207。加热器207为圆筒形状，通过支承于保持板而被垂直地安装。加热器207也作为利用热使气体活化(激发)的活化机构(激发部)而发挥作用。
在加热器207的内侧，与加热器207呈同心圆状地配设有反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成为上端闭塞、下端开口的圆筒形状。在反应管203的下方，与反应管203呈同心圆状地配设有歧管209。歧管209由例如不锈钢(SUS)等金属材料构成，形成为上端及下端开口的圆筒形状。歧管209的上端部与反应管203的下端部卡合，以支承反应管203的方式构成。在歧管209与反应管203之间，设有作为密封部件的O型圈220a。反应管203与加热器207同样地被垂直安装。主要由反应管203和歧管209构成处理容器(反应容器)。在处理容器的筒中空部形成有处理室201。处理室201以能够收容作为衬底的晶片200的方式构成。在该处理室201内进行对晶片200的处理。
在处理室201内，以贯穿歧管209的侧壁的方式分别设有作为第一供给部～第三供给部的喷嘴249a～249c。也将喷嘴249a～249c分别称为第一喷嘴～第三喷嘴。喷嘴249a～249c由例如石英或SiC等作为耐热性材料的非金属材料构成。在喷嘴249a～249c上分别连接有气体供给管232a～232c。喷嘴249a～249c为各自不同的喷嘴，喷嘴249a，249c的各自与喷嘴249b邻接地设置。
在气体供给管232a～232c上，从气流的上游侧起依次分别设有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a～241c及作为开闭阀的阀243a～243c。在气体供给管232a的较之阀243a靠下游侧，分别连接有气体供给管232d、232f。在气体供给管232b的较之阀243b靠下游侧，分别连接有气体供给管232e、232g。在气体供给管232d～232g上，从气流的上游侧起依次分别设有MFC241d～241g及阀243d～243g。气体供给管232a～232g由例如SUS等金属材料构成。
如图2所示，在反应管203的内壁与晶片200之间的俯视下呈圆环状的空间中，以自反应管203的内壁的下部沿着上部朝向晶片200的排列方向上方竖立的方式，分别设有喷嘴249a～249c。即，在排列有晶片200的晶片排列区域的侧方的、将晶片排列区域水平包围的区域，以沿着晶片排列区域的方式分别设有喷嘴249a～249c。在俯视时，喷嘴249b以夹着被搬入到处理室201内的晶片200的中心而与后文所述的排气口231a在一条直线上对置的方式配置。喷嘴249a，249c以沿着反应管203的内壁(晶片200的外周部)从两侧夹着从喷嘴249b与排气口231a的中心通过的直线L的方式配置。直线L也是从喷嘴249b与晶片200的中心通过的直线。即，喷嘴249c还能够在夹着直线L的情况下设置在与喷嘴249a相反的一侧。喷嘴249a，249c以直线L为对称轴而线对称地配置。在喷嘴249a～249c的侧面分别设有供给气体的气体供给孔250a～250c。气体供给孔250a～250c分别以在俯视时与排气口231a对置(对面)的方式开口，能够朝晶片200供给气体。在反应管203的从下部至上部的范围内，设有多个气体供给孔250a～250c。
从气体供给管232a经由MFC241a、阀243a、喷嘴249a向处理室201内供给例如包含作为构成形成于晶片200上的膜的半导体元素的硅(Si)及氯(Cl)的气体(即氯硅烷系气体)作为第一气体。氯硅烷系气体包含Si与Cl的化学键(Si-Cl键)。
从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给例如包含作为半导体元素的Si的气体(即硅烷系气体)作为第二气体。
从气体供给管232d经由MFC241d、阀243d、气体供给管232a、喷嘴249a向处理室201内供给例如包含作为半导体元素的Si及氢(H)的气体(即氢化硅气体)作为第三气体。
从气体供给管232e经由MFC241e、阀243e、气体供给管232b、喷嘴249b向处理室201内供给例如含H气体作为第四气体。
从气体供给管232c，232f，232g分别经由MFC241c，241f，241g、阀243c，243f，243g、气体供给管232a～232c、喷嘴249a～249c向处理室201内供给非活性气体。非活性气体作为吹扫气体、载气、稀释气体等发挥作用。
主要由气体供给管232a、MFC241a、阀243a构成第一气体供给系统。主要由气体供给管232b、MFC241b、阀243b构成第二气体供给系统。主要由气体供给管232d、MFC241d、阀243d构成第三气体供给系统。主要由气体供给管232e、MFC241e、阀243e构成第四气体供给系统。主要由气体供给管232c，232f，232g、MFC241c，241f，241g、阀243c，243f，243g构成非活性气体供给系统。
上述各种气体供给系统中的任一者或全部的气体供给系统可以构成为集成了阀243a～243g、MFC241a～241g等而成的集成型气体供给系统248。集成型气体供给系统248与气体供给管232a～232g的各自连接，构成为由后述的控制器121来控制各种气体向气体供给管232a～232g内的供给动作、即阀243a～243g的开闭动作、利用MFC241a～241g进行的流量调节动作等。集成型气体供给系统248以一体型或分体型的集成单元的形式构成，构成为能够以集成单元为单位对气体供给管232a～232g等进行拆装，能够以集成单元为单位进行集成型气体供给系统248的维护、更换、增设等。
在反应管203的侧壁下方，设有对处理室201内的气氛进行排气的排气口231a。如图2所示，排气口231a设置在俯视时夹着晶片200而与喷嘴249a～249c(气体供给孔250a～250c)对置(对面)的位置。排气口231a也可以自反应管203的侧壁的下部沿着上部、即沿着晶片排列区域设置。在排气口231a上连接有排气管231。在排气管231上，经由作为对处理室201的压力进行检测的压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto Pressure Controller，自动压力控制器)阀244，连接有作为真空排气装置的真空泵246。APC阀244构成为在使真空泵246工作的状态下使阀开闭，由此能够进行处理室201内的真空排气及真空排气停止，此外，通过在使真空泵246工作的状态下基于由压力传感器245检测到的压力信息调节阀开度，由此能够调节处理室201内的压力。排气系统主要由排气管231、APC阀244、压力传感器245构成。也可考虑将真空泵246包含在排气系统中。
在歧管209的下方，设有能够将歧管209的下端开口气密地闭塞的作为炉口盖体的密封盖219。密封盖219由例如SUS等金属材料构成，形成为圆盘状。在密封盖219的上表面，设有与歧管209的下端抵接的作为密封部件的O型圈220b。在密封盖219的下方，设置有使后述的晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯穿密封盖219而与晶舟217连接。旋转机构267以通过使晶舟217旋转而使晶片200旋转的方式构成。密封盖219以通过设置于反应管203外部的作为升降机构的晶舟升降机115而在垂直方向升降的方式构成。晶舟升降机115构成为通过使密封盖219升降，从而将晶片200向处理室201内搬入及向处理室201外搬出(搬运)的搬运装置(搬运机构)。
在歧管209的下方，设有作为炉口盖体的闸门219s，该闸门219s能够在使密封盖219下降并将晶舟217从处理室201内搬出后的状态下，气密地闭塞歧管209的下端开口。闸门219s由例如SUS等金属材料构成，形成为圆盘状。在闸门219s的上表面，设有与歧管209的下端抵接的作为密封部件的O型圈220c。闸门219s的开闭动作(升降动作、转动动作等)由闸门开闭机构115s控制。
作为衬底支承件的晶舟217以将多张(例如25～200张)晶片200以水平姿态且使中心相互对齐的状态在垂直方向上排列并呈多层地进行支承的方式、即隔开间隔排列的方式构成。晶舟217由例如石英、SiC等耐热性材料构成。晶舟217的下部成多层地支承由例如石英、SiC等耐热性材料构成的隔热板218。
在反应管203内，设置有作为温度检测器的温度传感器263。通过基于由温度传感器263检测到的温度信息来调节向加热器207的通电状态，从而处理室201内的温度成为所期望的温度分布。温度传感器263沿着反应管203的内壁设置。
如图3所示，作为控制部(控制手段)的控制器121以具备CPU(Central ProcessingUnit，中央处理器)121a、RAM(Random Access Memory，随机存取存储器)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线121e与CPU121a进行数据交换。在控制器121上，连接有例如构成为触控面板等的输入输出装置122。另外，在控制器121上，能够连接外部存储装置123。
存储装置121c由例如闪存、HDD(Hard Disk Drive，硬盘驱动器)、SSD(SolidState Drive，固态硬盘)等构成。在存储装置121c内以可读取的方式储存有对衬底处理装置的动作进行控制的控制程序、记载有后述的衬底处理的步骤、条件等的工艺制程等。工艺制程是以使控制器121执行后述的衬底处理中的各步骤并能够获得规定结果的方式组合而成的工艺制程，作为程序发挥功能。以下，也将工艺制程、控制程序等一并简称为程序。另外，也将工艺制程简称为制程。本说明书中，使用程序这一用语的情况包括仅包含制程的情况、仅包含控制程序的情况、或包含这两者的情况。RAM121b构成为暂时保持由CPU121a读取到的程序、数据等的存储区域(工作区)。
I/O端口121d与上述的MFC241a～241g、阀243a～243g、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115、闸门开闭机构115s等连接。
CPU121a以能够从存储装置121c读取并执行控制程序，并根据来自输入输出装置122的操作命令的输入等从存储装置121c读取制程的方式构成。CPU121a构成为能够按照所读取的制程的内容控制以下动作：利用MFC241a～241g进行的各种气体的流量调节动作、阀243a～243g的开闭动作、APC阀244的开闭动作及基于压力传感器245的利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作、利用闸门开闭机构115s进行的闸门219s的开闭动作等。
控制器121能够通过将储存在外部存储装置123中的上述程序安装在计算机中而构成。外部存储装置123包括例如HDD等磁盘、CD等光磁盘、MO等光磁盘、USB存储器、SSD等半导体存储器等。存储装置121c、外部存储装置123以计算机可读取的记录介质的形式构成。以下也将它们一并简称为记录介质。在本说明书中，使用记录介质这一用语的情况包括仅包含存储装置121c的情况、仅包含外部存储装置123的情况或包含这两者的情况。需要说明的是，向计算机提供程序也可以不使用外部存储装置123而使用互联网、专用线路等通信手段进行。
(2)衬底处理工序
针对作为半导体器件的制造工序的一个工序而使用上述衬底处理装置在设置于作为衬底的晶片200的表面的绝缘膜上形成半导体膜的衬底处理顺序的例子，主要使用图4进行说明。以下的说明中，构成衬底处理装置的各部分的动作由控制器121控制。
如图4所示，本方式的衬底处理顺序中，进行下述步骤：
向晶片200供给作为第一气体的氯硅烷系气体，在设置于晶片200的表面的作为绝缘膜的氧化硅膜(SiO膜)上形成作为含氯半导体层的含Cl的Si层的步骤A(形成含Cl的Si层)；和
向晶片200供给作为第二气体的硅烷系气体，在含Cl的Si层上形成作为半导体膜的硅膜(Si膜)的步骤B(形成Si膜)，
将步骤A中形成的含Cl的Si层的Cl浓度设为1.0×1020atoms/cm3以上1.0×1022atoms/cm3以下。
需要说明的是，步骤A中，将非同时地进行下述工序的循环执行规定次数(n次，n为1以上的整数)：向晶片200供给氯硅烷系气体的步骤A1、和用非活性气体对晶片200所存在的空间进行吹扫来除去残留于该空间的氯硅烷系气体的步骤A2。
另外，本方式的衬底处理顺序中，在实施步骤B之后，进一步实施对含Cl的Si层及Si膜进行退火的步骤C(退火)。
本说明书中，为方便起见，有时也如下示出上述的衬底处理顺序。在以下的变形例等的说明中也使用同样的表述。需要说明的是，以下中的“ANL”表示退火。
(氯硅烷系气体→非活性气体)×n→硅烷系气体→ANL
本说明书中，使用“晶片”这一用语的情况包括表示晶片本身的情况和表示晶片与在其表面形成的规定的层、膜的层叠体的情况。本说明书中，使用“晶片的表面”这一用语的情况包括表示晶片本身的表面的情况、表示形成于晶片上的规定的层等的表面的情况。本说明书中，记载为“在晶片上形成规定层”的情况包括表示在晶片本身的表面上直接形成规定层的情况、在晶片上形成的层等之上形成规定层的情况。本说明书中，使用“衬底”这一用语的情况也与使用“晶片”这一用语的情况含义相同。
(晶片填充及晶舟加载)
若多张晶片200被装填(晶片填充)于晶舟217，则利用闸门开闭机构115s使闸门219s移动，使歧管209的下端开口开放(闸门打开)。然后，如图1所示，利用晶舟升降机115将支承有多张晶片200的晶舟217提起，并向处理室201内搬入(晶舟加载)。在该状态下，密封盖219成为借助O型圈220b将歧管209的下端密封的状态。
在晶片200的表面预先形成有SiO膜作为绝缘膜。绝缘膜可以是硅氧氮化膜(SiON膜)。绝缘膜优选为实质上不含Cl的膜、即无Cl膜。
(压力调节及温度调节)
以处理室201内、即晶片200所存在的空间达到所期望的压力(真空度)的方式，利用真空泵246进行真空排气(减压排气)。此时，处理室201内的压力由压力传感器245测定，基于该测得的压力信息对APC阀244进行反馈控制。另外，以处理室201内的晶片200达到所期望的处理温度的方式，利用加热器207进行加热。此时，以使处理室201内达到所期望的温度分布的方式，基于温度传感器263检测到的温度信息，对向加热器207的通电状态进行反馈控制。另外，开始利用旋转机构267进行的晶片200的旋转。处理室201内的排气、晶片200的加热及旋转均至少在直至针对晶片200的处理结束的期间持续进行。
(步骤A：形成含Cl的Si层)
然后，依次执行以下的步骤A1、A2。
[步骤A1]
该步骤中，向处理室201内的晶片200、即设置于晶片200的表面的SiO膜供给氯硅烷系气体。
具体而言，将阀243a打开，向气体供给管232a内流入氯硅烷系气体。氯硅烷系气体由MFC241a进行流量调节，经由喷嘴249a向处理室201内供给，并从排气口231a排气。此时，向晶片200供给氯硅烷系气体。此时，可以将阀243c，243f，243g打开，经由喷嘴249a～249c的各自向处理室201内供给非活性气体。
通过在后述的处理条件下向晶片200供给氯硅烷系气体，能够在Cl键合于Si的状态下，使氯硅烷系气体中所含的Si以吸附(堆积)在设置于晶片200的表面的SiO膜上。即，能够在保持着不切断Si与Cl的化学键(Si-Cl键)的状态下，使氯硅烷系气体中所含的Si吸附于SiO膜上。
[步骤A2]
经过规定的时间之后，将阀243a关闭，停止向处理室201内供给氯硅烷系气体。并且，对处理室201内进行真空排气，将处理室201内残留的气体等从处理室201内排出(吹扫)。此时，将阀243c，243f，243g打开，向处理室201内供给非活性气体。非活性气体作为吹扫气体发挥作用。
[实施规定次数]
通过将交替地、即不同步且非同时地进行上述步骤A1、A2的循环执行规定次数(n次，n为1以上的整数)，能够在设置于晶片200的表面的SiO膜上形成以高浓度包含Cl的硅层(Si层)、即含Cl的Si层。含Cl的Si层成为构成作为绝缘膜的SiO膜与作为后述半导体膜的Si膜的界面的层。含Cl的Si层成为含有Cl的非晶(非晶质)状态的Si层。
含Cl的Si层的Cl浓度例如设为1.0×1020atoms/cm3以上1.0×1022atoms/cm3以下，优选设为3.0×1020atoms/cm3以上5.0×1021atoms/cm3以下。
优选的是，含Cl的Si层的厚度比设置于晶片200的表面的SiO膜、及后述的Si膜的各自薄。含Cl的Si层的厚度例如设为1个单层(以下，ML)以上
Figure BDA0003957194830000111
(3nm)以下，优选设为
Figure BDA0003957194830000115
(0.25nm)以上
Figure BDA0003957194830000113
(3nm)以下，更优选设为
Figure BDA0003957194830000112
(0.3nm)以上
Figure BDA0003957194830000114
(2nm)以下。需要说明的是，1ML是指单分子层或单原子层。
含Cl的Si层的Cl浓度及厚度分别能够通过步骤A1中的处理温度(晶片200的温度)、处理压力(晶片200所存在的空间的压力)、氯硅烷系气体的供给流量、氯硅烷系气体的供给时间之中的一者以上进行控制。由此，能够控制作为绝缘膜的SiO膜与作为后述半导体膜的Si膜的界面中的悬空键密度。
另外，含Cl的Si层的Cl浓度及厚度分别能够通过步骤A中的上述循环数(n次)进行控制。由此，能够控制作为绝缘膜的SiO膜与作为后述半导体膜的Si膜的界面中的悬空键密度。
作为步骤A1中的处理条件，可例示出：
氯硅烷系气体供给流量：0.1～1slm
氯硅烷系气体供给时间：0.5～2分钟
处理温度(第1温度)：350～450℃、优选350～400℃
处理压力：277～1200Pa(2～9Torr)、优选667～1200Pa(5～9Torr)。
作为步骤A2中的处理条件，可例示出：
非活性气体供给流量：0.5～20slm
非活性气体供给时间：10～30秒钟
处理压力：1～30Pa。
其他处理条件能够与步骤A1中的处理条件同样。
需要说明的是，本说明书中的“350～450℃”这样的数值范围的表述是指下限值及上限值包含在其范围内。因此，例如，“350～450℃”是指“350℃以上450℃以下”。关于其他数值范围，也是同样的。
作为第一气体(氯硅烷系气体)，例如能够使用单氯硅烷(SiH3Cl、简称：MCS)气体、二氯硅烷(SiH2Cl2、简称：DCS)气体、三氯硅烷(SiHCl3、简称：TCS)气体、四氯硅烷(SiCl4、简称：STC)气体、六氯二硅烷(Si2Cl6、简称：HCDS)气体、八氯三硅烷(Si3Cl8、简称：OCTS)气体等氯硅烷系气体。这一点在后述的各步骤、变形例中也是同样的。
作为非活性气体，除氮(N2)气体之外，还能够使用氩(Ar)气体、氦(He)气体、氖(Ne)气体、氙(Xe)气体等稀有气体。这一点在后述的各步骤、变形例中也是同样的。
(升温)
步骤A结束后、即在SiO膜上的含Cl的Si层的形成结束后，以使处理室201内的温度、即晶片200的温度变更为比上述第1温度高的第2温度的方式调节加热器207的输出功率。进行本步骤时，将阀243c，243f，243g打开，经由喷嘴249a～249c向处理室201内供给非活性气体，从排气口231a排气，成为对处理室201内进行了吹扫的状态。晶片200的温度到达并稳定在第2温度之后，开始后述的步骤B。
(步骤B：Si膜形成)
晶片200的温度到达第2温度之后，向处理室201内的晶片200、即晶片200上形成的含Cl的Si层供给硅烷系气体。
具体而言，将阀243b打开，向气体供给管232b内流入硅烷系气体。硅烷系气体由MFC241b进行流量调节，经由喷嘴249b向处理室201内供给，从排气口231a排气。此时，向晶片200供给硅烷系气体。此时，可以将阀243c，243f，243g打开，经由喷嘴249a～249c的各自向处理室201内供给非活性气体。
通过在后述的处理条件下向晶片200供给硅烷系气体，从而能够使硅烷系气体在气相中分解，使Si吸附(堆积)于晶片200的表面上、即SiO膜上形成的含Cl的Si层上，形成Si膜。通过使用不含Cl的硅烷系气体作为第二气体，能够将晶片200上形成的Si膜制成无Cl膜。
需要说明的是，步骤B中，含Cl的Si层上形成的Si膜成为非晶(非晶质)状态的Si膜、或非晶与多晶(polycrystal)的混晶状态的Si膜。另外，此时，含Cl的Si层的一部分多晶化，含Cl的Si层也成为含有Cl的非晶与多晶的混晶状态的Si层。
经过规定的时间之后，将阀243b关闭，停止向处理室201内供给硅烷系气体。然后，利用与步骤A2中的处理步骤、处理条件同样的处理步骤、处理条件，将处理室201内残留的气体等从处理室201内排出。
作为步骤B中的处理条件，可例示出：
硅烷系气体供给流量：0.01～5slm
硅烷系气体供给时间：1～300分钟
非活性气体供给流量(每个气体供给管)：0～20slm
处理温度(第2温度)：450～550℃
处理压力：30～400Pa(1.5～3Torr)。
作为第二气体(硅烷系气体)，能够使用例如单硅烷(SiH4)气体、二硅烷(Si2H6)气体、三硅烷(Si3H8)气体、四硅烷(Si4H10)气体、五硅烷(Si5H12)气体、六硅烷(Si6H14)气体等氢化硅气体、四(二甲基氨基)硅烷(Si[N(CH3)2]4、简称：4DMAS)气体、三(二甲基氨基)硅烷(Si[N(CH3)2]3H、简称：3DMAS)气体、双(二乙基氨基)硅烷(Si[N(C2H5)2]2H2、简称：BDEAS)气体、双(叔丁基氨基)硅烷(SiH2[NH(C4H9)]2、简称：BTBAS)气体等氨基硅烷系气体。需要说明的是，若考虑抑制H、N、C等杂质混入步骤B中形成的Si膜中等，则作为硅烷系气体，优选使用不含N及C的氢化硅气体。
(升温)
步骤B结束后、即含Cl的Si层上的Si膜的形成结束后，以使处理室201内的温度、即晶片200的温度变更为比上述第2温度高的第3温度的方式调节加热器207的输出功率。进行本步骤时，将阀243c，243f，243g打开，经由喷嘴249a～249c向处理室201内供给非活性气体，从排气口231a排气，成为对处理室201内进行了吹扫的状态。晶片200的温度到达并稳定在第3温度之后，开始后述的步骤C。
(步骤C：退火)
晶片200的温度到达并稳定在第3温度之后，对处理室201内的晶片200、即晶片200上形成的含Cl的Si层及Si膜的各自进行热处理(退火)。由此，能够使含Cl的Si层与Si膜结晶化(多晶化)。即能够使非晶状态或非晶与多晶的混晶状态的含Cl的Si层与Si膜结晶化，转化成多晶状态的含Cl的Si层和Si膜。该步骤可以在将阀243c，243f，243g打开向处理室201内供给非活性气体的状态下进行，另外也可以在将阀243c，243f，243g关闭而停止向处理室201内供给非活性气体的状态下进行。
作为步骤C中的处理条件，可例示出：
非活性气体供给流量(各气体供给管)：0～20slm
处理温度(第3温度)：550～1000℃、优选600～800℃
处理压力：0.1～100000Pa
处理时间：1～300分钟。
(后吹扫及大气压恢复)
步骤C结束后、即退火结束后，从喷嘴249a～249c的各自向处理室201内供给作为吹扫气体的非活性气体，从排气口231a排气。由此，处理室201内被吹扫，处理室201内残留的气体、反应副产物从处理室201内除去(后吹扫)。然后，处理室201内的气氛被置换成非活性气体(非活性气体置换)，处理室201内的压力恢复为常压(大气压恢复)。
(晶舟卸载及晶片取出)
然后，利用晶舟升降机115使密封盖219下降，歧管209的下端开口。然后，处理完的晶片200在支承于晶舟217的状态下被从歧管209的下端搬出至反应管203的外部(晶舟卸载)。晶舟卸载后，使闸门219s移动，歧管209的下端开口借助O型圈220c由闸门219s密封(闸门关闭)。处理完的晶片200在被搬出至反应管203的外部后，被从晶舟217取出(晶片取出)。
(3)由本方式带来的效果
根据本方式，可获得以下所示的一个或多个效果。
(a)通过在作为绝缘膜的SiO膜与作为半导体膜的Si膜的界面(以下，Si/SiO界面)形成含Cl的Si层，使Si/SiO界面中的悬空键被Cl封端，能够控制在降低其密度的方向。由此，能够控制在降低Si/SiO界面中的界面态密度的方向，能够提高半导体器件的电气特性。
(b)通过将含Cl的Si层的Cl浓度设为1.0×1020atoms/cm3以上1.0×1022atoms/cm3以下，能够恰当地提高上述的效果。另外，通过将含Cl的Si层的Cl浓度设为3.0×1020atoms/cm3以上5.0×1021atoms/cm3以下，能够更恰当地提高上述的效果。
若将含Cl的Si层的Cl浓度设为小于1.0×1020atoms/cm3，则有时无法用Cl使Si/SiO界面中的悬空键充分地封端，无法充分地降低界面态密度。作为结果，有时无法提高半导体器件的电气特性。通过将含Cl的Si层的Cl浓度设为1.0×1020atoms/cm3以上，用Cl使Si/SiO界面中的悬空键充分地封端，能够充分降低界面态密度，能够提高半导体器件的电气特性。通过将含Cl的Si层的Cl浓度设为3.0×1020atoms/cm3以上，能够进一步提高该效果。
若含Cl的Si层的Cl浓度高于1.0×1022atoms/cm3，则Cl浓度相对于Si/SiO界面中的悬空键密度而言变得过量，Cl成为载流子散射的原因，有时会使半导体器件的电气特性变差。通过将含Cl的Si层的Cl浓度设为1.0×1022atoms/cm3以下，能够抑制Cl浓度相对于Si/SiO界面中的悬空键密度而言变得过量，抑制Cl成为载流子散射的原因，能够抑制半导体器件的电气特性的劣化。通过将含Cl的Si层的Cl浓度设为5.0×1021atoms/cm3以下，能够进一步提高该效果。
(c)通过将含Cl的Si层的厚度设为1ML以上
Figure BDA0003957194830000151
以下，能够恰当地提高上述的效果。通过将含Cl的Si层的厚度设为
Figure BDA0003957194830000161
以上
Figure BDA0003957194830000162
以下，能够更恰当地提高上述的效果。通过将含Cl的Si层的厚度设为
Figure BDA0003957194830000163
以上
Figure BDA0003957194830000164
以下，能够进一步恰当地提高上述效果。
若含Cl的Si层的厚度小于1ML，则Si/SiO界面中所添加的Cl原子对封端Si/SiO界面中的悬空键而言并不充分，无法充分地降低界面态密度。作为结果，有时无法提高半导体器件的电气特性。通过将含Cl的Si层的厚度设为1ML以上，Si/SiO界面中所添加的Cl原子对封端Si/SiO界面中的悬空键而言是充分的，能够充分降低界面态密度，能够提高半导体器件的电气特性。通过将含Cl的Si层的厚度设为
Figure BDA0003957194830000165
以上，能够进一步提高该效果。通过将含Cl的Si层的厚度设为
Figure BDA0003957194830000166
以上，能够进一步提高该效果。
若含Cl的Si层的厚度比
Figure BDA0003957194830000167
厚，则Cl从含Cl的Si层扩散至上层的Si膜，有时会变薄。另外，有时Si/SiO界面中的Cl量变得过量。由此，有时会使半导体器件的电气特性变差。通过将含Cl的Si层的厚度设为
Figure BDA0003957194830000168
以下，能够抑制Cl从含Cl的Si层向上层的Si膜扩散，能够抑制Si/SiO界面中Cl量变得过量，能够抑制半导体器件的电气特性的劣化。通过将含Cl的Si层的厚度设为
Figure BDA0003957194830000169
以下，能够进一步提高该效果。
(d)将Cl以含Cl的Si层这样的形态组入Si/SiO界面中，由此，能够仅在Si/SiO界面中精确地(局部地)添加Cl。由此，能够抑制Cl向Si膜、SiO膜的扩散、混入，能够抑制Cl向这些膜混入而导致的膜特性的劣化、电气特性的劣化。
(e)将Cl以含Cl的Si层这样的形态组入Si/SiO界面中，由此，能够使Cl固定于Si/SiO界面。由此，能够抑制Cl从Si/SiO界面扩散至与该界面邻接的膜，另外，能够维持Si/SiO界面中的Cl浓度的均一性。
(f)含Cl的Si层形成中，通过将非同时地进行步骤A1、A2的循环执行规定次数，能够精密地控制含Cl的Si层的Cl浓度及厚度中的至少任一者。由此，能够精密地控制Si/SiO界面中的Cl浓度及Cl量中的至少任一者。
(g)在含Cl的Si层形成中使用上述各种氯硅烷系气体、上述各种非活性气体的情况下、在Si膜形成中使用上述各种硅烷系气体、上述各种非活性气体的情况下、在退火中使用上述各种非活性气体的情下，也能够同样得到上述效果。
(4)变形例
本方式中的衬底处理顺序能够如以下示出的变形例那样进行变更。这些变形例能够任意地组合。除非特别说明，各变形例的各步骤中的处理步骤、处理条件能够与上述处理顺序的各步骤中的处理步骤、处理条件同样。
(变形例1)
如以下示出的衬底处理顺序那样，在步骤A中，也可以将非同时地进行下述工序的循环执行规定次数(n次，n为1以上的整数)：向晶片200供给氯硅烷系气体作为第一气体的步骤A1；用非活性气体对晶片200所存在的空间进行吹扫来除去残留于该空间的氯硅烷系气体的步骤A2；向晶片200供给氢化硅气体作为第三气体的步骤A3；和用非活性气体对晶片200所存在的空间进行吹扫来除去残留于该空间的氢化硅气体的步骤A4。
(氯硅烷系气体→非活性气体→氢化硅气体→非活性气体)×n→硅烷系气体→ANL
进行步骤A3时，将阀243d打开，向气体供给管232d内流入氢化硅气体。氢化硅气体由MFC241d进行流量调节，经由气体供给管232a、喷嘴249a向处理室201内供给，并从排气口231a排气。此时，向晶片200供给氢化硅气体。此时，可以将阀243c，243f，243g打开，经由喷嘴249a～249c的各自向处理室201内供给非活性气体。
作为步骤A3中的处理条件，可例示出：
氢化硅气体供给流量：0.1～1slm
氢化硅气体供给时间：0.5～2分钟。
其他处理条件能够与步骤A1中的处理条件同样。作为第三气体(氢化硅气体)，能够使用作为第二气体而进行了例示的上述各种氢化硅气体。
步骤A4中的处理步骤、处理条件能够与步骤A2中的处理步骤、处理条件同样。
通过本变形例也可得到与上述方式同样的效果。另外，通过在进行步骤A1、A2之后进行步骤A3、A4，能够控制在使含Cl的Si层的Cl浓度降低的方向。
(变形例2)
如以下示出的衬底处理顺序那样，在步骤A中，也可以将非同时地进行下述工序的循环执行规定次数(n次，n为1以上的整数)：向晶片200供给氯硅烷系气体作为第一气体的步骤A1；用非活性气体对晶片200所存在的空间进行吹扫来除去残留于该空间的氯硅烷系气体的步骤A2；向晶片200供给含H气体作为第四气体的步骤A5；和用非活性气体对晶片200所存在的空间进行吹扫来除去残留于该空间的含H气体的步骤A6。
(氯硅烷系气体→非活性气体→含H气体→非活性气体)×n→硅烷系气体→ANL
进行步骤A5时，将阀243e打开，向气体供给管232e内流入含H气体。含H气体由MFC241d进行流量调节，经由气体供给管232b、喷嘴249b向处理室201内供给，从排气口231a排气。此时，向晶片200供给含H气体。此时，可以将阀243c，243f，243g打开，经由喷嘴249a～249c的各自向处理室201内供给非活性气体。
作为步骤A5中的处理条件，可例示出：
含H气体供给流量：2～10slm
含H气体供给时间：2～5分钟
处理压力：1333～13332Pa(10～100Torr)
其他处理条件能够与步骤A1中的处理条件同样。作为含H气体，例如能够使用氢(H2)气体。
步骤A6中的处理步骤、处理条件能够与步骤A2中的处理步骤、处理条件同样。
根据本方式也可得到与上述方式同样的效果。另外，通过在进行步骤A1、A2之后进行步骤A5，能够控制在使含Cl的Si层的Cl浓度降低的方向。
＜本公开文本的其他方式＞
以上，对本公开文本的方式进行了具体说明。然而，本公开文本并不限于上述方式，可在不脱离其要旨的范围内进行各种变更。
上述方式中，对在形成Si膜之后实施退火的情况进行了说明。然而，也可以如以下示出的衬底处理顺序那样在形成Si膜之后不实施退火。这些情况也可得到与上述方式同样的效果。
(氯硅烷系气体→非活性气体)×n→硅烷系气体
(氯硅烷系气体→非活性气体→氢化硅气体→非活性气体)×n→硅烷系气体
(氯硅烷系气体→非活性气体→含H气体→非活性气体)×n→硅烷系气体
上述方式中，对含Cl半导体层及半导体膜的各自中所含的半导体元素包含Si的情况进行了说明。然而，含Cl半导体层及半导体膜中所含的半导体元素不限于包含Si的情况，可以包含Si及锗(Ge)中的至少任一者。即，含Cl半导体层可以包含含Cl的Si层、含Cl的Ge层、及含Cl的SiGe层中的至少任一者。另外，半导体膜可以包含Si膜、Ge膜、及SiGe膜中的至少任一者。这些情况也可得到与上述方式同样的效果。
上述方式中，对在同一处理室201内(在原位)进行从形成含Cl的Si层直至退火的一系列步骤的例子进行了说明。然而，本公开文本并不限于这样的方式。例如也可以在同一处理室内进行从形成含Cl的Si层直至形成Si膜的一系列步骤，然后在其他处理室内(在非原位)进行退火。该情况也可得到与上述方式中的效果同样的效果。
另外，例如也可以在形成Si膜与退火之间进行形成Si膜之外的膜(氧化硅膜、氮化硅膜等)的其他步骤(其他成膜)。该情况下，可以在同一处理室(第一处理室)内进行从形成含Cl的Si层直至退火的一系列步骤、即包括其他成膜的一系列步骤。另外，也可以在同一处理室(第一处理室)内进行从形成含Cl的Si层直至形成Si膜的一系列步骤，在其他处理室(第二处理室)内进行从其他成膜直至退火的一系列步骤。另外，还可以在同一处理室(第一处理室)内进行从形成含Cl的Si层直至形成Si膜的一系列步骤，在其他处理室(第二处理室)内进行其他成膜，在另外的其他处理室(第三处理室)内或第一处理室内进行退火。这些情况也可得到与上述方式中的效果同样的效果。
上述各种情况中，若在原位进行一系列步骤，则中途，晶片200不会暴露在大气下，能够以晶片200置于真空下的状态而始终如一地进行处理。能够进行稳定的衬底处理。另外，若在非原位进行一部分步骤，则能够将各自的处理室内的温度预先设定为例如各步骤中的处理温度或与之接近的温度，能够缩短温度调节所需的时间，提高生产效率。
上述方式中，对喷嘴249a～249c邻接(接近)地设置的例子进行了说明，但本公开文本并不限于这样的方式。例如喷嘴249a，249c也可以设置在反应管203的内壁与晶片200之间的俯视下呈圆环状的空间之中远离喷嘴249b的位置。该情况也可得到与上述方式中的效果同样的效果。
衬底处理中使用的制程根据处理内容而单独准备，预先经由电通信线路、外部存储装置123而储存在存储装置121c内是优选的。并且，在开始处理时，CPU121a根据衬底处理的内容从储存于存储装置121c内的多个制程中适当选择合适的制程是优选的。由此，能够在1台衬底处理装置中再现性良好地形成各种膜种、组成比、膜质、膜厚的膜。另外，能够减轻操作者的负担，避免操作失误，并且能够迅速地开始各处理。
上述制程不限于新制作的情况，例如，也可以通过变更已安装在衬底处理装置中的现有制程来准备。在变更制程的情况下，也可以将变更后的制程经由电通信线路、记录有该制程的记录介质而安装在衬底处理装置中。另外，也可以对现有衬底处理装置所具备的输入输出装置122进行操作，直接对已安装在衬底处理装置中的现有制程进行变更。
上述方式中，对使用一次处理多张衬底的分批式衬底处理装置来形成膜的例子进行了说明。本公开文本不限定于上述方式，例如在使用一次处理一张或几张衬底的单片式衬底处理装置形成膜的情况下，也能够合适地应用。另外，上述方式中，对使用具有热壁型处理炉的衬底处理装置来形成膜的例子进行了说明。本公开文本不限定于上述方式，在使用具有冷壁型处理炉的衬底处理装置来形成膜的情况下，也能够合适地应用。
在使用这些衬底处理装置的情况下，也能够在与上述方式、变形例同样的顺序、处理条件下进行成膜，并可得到与它们同样的效果。
另外，上述方式、变形例等可以适当组合而使用。此时的处理步骤、处理条件例如能够与上述方式的处理步骤、处理条件同样。
实施例
使用图1所示的衬底处理装置，利用图4所示的衬底处理顺序，在设置于晶片的表面的SiO膜上依次形成含Cl的Si层、及Si膜，制作评价样品。各步骤中的处理步骤、处理条件设为与上述方式的各步骤中的处理步骤、处理条件同样。作为评价样品，准备多个使含Cl的Si层中的Cl浓度经变化过的样品。并且，测定各个评价样品中的悬空键密度。
图5中示出各评价样品的Si膜与SiO膜的界面(以下，Si/SiO界面)中的、Cl浓度与悬空键密度的关系、即悬空键密度的Si/SiO界面中的Cl浓度依赖性。图5的横轴表示Si/SiO界面中的Cl浓度[atoms/cm3]，纵轴表示Si/SiO界面中的悬空键密度[个/cm3]。图中的●标记示出将各评价样品中的悬空键密度的测定值进行绘制而得的结果。
根据图5可知，Si/SiO界面中的Cl浓度越高，悬空键密度越降低。尤其，通过将Si/SiO界面中的Cl浓度设为1.0×1020atoms/cm3以上，优选设为3.0×1020atoms/cm3以上，能够大幅降低悬空键密度。
附图标记说明
200 晶片(衬底)

Claims (20)

1.半导体器件的制造方法，其具有：
(a)向衬底供给包含半导体元素及氯的第一气体，在设置于所述衬底的表面的绝缘膜上形成含氯半导体层的工序；和
(b)向所述衬底供给包含半导体元素的第二气体，在所述含氯半导体层上形成半导体膜的工序，
将(a)中形成的所述含氯半导体层的氯浓度设为1.0×1020atoms/cm3以上1.0×1022atoms/cm3以下。
2.如权利要求1所述的半导体器件的制造方法，其中，将(a)中形成的所述含氯半导体层的氯浓度设为3.0×1020atoms/cm3以上5.0×1021atoms/cm3以下。
3.如权利要求1所述的半导体器件的制造方法，其中，将(a)中形成的所述含氯半导体层的厚度设为1个单层以上
Figure FDA0003957194820000011
以下。
4.如权利要求1所述的半导体器件的制造方法，其中，将(a)中形成的所述含氯半导体层的厚度设为
Figure FDA0003957194820000012
以上
Figure FDA0003957194820000013
以下。
5.如权利要求1所述的半导体器件的制造方法，其中，将(a)中形成的所述含氯半导体层的厚度设为
Figure FDA0003957194820000014
以上
Figure FDA0003957194820000015
以下。
6.如权利要求1所述的半导体器件的制造方法，其中，(a)中，将非同时地进行下述工序的循环执行规定次数：(a1)向所述衬底供给所述第一气体的工序；和(a2)将残留于所述衬底所存在的空间的所述第一气体除去的工序。
7.如权利要求1所述的半导体器件的制造方法，其中，(a)中，将非同时地进行下述工序的循环执行规定次数：(a1)向所述衬底供给所述第一气体的工序；(a2)将残留于所述衬底所存在的空间的所述第一气体除去的工序；(a3)向所述衬底供给包含半导体元素及氢的第三气体的工序；和(a4)将残留于所述衬底所存在的空间的所述第三气体除去的工序。
8.如权利要求6或7所述的半导体器件的制造方法，其中，通过(a)中的所述衬底的温度、所述衬底所存在的空间的压力、所述第一气体的供给流量、所述第一气体的供给时间中的一者以上，对所述绝缘膜与所述半导体膜的界面中的氯浓度进行控制。
9.如权利要求6或7所述的半导体器件的制造方法，其中，通过(a)中的所述循环数，对所述绝缘膜与所述半导体膜的界面中的氯浓度进行控制。
10.如权利要求6或7所述的半导体器件的制造方法，其中，通过(a)中的所述衬底的温度、所述衬底所存在的空间的压力、所述第一气体的供给流量、所述第一气体的供给时间中的一者以上，对所述绝缘膜与所述半导体膜的界面中的悬空键密度进行控制。
11.如权利要求6或7所述的半导体器件的制造方法，其中，通过所述循环数，对所述绝缘膜与所述半导体膜的界面中的悬空键密度进行控制。
12.如权利要求1所述的半导体器件的制造方法，其中，使所述含氯半导体层的厚度比所述绝缘膜及所述半导体膜各自的厚度薄。
13.如权利要求1所述的半导体器件的制造方法，其中，所述绝缘膜及所述半导体膜各自无氯。
14.如权利要求1所述的半导体器件的制造方法，其中，所述半导体元素包含硅及锗中的至少任一者。
15.如权利要求1所述的半导体器件的制造方法，其中，所述含氯半导体层包含含氯的硅层、含氯的锗层、及含氯的硅锗层中的至少任一者，
所述半导体膜包含硅膜、锗膜、及硅锗膜中的至少任一者。
16.如权利要求1所述的半导体器件的制造方法，其还具有：(c)对在所述含氯半导体层上形成所述半导体膜之后的所述衬底进行退火的工序。
17.如权利要求16所述的半导体器件的制造方法，其中，在所述退火中，使所述含氯半导体层与所述半导体膜结晶化。
18.衬底处理方法，其具有：
(a)向衬底供给包含半导体元素及氯的第一气体，在设置于所述衬底的表面的绝缘膜上形成含氯半导体层的工序；和
(b)向所述衬底供给包含半导体元素的第二气体，在所述含氯半导体层上形成半导体膜的工序，
将(a)中形成的所述含氯半导体层的氯浓度设为1.0×1020atoms/cm3以上1.0×1022atoms/cm3以下。
19.衬底处理装置，其具有：
处理室，其供衬底被处理；
第一气体供给系统，其向所述处理室内的衬底供给包含半导体元素及氯的第一气体；
第二气体供给系统，其向所述处理室内的衬底供给包含半导体元素的第二气体；和
控制部，其构成为能够以在所述处理室内进行下述处理，而将(a)中形成的所述含氯半导体层的氯浓度设为1.0×1020atoms/cm3以上1.0×1022atoms/cm3以下的方式，对所述第一气体供给系统及所述第二气体供给系统进行控制：
(a)向衬底供给所述第一气体，在设置于所述衬底的表面的绝缘膜上形成含氯半导体层的处理；和
(b)向所述衬底供给所述第二气体，在所述含氯半导体层上形成半导体膜的处理。
20.程序，其利用计算机使衬底处理装置在所述衬底处理装置的处理室内执行下述步骤：
(a)向衬底供给包含半导体元素及氯的第一气体，在设置于所述衬底的表面的绝缘膜上形成含氯半导体层的步骤；
(b)向所述衬底供给包含半导体元素的第二气体，在所述含氯半导体层上形成半导体膜的步骤；和
将(a)中形成的所述含氯半导体层的氯浓度设为1.0×1020atoms/cm3以上1.0×1022atoms/cm3以下的步骤。
CN202180037257.2A 2020-05-29 2021-05-21 半导体器件的制造方法、衬底处理方法、衬底处理装置及程序 Pending CN115668454A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-094304 2020-05-29
JP2020094304 2020-05-29
PCT/JP2021/019395 WO2021241448A1 (ja) 2020-05-29 2021-05-21 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Publications (1)

Publication Number Publication Date
CN115668454A true CN115668454A (zh) 2023-01-31

Family

ID=78744725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180037257.2A Pending CN115668454A (zh) 2020-05-29 2021-05-21 半导体器件的制造方法、衬底处理方法、衬底处理装置及程序

Country Status (5)

Country Link
US (1) US20230098703A1 (zh)
JP (1) JP7361911B2 (zh)
KR (1) KR20230003142A (zh)
CN (1) CN115668454A (zh)
WO (1) WO2021241448A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126385A (ja) * 1997-07-07 1999-01-29 Toyota Central Res & Dev Lab Inc 多結晶シリコン薄膜の製造方法
JP2001352087A (ja) * 2000-06-07 2001-12-21 Tokuyama Corp シリコン膜及びその製造方法
US8916425B2 (en) * 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5815443B2 (ja) * 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP6125279B2 (ja) 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20180219097A1 (en) * 2015-07-27 2018-08-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
JP7361911B2 (ja) 2023-10-16
TW202201490A (zh) 2022-01-01
WO2021241448A1 (ja) 2021-12-02
JPWO2021241448A1 (zh) 2021-12-02
KR20230003142A (ko) 2023-01-05
US20230098703A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN109786213B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP7072012B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP2023178365A (ja) 処理方法、半導体装置の製造方法、処理装置、およびプログラム
KR20230006435A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102401389B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US20220301851A1 (en) Method of manufacturing semiconductor device, substrate processing method, recording medium, and substrate processing apparatus
CN115116825A (zh) 半导体器件的制造方法、衬底处理方法、衬底处理系统及记录介质
CN115668454A (zh) 半导体器件的制造方法、衬底处理方法、衬底处理装置及程序
TWI834972B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
WO2022176155A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7436438B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
TWI831204B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
WO2024062634A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
CN113113284B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP7461396B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP7274039B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN117766373A (zh) 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置
TW202235658A (zh) 半導體裝置之製造方法、基板處理裝置、基板處理方法及程式
CN113451110A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN116798852A (zh) 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination