TW202201490A - 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 - Google Patents

半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 Download PDF

Info

Publication number
TW202201490A
TW202201490A TW110118362A TW110118362A TW202201490A TW 202201490 A TW202201490 A TW 202201490A TW 110118362 A TW110118362 A TW 110118362A TW 110118362 A TW110118362 A TW 110118362A TW 202201490 A TW202201490 A TW 202201490A
Authority
TW
Taiwan
Prior art keywords
gas
chlorine
substrate
semiconductor
film
Prior art date
Application number
TW110118362A
Other languages
English (en)
Other versions
TWI834972B (zh
Inventor
高橋正紘
堀田英樹
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW202201490A publication Critical patent/TW202201490A/zh
Application granted granted Critical
Publication of TWI834972B publication Critical patent/TWI834972B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明之課題在於提高半導體裝置之特性。 本發明具有如下步驟：(a)對基板供給包含半導體元素及氯之第1氣體，於設置於基板之表面之絕緣膜上形成含氯半導體層的步驟；以及(b)對基板供給包含半導體元素之第2氣體，於含氯半導體層上形成半導體膜的步驟；使於(a)中形成之上述含氯半導體層之氯濃度為1.0×102 0 atoms/cm3 以上且1.0×1022 atoms/cm3 以下。

Description

半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
本發明係關於一種半導體裝置之製造方法、基板處理裝置、及程式。
作為半導體裝置之製造步驟之一步驟，有時進行於設置於基板之表面之絕緣膜上形成半導體膜之步驟(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2014-175320號公報
(發明所欲解決之問題)
本發明之目的在於提高半導體裝置之特性。 (解決問題之技術手段)
根據本發明之一態樣，提供一種技術，其具有如下步驟： (a)對基板供給包含半導體元素及氯之第1氣體，於設置於上述基板之表面之絕緣膜上形成含氯半導體層的步驟；以及 (b)對上述基板供給包含半導體元素之第2氣體，於上述含氯半導體層上形成半導體膜的步驟； 使於(a)中形成之上述含氯半導體層之氯濃度為1.0×102 0 atoms/cm3 以上且1.0×1022 atoms/cm3 以下。 (對照先前技術之功效)
根據本發明，能夠提高半導體裝置之特性。
＜本發明之一態樣＞ 以下，對本發明之一態樣，參照圖1～圖4並進行說明。
(1)基板處理裝置之構成 如圖1所示，處理爐202具有作為加熱機構(溫度調整部)之加熱器207。加熱器207係圓筒形狀，且藉由被支撐於保持板而垂直地安裝。加熱器207亦作為使氣體利用熱而活化(激發)之活化機構(激發部)而發揮功能。
於加熱器207之內側，與加熱器207呈同心圓狀地配設有反應管203。反應管203例如由石英(SiO2 )或碳化矽(SiC)等耐熱性材料構成，且形成為上端封閉而下端開口之圓筒形狀。於反應管203之下方，與反應管203呈同心圓狀地配設有歧管209。歧管209例如由不鏽鋼(SUS)等金屬材料構成，且形成為上端及下端開口之圓筒形狀。歧管209之上端部構成為接合於反應管203之下端部，且支撐反應管203。於歧管209與反應管203之間，設置有作為密封構件之O形環220a。反應管203與加熱器207同樣垂直地安裝。主要由反應管203與歧管209構成處理容器(反應容器)。於處理容器之筒中空部形成處理室201。處理室201構成為能夠收容作為基板之晶圓200。於該處理室201內對晶圓200進行處理。
於處理室201內，作為第1～第3供給部之噴嘴249a～249c以貫通歧管209之側壁之方式分別設置。亦將噴嘴249a～249c稱為第1～第3噴嘴。噴嘴249a～249c例如由石英或SiC等耐熱性材料即非金屬材料構成。於噴嘴249a～249c分別連接有氣體供給管232a～232c。噴嘴249a～249c係分別不同之噴嘴，噴嘴249a、249c各者與噴嘴249b相鄰地設置。
於氣體供給管232a～232c，自氣體流之上游側起依序分別設置有作為流量控制器(流量控制部)之質量流量控制器(MFC)241a～241c及作為開閉閥之閥243a～243c。於氣體供給管232a之較閥243a靠下游側，分別連接有氣體供給管232d、232f。於氣體供給管232b之較閥243b靠下游側，分別連接有氣體供給管232e、232g。於氣體供給管232d～232g，自氣體流之上游側起依序分別設置有MFC 241d～241g及閥243d～243g。氣體供給管232a～232g例如由SUS等金屬材料構成。
如圖2所示，噴嘴249a～249c以如下方式分別設置，即，於反應管203之內壁與晶圓200之間之俯視時為圓環狀之空間，自反應管203之內壁之下部沿著上部，朝向晶圓200之排列方向上方而立起。即，噴嘴249a～249c以於排列晶圓200之晶圓排列區域之側方而水平地包圍晶圓排列區域之區域，沿著晶圓排列區域之方式分別設置。於俯視時，噴嘴249b以隔著搬入至處理室201內之晶圓200之中心而與下述排氣口231a於一直線上對向之方式配置。噴嘴249a、249c以沿著反應管203之內壁(晶圓200之外周部)自兩側夾著通過噴嘴249b與排氣口231a之中心之直線L的方式配置。直線L亦為通過噴嘴249b與晶圓200之中心之直線。即，噴嘴249c亦可隔著直線L而設置於與噴嘴249a相反之側。噴嘴249a、249c以直線L作為對稱軸而線對稱地配置。於噴嘴249a～249c之側面，分別設置有供給氣體之氣體供給孔250a～250c。氣體供給孔250a～250c分別以於俯視時與排氣口231a對向(面對)之方式開口，且能夠朝向晶圓200供給氣體。氣體供給孔250a～250c自反應管203之下部遍及上部設置有複數個。
自氣體供給管232a，例如，將包含構成於晶圓200上形成之膜之半導體元素即矽(Si)及氯(Cl)的氣體，即，將氯矽烷系氣體作為第1氣體，經由MFC 241a、閥243a、噴嘴249a而向處理室201內供給。氯矽烷系氣體包含Si與Cl之化學鍵(Si-Cl鍵)。
自氣體供給管232b，例如，將包含作為半導體元素之Si之氣體即矽烷系氣體作為第2氣體，經由MFC 241b、閥243b、噴嘴249b而向處理室201內供給。
自氣體供給管232d，例如，將包含作為半導體元素之Si及氫(H)之氣體，即氫化矽氣體作為第3氣體，經由MFC 241d、閥243d、氣體供給管232a、噴嘴249a而向處理室201內供給。
自氣體供給管232e，例如，將含H氣體作為第4氣體，經由MFC 241e、閥243e、氣體供給管232b、噴嘴249b而向處理室201內供給。
自氣體供給管232c、232f、232g將惰性氣體分別經由MFC 241c、241f、241g、閥243c、243f、243g、氣體供給管232a～232c、噴嘴249a～249c而向處理室201內供給。惰性氣體作為沖洗氣體、載氣、稀釋氣體等而起作用。
主要由氣體供給管232a、MFC 241a、閥243a而構成第1氣體供給系統。主要由氣體供給管232b、MFC 241b、閥243b而構成第2氣體供給系統。主要由氣體供給管232d、MFC 241d、閥243d而構成第3氣體供給系統。主要由氣體供給管232e、MFC 241e、閥243e而構成第4氣體供給系統。主要由氣體供給管232c、232f、232g、MFC 241c、241f、241g、閥243c、243f、243g而構成惰性氣體供給系統。
上述各種氣體供給系統中任一者或所有氣體供給系統亦可構成為將閥243a～243g或MFC 241a～241g等聚集而成之聚集型氣體供給系統248。聚集氣體供給系統248以如下方式構成，即，連接於氣體供給管232a～232g之各者，且藉由下述控制器121而控制各種氣體向氣體供給管232a～232g內之供給動作，即，閥243a～243g之開閉動作或利用MFC 241a～241g進行之流量調整動作等。聚集型氣體供給系統248構成為一體型或分割型之聚集單元，且以如下方式構成，可相對於氣體供給管232a～232g等而以聚集單元單位進行裝卸，且能夠以聚集單元單位進行聚集型氣體供給系統248之維護、更換、增設等。
於反應管203之側壁下方，設置有排放處理室201內之環境氣體之排氣口231a。如圖2所示，排氣口231a於俯視時，設置於隔著晶圓200而與噴嘴249a～249c(氣體供給孔250a～250c)對向(面對)之位置。排氣口231a亦可自反應管203之側壁之下部沿著上部，即，沿著晶圓排列區域設置。於排氣口231a連接有排氣管231。於排氣管231，經由檢測處理室201內之壓力之作為壓力檢測器(壓力檢測部)之壓力感測器245及作為壓力調整器(壓力調整部)之APC(Auto Pressure Controller，自動壓力控制器)閥244，連接有作為真空排氣裝置之真空泵246。APC閥244以如下方式構成，藉由於使真空泵246作動之狀態下將閥加以開閉，而可進行處理室201內之真空排氣及停止真空排氣，進而，藉由於使真空泵246作動之狀態下基於藉由壓力感測器245檢測出之壓力資訊來調節閥開度，而可調整處理室201內之壓力。主要由排氣管231、APC閥244、壓力感測器245而構成排氣系統。亦可考慮使真空泵246包含於排氣系統。
於歧管209之下方，設置有能夠將歧管209之下端開口氣密地封閉之作為爐口蓋體之密封蓋219。密封蓋219例如由SUS等金屬材料構成，且形成為圓盤狀。於密封蓋219之上表面，設置有與歧管209之下端抵接之作為密封構件之O形環220b。於密封蓋219之下方，設置有使下述晶舟217旋轉之旋轉機構267。旋轉機構267之旋轉軸255貫通密封蓋219而連接於晶舟217。旋轉機構267以藉由使晶舟217旋轉而使晶圓200旋轉之方式構成。密封蓋219以藉由設置於反應管203之外部之作為升降機構之晶舟升降機115而於垂直方向升降之方式構成。晶舟升降機115構成為藉由使密封蓋219升降而將晶圓200向處理室201內外搬入及搬出(搬送)之搬送裝置(搬送機構)。
於歧管209之下方，設置有於使密封蓋219下降而將晶舟217自處理室201內搬出之狀態下，能夠將歧管209之下端開口氣密地封閉之作為爐口蓋體之擋板219s。擋板219s例如由SUS等金屬材料構成，且形成為圓盤狀。於擋板219s之上表面，設置有與歧管209之下端抵接之作為密封構件之O形環220c。擋板219s之開閉動作(升降動作或旋動動作等)係藉由擋板開閉機構115s而控制。
作為基板支撐件之晶舟217以如下方式構成，即，將複數片，例如25～200片之晶圓200以水平姿勢且以中心相互對齊之狀態於垂直方向整齊排列並呈多段地加以支撐，即，隔開間隔地排列。晶舟217例如由石英或SiC等耐熱性材料而構成。於晶舟217之下部，呈多段地支撐有例如由石英或SiC等耐熱性材料而構成之隔熱板218。
於反應管203內，設置有作為溫度檢測器之溫度感測器263。藉由基於由溫度感測器263檢測出之溫度資訊來調整對加熱器207之通電情況，而處理室201內之溫度成為所需之溫度分佈。溫度感測器263沿著反應管203之內壁而設置。
如圖3所示，作為控制部(控制手段)之控制器121構成為具備中央處理單元(CPU，Central Processing Unit)121a、隨機存取記憶體(RAM，Random Access Memory)121b、記憶裝置121c、輸入輸出(I/O，Input/Output)埠121d之電腦。RAM 121b、記憶裝置121c、I/O埠121d係構成為經由內部匯流排121e而能夠與CPU 121a交換資料。於控制器121連接有例如構成為觸控面板等之輸入輸出裝置122。
記憶裝置121c例如由快閃記憶體、硬碟驅動器(HDD，Hard Disk Drive)、固態硬碟(SSD，Solid State Drive)等所構成。於記憶裝置121c內，能夠讀出地儲存有控制基板處理裝置之動作之控制程式、記載有下述基板處理之程序或條件等之製程配方等。製程配方係以使控制器121執行下述基板處理中之各程序，而以可獲得既定之結果之方式組合者，且作為程式而發揮功能。以下，亦將製程配方或控制程式等總合而簡稱為程式。又，亦將製程配方簡稱為配方。於本說明書中於使用程式之詞語之情況下，有僅包含配方單體之情況、僅包含控制程式單體之情況、或包含其等之兩者之情況。RAM 121b構成為將藉由CPU 121a讀出之程式或資料等暫時保存之記憶體區域(工作區)。
I/O埠121d連接於上述MFC 241a～241g、閥243a～243g、壓力感測器245、APC閥244、真空泵246、溫度感測器263、加熱器207、旋轉機構267、晶舟升降機115、擋板開閉機構115s等。
CPU 121a構成為，自記憶裝置121c讀出控制程式後執行，並且根據來自輸入輸出裝置122之操作指令之輸入等而自記憶裝置121c讀出配方。CPU 121a構成為，根據讀出之配方之內容，控制利用MFC 241a～241g進行之各種氣體之流量調整動作、閥243a～243g之開閉動作、APC閥244之開閉動作及基於壓力感測器245之利用APC閥244進行之壓力調整動作、真空泵246之啟動及停止、基於溫度感測器263之加熱器207之溫度調整動作、利用旋轉機構267進行之晶舟217之旋轉及旋轉速度調節動作、利用晶舟升降機115進行之晶舟217之升降動作、及利用擋板開閉機構115s進行之擋板219s之開閉動作等。
控制器121可藉由將儲存於外部記憶裝置123之上述程式安裝於電腦而構成。外部記憶裝置123例如包含HDD等磁碟、CD等光碟、MO等磁光碟、USB記憶體或SSD等半導體記憶體等。記憶裝置121c或外部記憶裝置123構成為電腦能夠讀取之記錄媒體。以下，亦將該等總合而簡稱為記錄媒體。於本說明書中使用記錄媒體之詞語之情況下，有僅包含記憶裝置121c單體之情況、僅包含外部記憶裝置123單體之情況、或包含其等之兩者之情況。再者，程式向電腦之提供亦可不使用外部記憶裝置123而使用網際網路或專用線路等通信手段來進行。
(2)基板處理步驟 主要使用圖4而對於使用上述基板處理裝置，於設置於作為基板之晶圓200之表面之絕緣膜上形成半導體膜之基板處理時序例進行說明，而作為半導體裝置之製造步驟之一步驟。於以下之說明中，構成基板處理裝置之各部之動作係藉由控制器121而控制。
如圖4所示，於本態樣之基板處理時序中，進行：步驟A(形成含有Cl之Si層)，其係對晶圓200供給作為第1氣體之氯矽烷系氣體，於設置於晶圓200之表面之作為絕緣膜之氧化矽膜(SiO膜)上形成作為含氯半導體層之含有Cl之Si層；及 步驟B(形成Si膜)，其係對晶圓200供給作為第2氣體之矽烷系氣體，於含有Cl之Si層上形成作為半導體膜之矽膜(Si膜)； 使於步驟A中形成之含有Cl之Si層之Cl濃度為1.0×1020 atoms/cm3 以上且1.0×1022 atoms/cm3 以下。
再者，於步驟A中，將不同時地進行如下步驟之循環進行既定次數(n次，n為1以上之整數)：步驟A1，其係對晶圓200供給氯矽烷系氣體；以及步驟A2，其係係將晶圓200所存在之空間利用惰性氣體加以沖洗而將殘留於該空間之氯矽烷系氣體去除。
又，於本態樣之基板處理時序中， 於實施步驟B之後，進而進行將含有Cl之Si層及Si膜退火之步驟C(退火)。
於本說明書中，為了方便起見，亦有時將上述基板處理時序以如下方式表示。於以下之變形例等之說明中，亦使用同樣之表述。再者，以下之「ANL」表示退火。
(氯矽烷系氣體→惰性氣體)×n→矽烷系氣體→ANL
於本說明書中使用「晶圓」之詞語之情況下，有意指晶圓本身之情況、意指晶圓與形成於其表面之既定之層或膜之積層體之情況。於本說明書中使用「晶圓之表面」之詞語之情況下，有意指晶圓本身之表面之情況、意指形成於晶圓上之既定之層等之表面之情況。於本說明書中記載為「於晶圓上形成既定之層」之情況下，有意指於晶圓本身之表面上直接形成既定之層之情況、意指於形成於晶圓上之層等之上形成既定之層之情況。於本說明書中使用「基板」之詞語之情況下，亦與使用「晶圓」之詞語之情況意義相同。
(晶圓裝填及晶舟載入) 若將複數片之晶圓200裝填至晶舟217(晶圓裝填)，則藉由擋板開閉機構115s而使擋板219s移動，將歧管209之下端開口打開(擋板開放)。然後，如圖1所示，支撐複數片晶圓200之晶舟217係藉由晶舟升降機115而被抬起，其後向處理室201內搬入(晶舟載入)。於該狀態下，密封蓋219成為經由O形環220b而將歧管209之下端密封之狀態。
於晶圓200之表面，預先形成SiO膜，作為絕緣膜。絕緣膜亦可為氮氧化矽膜(SiON膜)。絕緣膜較佳為實質上不包含Cl之膜，即，無Cl之膜。
(壓力調整及溫度調整) 以處理室201內，即晶圓200所存在之空間成為所需之壓力(真空度)之方式，藉由真空泵246進行真空排氣(減壓排氣)。此時，處理室201內之壓力係由壓力感測器245測定，基於該測定出之壓力資訊而反饋控制APC閥244。又，以處理室201內之晶圓200成為所需之處理溫度之方式，藉由加熱器207而加熱。此時，以處理室201內成為所需之溫度分佈之方式，基於溫度感測器263檢測出之溫度資訊而反饋控制對加熱器207之通電情況。又，開始利用旋轉機構267進行之晶圓200之旋轉。處理室201內之排氣、晶圓200之加熱及旋轉均至少於至對於晶圓200之處理結束為止之期間持續進行。
(步驟A：形成含有Cl之Si層) 然後，依次執行以下之步驟A1、A2。
[步驟A1] 於該步驟中，對處理室201內之晶圓200，即設置於晶圓200之表面之SiO膜供給氯矽烷系氣體。
具體而言，打開閥243a，向氣體供給管232a內流通氯矽烷系氣體。氯矽烷系氣體藉由MFC 241a而調整流量，並經由噴嘴249a而向處理室201內供給，自排氣口231a排放。此時，對晶圓200供給氯矽烷系氣體。此時，亦可將閥243c、243f、243g打開，經由噴嘴249a～249c各者而向處理室201內供給惰性氣體。
藉由於下述處理條件下對晶圓200供給氯矽烷系氣體，能夠使氯矽烷系氣體中所包含之Si以於Si鍵結有Cl之狀態吸附(堆積)於設置於晶圓200之表面之SiO膜上。即，能夠將氯矽烷系氣體中所包含之Si於不切斷Si與Cl之化學鍵(Si-Cl鍵)而保持之狀態下使其化學吸附於SiO膜上。
[步驟A2] 於經過既定之時間之後，關閉閥243a，停止向處理室201內供給氯矽烷系氣體。然後，對處理室201內進行真空排氣，將殘留於處理室201內之氣體等自處理室201內排除(沖洗)。此時，打開閥243c、243f、243g，向處理室201內供給惰性氣體。惰性氣體作為沖洗氣體而發揮作用。
[實施既定次數] 藉由將交替地，即不同步且不同時地進行上述步驟A1、A2的循環進行既定次數(n次，n為1以上之整數)，能夠於設置於晶圓200之表面之SiO膜上，形成高濃度地包含Cl之矽層(Si層)，即，含有Cl之Si層。含有Cl之Si層成為構成作為絕緣膜之SiO膜與作為下述半導體膜之Si膜之界面的層。含有Cl之Si層成為含有Cl之非晶質(amorphous)狀態之Si層。
含有Cl之Si層之Cl濃度例如為1.0×1020 atoms/cm3 以上且1.0×1022 atoms/cm3 以下，較佳為，3.0×1020 atoms/cm3 以上且5.0×1021 atoms/cm3 以下。
含有Cl之Si層之厚度較佳為較設置於晶圓200之表面之SiO膜、及下述Si膜各者更薄。含有Cl之Si層之厚度例如為1單層(以下，簡稱為ML)以上且30Å(3 nm)以下，較佳為2.5Å(0.25 nm)以上且30Å(3 nm)以下，更佳為3Å(0.3 nm)以上且20Å(2 nm)以下。
含有Cl之Si層之Cl濃度及厚度能夠分別藉由步驟A1中之處理溫度(晶圓200之溫度)、處理壓力(晶圓200所存在之空間之壓力)、氯矽烷系氣體之供給流量、氯矽烷系氣體之供給時間中一者以上而加以控制。藉此，能夠控制作為絕緣膜之SiO膜與作為下述半導體膜之Si膜之界面中的懸鍵密度。
又，含有Cl之Si層之Cl濃度及厚度能夠分別藉由步驟A中之上述循環數(n次)而加以控制。藉此，能夠控制作為絕緣膜之SiO膜與作為下述半導體膜之Si膜之界面中的懸鍵密度。
作為步驟A1中之處理條件，例示有： 氯矽烷系氣體供給流量：0.1～1 slm 氯矽烷系氣體供給時間：0.5～2分鐘 處理溫度(第1溫度)：350～450℃，較佳為350～400℃ 處理壓力：277～1200 Pa(2～9 Torr)，較佳為667～1200 Pa(5～9 Torr)。
作為步驟A2中之處理條件，例示有： 惰性氣體供給流量：0.5～20 slm 惰性氣體供給時間：10～30秒鐘 處理壓力：1～30 Pa。其他處理條件可與步驟A1中之處理條件相同。
再者，本說明書中之如「350～450℃」般之數值範圍之表述係指下限值及上限值包含於該範圍中。因此，例如，「350～450℃」係指「350℃以上且450℃以下」。關於其他數值範圍亦相同。
作為第1氣體(氯矽烷系氣體)，例如，可使用單氯矽烷(SiH3 Cl，簡稱：MCS)氣體、二氯矽烷(SiH2 Cl2 ，簡稱：DCS)氣體、三氯矽烷(SiHCl3 ，簡稱：TCS)氣體、四氯矽烷(SiCl4 ，簡稱：STC)氣體、六氯二矽烷(Si2 Cl6 ，簡稱：HCDS)氣體、八氯三矽烷(Si3 Cl8 ，簡稱：OCTS)氣體等氯矽烷系氣體。該點於下述各步驟或變形例中亦相同。
作為惰性氣體，除了使用氮(N2 )氣體以外，可使用氬(Ar)氣體、氦(He)氣體、氖(Ne)氣體、氙(Xe)氣體等稀有氣體。該點於下述各步驟或變形例中亦相同。
(升溫) 步驟A完成之後，即，含有Cl之Si層向SiO膜上之形成完成之後，以使處理室201內之溫度，即晶圓200之溫度向高於上述第1溫度之第2溫度變更之方式，調整加熱器207之輸出。於進行本步驟時，打開閥243c、243f、243g，經由噴嘴249a～249c而向處理室201內供給惰性氣體，並自排氣口231a排放，而設為將處理室201內沖洗之狀態。於晶圓200之溫度達到第2溫度且穩定之後，開始下述步驟B。
(步驟B：形成Si膜) 於晶圓200之溫度達到第2溫度且穩定之後，對處理室201內之晶圓200，即形成於晶圓200上之含有Cl之Si層供給矽烷系氣體。
具體而言，打開閥243b，向氣體供給管232b內流通矽烷系氣體。矽烷系氣體藉由MFC 241b而調整流量，並經由噴嘴249b而向處理室201內供給，自排氣口231a排放。此時，對晶圓200供給矽烷系氣體。此時，亦可打開閥243c、243f、243g，經由噴嘴249a～249c各者而向處理室201內供給惰性氣體。
藉由於下述處理條件下對晶圓200供給矽烷系氣體，能夠使矽烷系氣體於氣相中分解，使Si吸附(堆積)於晶圓200之表面上，即吸附(堆積)在形成於SiO膜上之含有Cl之Si層上，而形成Si膜。藉由使用不包含Cl之矽烷系氣體作為第2氣體，可使形成於晶圓200上之Si膜為無Cl之膜。
再者，於步驟B中，形成於含有Cl之Si層上之Si膜成為非晶質(amorphous)狀態之Si膜，或非晶與多晶(polycrystal)之混晶狀態之Si膜。又，此時，亦有時將含有Cl之Si層之一部分多晶化，而含有Cl之Si層成為含有Cl之非晶與多晶之混晶狀態之Si層。
於經過既定之時間後，關閉閥243b，停止向處理室201內供給矽烷系氣體。然後，藉由與步驟A2中之處理程序、處理條件相同之處理程序、處理條件，將殘留於處理室201內之氣體等自處理室201內排除。
作為步驟B中之處理條件，例示有： 矽烷系氣體供給流量：0.01～5 slm 矽烷系氣體供給時間：1～300分鐘 惰性氣體供給流量(每氣體供給管)：0～20 slm 處理溫度(第2溫度)：450～550℃ 處理壓力：30～400 Pa(1.5～3 Torr)。
作為第2氣體(矽烷系氣體)，例如，可使用單矽烷(SiH4 )氣體、二矽烷(Si2 H6 )氣體、三矽烷(Si3 H8 )氣體、四矽烷(Si4 H10 )氣體、五矽烷(Si5 H12 )氣體、六矽烷(Si6 H14 )氣體等氫化矽氣體、或四(二甲胺基)矽烷(Si[N(CH3 )2 ]4 ，簡稱：4DMAS)氣體、三(二甲胺基)矽烷(Si[N(CH3 )2 ]3 H，簡稱：3DMAS)氣體、雙(二乙胺基)矽烷(Si[N(C2 H5 )2 ]2 H2 ，簡稱：BDEAS)氣體、雙(第三丁胺基)矽烷(SiH2 [NH(C4 H9 )]2 ，簡稱：BTBAS)氣體等胺基矽烷系氣體。再者，若考慮抑制H、N、C等雜質向步驟B中所形成之Si膜中混入等，則較佳為使用不含有N及C之氫化矽氣體來作為矽烷系氣體。
(升溫) 於步驟B完成之後，即於Si膜向含有Cl之Si層上之形成完成之後，以使處理室201內之溫度，即晶圓200之溫度向高於上述第2溫度之第3溫度變更之方式調整加熱器207之輸出。於進行本步驟時，打開閥243c、243f、243g，經由噴嘴249a～249c而向處理室201內供給惰性氣體，並自排氣口231a排放，而設為將處理室201內沖洗之狀態。於晶圓200之溫度達到第3溫度並穩定之後，開始下述步驟C。
(步驟C：退火) 於晶圓200之溫度達到第3溫度並穩定之後，對處理室201內之晶圓200，即形成於晶圓200上之含有Cl之Si層及Si膜各者進行熱處理(退火)。藉此，可使含有Cl之Si層與Si膜結晶化(多晶化)。即，可使非晶狀態或非晶與多晶之混晶狀態之含有Cl之Si層與Si膜結晶化，變化為多晶狀態之含有Cl之Si層與Si膜。該步驟可於打開閥243c、243f、243g而向處理室201內供給惰性氣體之狀態下進行，又亦可於關閉閥243c、243f、243g而停止向處理室201內供給惰性氣體之狀態下進行。
作為步驟C中之處理條件，例示有： 惰性氣體供給流量(各氣體供給管)：0～20 slm 處理溫度(第3溫度)：550～1000℃，較佳為600～800℃ 處理壓力：0.1～100000 Pa 處理時間：1～300分鐘。
(後沖洗及大氣壓恢復) 於步驟C完成之後，即，於退火完成之後，將作為沖洗氣體之惰性氣體自噴嘴249a～249c各者向處理室201內供給，自排氣口231a排放。藉此，處理室201內被沖洗，而將殘留於處理室201內之氣體或反應副產物自處理室201內去除(後沖洗)。然後，將處理室201內之環境氣體置換為惰性氣體(惰性氣體置換)，將處理室201內之壓力恢復為常壓(大氣壓恢復)。
(晶舟卸載及晶圓排出) 然後，藉由晶舟升降機115而使密封蓋219下降，使歧管209之下端開口。然後，處理完畢之晶圓200係於被支撐於晶舟217之狀態下自歧管209之下端被搬出至反應管203之外部(晶舟卸載)。於晶舟卸載之後，使擋板219s移動，歧管209之下端開口係經由O形環220c而被擋板219s密封(擋板封閉)。於將處理完畢之晶圓200搬出至反應管203之外部之後，自晶舟217將其取出(晶圓排出)。
(3)本態樣之效果 根據本態樣，可獲得以下所示之1個或複數個效果。
(a)藉由於作為絕緣膜之SiO膜與作為半導體膜之Si膜之界面(以下，簡稱為Si/SiO界面)形成含有Cl之Si層，能夠使Si/SiO界面中之懸鍵藉由Cl而終止，朝使其密度降低之方向控制。藉此，可朝使Si/SiO界面中之界面狀態密度降低之方向控制，而能夠提高半導體裝置之電特性。
(b)藉由使含有Cl之Si層之Cl濃度成為1.0×1020 atoms/cm3 以上且1.0×1022 atoms/cm3 以下，能夠適當提高上述效果。又，藉由使含有Cl之Si層之Cl濃度成為3.0×1020 atoms/cm3 以上且5.0×1021 atoms/cm3 以下，能夠更加適當地提高上述效果。
若使含有Cl之Si層之Cl濃度未滿1.0×102 0 atoms/cm3 ，則有時無法使Si/SiO界面中之懸鍵充分地被Cl終止，無法使界面狀態密度充分降低。其結果，有時無法提高半導體裝置之電特性。藉由使含有Cl之Si層之Cl濃度成為1.0×1020 atoms/cm3 以上，可使Si/SiO界面中之懸鍵充分地被Cl終止，而可使界面狀態密度充分降低，能夠提高半導體裝置之電特性。藉由使含有Cl之Si層之Cl濃度成為3.0×102 0 atoms/cm3 以上，能夠更加提高該效果。
若使含有Cl之Si層之Cl濃度高於1.0×1022 atoms/cm3 ，則有時Cl濃度相對於Si/SiO界面中之懸鍵密度而變得過剩，Cl成為載體分散原因，導致半導體裝置之電特性劣化。藉由使含有Cl之Si層之Cl濃度為1.0×1022 atoms/cm3 以下，可抑制Cl濃度相對於Si/SiO界面中之懸鍵密度而變得過剩之情形，可抑制Cl成為載體分散原因，能夠抑制半導體裝置之電特性之劣化。藉由使含有Cl之Si層之Cl濃度為5.0×1021 atoms/cm3 以下，能夠更加提高該效果。
(c)藉由使含有Cl之Si層之厚度為1ML以上且30Å以下，能夠適當地提高上述效果。藉由使含有Cl之Si層之厚度為2.5Å以上且30Å以下，能夠更加適當地提高上述效果。藉由使含有Cl之Si層之厚度為3Å以上且20Å以下，能夠進而適當地提高上述效果。
若使含有Cl之Si層之厚度未滿1ML，則有時添加至Si/SiO界面之Cl原子在Si/SiO界面中進行之懸鍵終止變得不充分，無法使界面狀態密度充分降低。其結果，有時無法提高半導體裝置之電特性。藉由使含有Cl之Si層之厚度為1ML以上，而添加至Si/SiO界面之Cl原子在Si/SiO界面中進行之懸鍵終止變得充分，可使界面狀態密度充分降低，能夠提高半導體裝置之電特性。藉由使含有Cl之Si層之厚度為2.5Å以上，能夠更加提高該效果。藉由使含有Cl之Si層之厚度為3Å以上，能夠進而提高該效果。
若使含有Cl之Si層之厚度較30Å更厚，則有時Cl容易於較含有Cl之Si層更靠上層之Si膜擴散。又，有時Si/SiO界面中之Cl量過剩。藉由該等情況，有時導致半導體裝置之電特性劣化。藉由使含有Cl之Si層之厚度為30Å以下，可抑制Cl向較含有Cl之Si層更靠上層之Si膜擴散，可抑制Si/SiO界面中Cl量過剩，能夠抑制半導體裝置之電特性劣化。藉由使含有Cl之Si層之厚度為20Å以下，可更加提高該效果。
(d)將Cl以含有Cl之Si層之形式放進Si/SiO界面，藉此，能夠僅於Si/SiO界面針點地(局部地)添加Cl。藉此，能夠抑制Cl向Si膜或SiO膜擴散、混入之情形，能夠抑制由Cl向該等之膜混入引起之膜特性劣化、電特性劣化。
(e)將Cl以含有Cl之Si層之形式放進Si/SiO界面，藉此，能夠使Cl固定於Si/SiO界面。藉此，可抑制Cl自Si/SiO界面向與該界面相鄰之膜擴散，又，能夠維持Si/SiO界面中之Cl濃度之均一性。
(f)於形成含有Cl之Si層時，將不同時地進行步驟A1、A2之循環進行既定次數，藉此能夠精密地控制含有Cl之Si層之Cl濃度及厚度中至少任一者。藉此，能夠精密地控制Si/SiO界面中之Cl濃度及Cl量中至少任一者。
(g)於形成含有Cl之Si層時，使用上述各種氯矽烷系氣體、上述各種惰性氣體之情況下，或是於形成Si膜時，使用上述各種矽烷系氣體、上述各種惰性氣體之情況下，或是於退火時，使用上述各種惰性氣體之情況下，均可同樣地獲得上述效果。
(4)變形例 本態樣中之基板處理時序能夠以如下所示之變形例之方式變更。該等之變形例可任意地組合。只要未特別說明，則各變形例之各步驟中之處理程序、處理條件可與上述處理時序之各步驟中之處理程序、處理條件相同。
(變形例1) 如以下所示之基板處理時序般，於步驟A中，亦可將不同時地進行如下步驟之循環進行既定次數(n次，n為1以上之整數)：步驟A1，其係對晶圓200供給氯矽烷系氣體而作為第1氣體；步驟A2，其係將晶圓200所存在之空間利用惰性氣體沖洗而將殘留於該空間之氯矽烷系氣體去除；步驟A3，其係對晶圓200供給氫化矽氣體而作為第3氣體；以及步驟A4，其係將晶圓200所存在之空間利用惰性氣體沖洗而將殘留於該空間之氫化矽氣體去除。
(氯矽烷系氣體→惰性氣體→氫化矽氣體→惰性氣體)×n→矽烷系氣體→ANL
於進行步驟A3時，打開閥243d，向氣體供給管232d內流通氫化矽氣體。氫化矽氣體藉由MFC 241d而調整流量，經由氣體供給管232a、噴嘴249a而向處理室201內供給，自排氣口231a排放。此時，對晶圓200供給氫化矽氣體。此時，亦可打開閥243c、243f、243g，經由噴嘴249a～249c各者而向處理室201內供給惰性氣體。
作為步驟A3中之處理條件，例示有： 氫化矽氣體供給流量：0.1～1 slm 氫化矽氣體供給時間：0.5～2分鐘。 其他處理條件可與步驟A1中之處理條件相同。作為第3氣體(氫化矽氣體)，可使用作為第2氣體而例示之上述各種氫化矽氣體。
步驟A4中之處理程序、處理條件可與步驟A2中之處理程序、處理條件相同。
藉由本變形例，亦可獲得與上述態樣相同之效果。又，藉由於進行步驟A1、A2之後，進行步驟A3、A4，而能夠朝使含有Cl之Si層之Cl濃度降低之方向控制。
(變形例2) 如以下所示之基板處理時序般，於步驟A中，亦可將不同時地進行如下步驟之循環進行既定次數(n次，n為1以上之整數)：步驟A1，其係對晶圓200供給氯矽烷系氣體而作為第1氣體；步驟A2，其係將晶圓200所存在之空間利用惰性氣體沖洗而將殘留於該空間之氯矽烷系氣體去除；步驟A5，其係對晶圓200供給含有H之氣體而作為第4氣體；以及步驟A6，其係將晶圓200所存在之空間利用惰性氣體沖洗而將殘留於該空間之含有H之氣體去除。
(氯矽烷系氣體→惰性氣體→含有H之氣體→惰性氣體)×n→矽烷系氣體→ANL
於進行步驟A5時，打開閥243e，向氣體供給管232e內流通含有H之氣體。含有H之氣體藉由MFC 241d而調整流量，經由氣體供給管232b、噴嘴249b而向處理室201內供給，自排氣口231a排放。此時，對晶圓200供給含有H之氣體。此時，亦可打開閥243c、243f、243g，經由噴嘴249a～249c各者而向處理室201內供給惰性氣體。
作為步驟A5中之處理條件，例示有： 含有H之氣體供給流量：2～10 slm 含有H之氣體供給時間：2～5分鐘 處理壓力：1333～13332 Pa(10～100 Torr)。 其他處理條件可與步驟A1中之處理條件相同。作為含有H之氣體，例如可使用氫(H2 )氣體。
步驟A6中之處理程序、處理條件可與步驟A2中之處理程序、處理條件相同。
藉由本態樣，亦可獲得與上述態樣相同之效果。又，藉由於進行步驟A1、A2之後，進行步驟A5，而能夠朝使含有Cl之Si層之Cl濃度降低之方向控制。
＜本發明之其他態樣＞ 以上，對本發明之態樣具體地進行了說明。但是，本發明並不限定於上述態樣，於不脫離其主旨之範圍內能夠進行各種變更。
於上述態樣中，對在形成Si膜之後實施退火之情況進行了說明。然而，亦可如以下所示之基板處理時序般，於形成Si膜之後不實施退火。於該等之情況下，亦可獲得與上述態樣相同之效果。
(氯矽烷系氣體→惰性氣體)×n→矽烷系氣體 (氯矽烷系氣體→惰性氣體→氫化矽氣體→惰性氣體)×n→矽烷系氣體 (氯矽烷系氣體→惰性氣體→含有H之氣體→惰性氣體)×n→矽烷系氣體
於上述態樣中，對含有Cl之半導體層及半導體膜之各者中所包含之半導體元素包含Si之情況進行了說明。然而，含有Cl之半導體層及半導體膜中所包含之半導體元素並不限定於包含Si之情況，亦可包含Si及鍺(Ge)中至少任一者。即，含有Cl之半導體層亦可包括含有Cl之Si層、含有Cl之Ge層、及含有Cl之SiGe層中至少任一者。又，半導體膜亦可包含Si膜、Ge膜、及SiGe膜中至少任一者。於該等之情況下，亦可獲得與上述態樣相同之效果。
於上述態樣中，對將形成含有Cl之Si層至退火為止之一系列步驟於同一之處理室201內(in-situ，原地)進行的例子進行了說明。然而，本發明並不限定於此種態樣。例如，亦可將形成含有Cl之Si層至形成Si膜為止之一系列步驟於同一之處理室內進行，然後，將退火於其他處理室內(ex-situ，異地)進行。於該情況下亦可獲得與上述態樣中之效果相同之效果。
又，例如，亦可於形成Si膜與退火之間，進行形成Si膜以外之膜(氧化矽膜或氮化矽膜等)之其他步驟(其他成膜)。於該情況下，亦可將形成含有Cl之Si層至退火為止之一系列步驟，即包含其他成膜之一系列步驟於同一之處理室(第1處理室)內進行。又，亦可將形成含有Cl之Si層至形成Si膜為止之一系列步驟於同一之處理室(第1處理室)內進行，將其他成膜至退火為止之一系列步驟於另一處理室(第2處理室)內進行。又，亦可將形成含有Cl之Si層至形成Si膜為止之一系列步驟於同一處理室(第1處理室)內進行，將其他成膜於另一處理室(第2處理室)內進行，將退火於又一處理室(第3處理室)內或第1處理室內進行。於該等之情況下亦可獲得與上述態樣中之效果相同之效果。
於上述各種情況下，若將一系列步驟以in-situ之形式進行，則中途不會將晶圓200曝露於大氣，可保持將晶圓200置於真空下之狀態一貫地進行處理，可進行穩定之基板處理。又，若將一部分之步驟以ex-situ之形式進行，則可將各處理室內之溫度預先設定為例如各步驟之處理溫度或接近其之溫度，而可縮短溫度調整所需要之時間，可提高生產效率。
於上述態樣中，對噴嘴249a～249c相鄰(接近)地設置之例子進行了說明，但本發明並不限定於此種態樣。例如，噴嘴249a、249c亦可設置於反應管203之內壁與晶圓200之間於俯視時為圓環狀之空間中離開噴嘴249b的位置。於該情況下亦可獲得與上述態樣中之效果相同之效果。
用於基板處理之配方較佳為根據處理內容而個別地準備，經由電通信線路或外部記憶裝置123而預先儲存於記憶裝置121c內。然後，於開始處理時，較佳為CPU 121a自儲存於記憶裝置121c內之複數個配方之中，根據基板處理之內容，適當地選擇合適之配方。藉此，能夠利用1台基板處理裝置而再現性良好地形成各種膜種、組成比、膜質、膜厚之膜。又，可減輕操作員之負擔，避免操作錯誤，且可迅速地開始處理。
上述配方並不限定於新製成之情況，例如，亦可藉由變更已經安裝於基板處理裝置之既有配方而準備。於變更配方之情況下，亦可將變更後之配方經由電通信線路或記錄該配方之記錄媒體而安裝於基板處理裝置。又，亦可對既有之基板處理裝置所具備之輸入輸出裝置122進行操作，直接變更已經安裝於基板處理裝置之既有之配方。
於上述態樣中，對使用一次處理複數片基板之批次式之基板處理裝置來形成膜之例子進行了說明。本發明並不限定於上述態樣，例如，於使用一次處理1片或複數片基板之單片式之基板處理裝置來形成膜之情況下，亦可適合地應用。又，於上述態樣中，對使用具有熱壁型之處理爐之基板處理裝置來形成膜之例子進行了說明。本發明並不限定於上述態樣，於使用具有冷壁型之處理爐之基板處理裝置來形成膜之情況下，亦可適合地應用。
於使用該等之基板處理裝置之情況下，亦可利用與上述態樣或變形例相同之時序、處理條件進行成膜，而可獲得與該等相同之效果。
又，上述態樣或變形例等可適當地組合後使用。此時之處理程序、處理條件例如可與上述態樣之處理程序、處理條件相同。 [實施例]
使用圖1所示之基板處理裝置，利用圖4所示之基板處理時序，於設置於晶圓之表面之SiO膜上，依次形成含有Cl之Si層及Si膜，製作出評估樣品。各步驟中之處理程序、處理條件與上述態樣之各步驟中之處理程序、處理條件相同。作為評估樣品，準備複數個使含有Cl之Si層中之Cl濃度變化者。然後，測定各評估樣品中之懸鍵密度。
圖5表示各評估樣品之Si膜與SiO膜之界面(以下，簡稱為Si/SiO界面)中之Cl濃度與懸鍵密度之關係，即，懸鍵密度之在Si/SiO界面中之Cl濃度依存性。圖5之橫軸表示Si/SiO界面中之Cl濃度[atoms/cm3 ]，縱軸表示Si/SiO界面中之懸鍵密度[個/cm3 ]。圖中之●標記表示描繪各評估樣品中之懸鍵密度之測定值所成者。
根據圖5可知，Si/SiO界面中之Cl濃度越高，則懸鍵密度越降低。尤其，可知藉由使Si/SiO界面中之Cl濃度成為1.0×1020 atoms/cm3 以上，較佳為藉由使其成為3.0×1020 atoms/cm3 以上，而可大幅度降低懸鍵密度。
115:晶舟升降機 115s:擋板開閉機構 121:控制器 121a:CPU 121b:RAM 121c:記憶裝置 121d:I/O埠 121e:內部匯流排 122:輸入輸出裝置 123:外部記憶裝置 200:晶圓(基板) 201:處理室 202:處理爐 203:反應管 207:加熱器 209:歧管 217:晶舟 218:隔熱板 219:密封蓋 219s:擋板 220a:O形環 220b:O形環 220c:O形環 231:排氣管 231a:排氣口 232a～232g:氣體供給管 241a～241g:MFC 243a～243g:閥 244:APC閥 245:壓力感測器 246:真空泵 248:聚集型氣體供給系統 249a～249c:噴嘴 250a～250c:氣體供給孔 255:旋轉軸 263:溫度感測器 267:旋轉機構 L:直線
圖1係以本發明之一態樣較佳地使用之基板處理裝置之立式處理爐的概略構成圖，且係將處理爐部分以縱剖面圖表示之圖。 圖2係以本發明之一態樣較佳地使用之基板處理裝置之立式處理爐的概略構成圖，且係將處理爐部分以圖1之A-A線剖面圖表示之圖。 圖3係以本發明之一態樣較佳地使用之基板處理裝置之控制器的概略構成圖，且係將控制器之控制系統以方塊圖表示之圖。 圖4係表示本發明之一態樣中之基板處理時序之圖。 圖5係表示本發明之一態樣之實施例中之氯濃度與懸鍵密度之關係的描點圖。

Claims (20)

  1. 一種半導體裝置之製造方法，其具有如下步驟： (a)對基板供給包含半導體元素及氯之第1氣體，於設置於上述基板之表面之絕緣膜上形成含氯半導體層的步驟；以及 (b)對上述基板供給包含半導體元素之第2氣體，於上述含氯半導體層上形成半導體膜的步驟； 使於(a)中形成之上述含氯半導體層之氯濃度為1.0×102 0 atoms/cm3 以上且1.0×1022 atoms/cm3 以下。
  2. 如請求項1之半導體裝置之製造方法，其中，使於(a)中形成之上述含氯半導體層之氯濃度為3.0×1020 atoms/cm3 以上且5.0×1021 atoms/cm3 以下。
  3. 如請求項1之半導體裝置之製造方法，其中，使於(a)中形成之上述含氯半導體層之厚度為1單層以上且30Å以下。
  4. 如請求項1之半導體裝置之製造方法，其中，使於(a)中形成之上述含氯半導體層之厚度為2.5Å以上且30Å以下。
  5. 如請求項1之半導體裝置之製造方法，其中，使於(a)中形成之上述含氯半導體層之厚度為3Å以上且20Å以下。
  6. 如請求項1之半導體裝置之製造方法，其中，於(a)中，將不同時地進行如下步驟之循環進行既定次數：(a1)對上述基板供給上述第1氣體的步驟；以及(a2)將殘留於上述基板所存在之空間之上述第1氣體去除的步驟。
  7. 如請求項1之半導體裝置之製造方法，其中，於(a)中，將不同時地進行如下步驟之循環進行既定次數：(a1)對上述基板供給上述第1氣體的步驟；(a2)將殘留於上述基板所存在之空間之上述第1氣體去除的步驟；(a3)對上述基板供給包含半導體元素及氫之第3氣體的步驟；以及(a4)將殘留於上述基板所存在之空間之上述第3氣體去除的步驟。
  8. 如請求項6或7之半導體裝置之製造方法，其中，藉由(a)中之上述基板之溫度、上述基板所存在之空間之壓力、上述第1氣體之供給流量、上述第1氣體之供給時間中的一者以上，而控制上述絕緣膜與上述半導體膜之界面中之氯濃度。
  9. 如請求項6或7之半導體裝置之製造方法，其中，藉由(a)中之上述循環數，而控制上述絕緣膜與上述半導體膜之界面中之氯濃度。
  10. 如請求項6或7之半導體裝置之製造方法，其中，藉由(a)中之上述基板之溫度、上述基板所存在之空間之壓力、上述第1氣體之供給流量、上述第1氣體之供給時間中的一者以上，而控制上述絕緣膜與上述半導體膜之界面中之懸鍵密度。
  11. 如請求項6或7之半導體裝置之製造方法，其中，藉由上述循環數而控制上述絕緣膜與上述半導體膜之界面中之懸鍵密度。
  12. 如請求項1之半導體裝置之製造方法，其中，使上述含氯半導體層之厚度較上述絕緣膜及上述半導體膜之各者的厚度更薄。
  13. 如請求項1之半導體裝置之製造方法，其中，上述絕緣膜及上述半導體膜之各者係無氯。
  14. 如請求項1之半導體裝置之製造方法，其中，上述半導體元素包含矽及鍺中之至少任一者。
  15. 如請求項1之半導體裝置之製造方法，其中，上述含氯半導體層包括含氯矽層、含氯鍺層、及含氯矽鍺層中之至少任一者， 上述半導體膜包含矽膜、鍺膜、及矽鍺膜中之至少任一者。
  16. 如請求項1之半導體裝置之製造方法，其中，進而具有：(c)對在上述含氯半導體層上形成上述半導體膜之後之上述基板進行退火的步驟。
  17. 如請求項16之半導體裝置之製造方法，其中，於上述退火中，使上述含氯半導體層與上述半導體膜結晶化。
  18. 一種基板處理方法，其具有如下步驟： (a)對基板供給包含半導體元素及氯之第1氣體，於設置於上述基板之表面之絕緣膜上形成含氯半導體層的步驟；以及 (b)對上述基板供給包含半導體元素之第2氣體，於上述含氯半導體層上形成半導體膜的步驟； 使於(a)中形成之上述含氯半導體層之氯濃度為1.0×102 0 atoms/cm3 以上且1.0×1022 atoms/cm3 以下。
  19. 一種基板處理裝置，其具有： 處理室，其供基板進行處理； 第1氣體供給系統，其對上述處理室內之基板供給包含半導體元素及氯之第1氣體； 第2氣體供給系統，其對上述處理室內之基板供給包含半導體元素之第2氣體；以及 控制部，其構成為可控制上述第1氣體供給系統及上述第2氣體供給系統，而於上述處理室內，進行：(a)對基板供給上述第1氣體，於設置於上述基板之表面之絕緣膜上形成含氯半導體層的處理；以及(b)對上述基板供給上述第2氣體，於上述含氯半導體層上形成半導體膜的處理；且使(a)中形成之上述含氯半導體層之氯濃度為1.0×1020 atoms/cm3 以上且1.0×1022 atoms/cm3 以下。
  20. 一種程式，其於基板處理裝置之處理室內，藉由電腦而使上述基板處理裝置執行如下程序： (a)對基板供給包含半導體元素及氯之第1氣體，於設置於上述基板之表面之絕緣膜上形成含氯半導體層的程序； (b)對上述基板供給包含半導體元素之第2氣體，於上述含氯半導體層上形成半導體膜的程序；以及 使(a)中形成之上述含氯半導體層之氯濃度為1.0×102 0 atoms/cm3 以上且1.0×1022 atoms/cm3 以下的程序。
TW110118362A 2020-05-29 2021-05-21 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 TWI834972B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020094304 2020-05-29
JP2020-094304 2020-05-29

Publications (2)

Publication Number Publication Date
TW202201490A true TW202201490A (zh) 2022-01-01
TWI834972B TWI834972B (zh) 2024-03-11

Family

ID=78744725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110118362A TWI834972B (zh) 2020-05-29 2021-05-21 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式

Country Status (6)

Country Link
US (1) US20230098703A1 (zh)
JP (1) JP7361911B2 (zh)
KR (1) KR20230003142A (zh)
CN (1) CN115668454A (zh)
TW (1) TWI834972B (zh)
WO (1) WO2021241448A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126385A (ja) * 1997-07-07 1999-01-29 Toyota Central Res & Dev Lab Inc 多結晶シリコン薄膜の製造方法
JP2001168092A (ja) * 1999-01-08 2001-06-22 Toshiba Corp 半導体装置およびその製造方法
JP2001352087A (ja) * 2000-06-07 2001-12-21 Tokuyama Corp シリコン膜及びその製造方法
JP2004022575A (ja) * 2002-06-12 2004-01-22 Sanyo Electric Co Ltd 半導体装置
US7265015B2 (en) * 2005-06-30 2007-09-04 Promos Technologies Inc. Use of chlorine to fabricate trench dielectric in integrated circuits
SG178765A1 (en) * 2009-01-21 2012-03-29 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
US8916425B2 (en) * 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5815443B2 (ja) * 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP6125279B2 (ja) 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20180219097A1 (en) * 2015-07-27 2018-08-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same

Also Published As

Publication number Publication date
US20230098703A1 (en) 2023-03-30
TWI834972B (zh) 2024-03-11
WO2021241448A1 (ja) 2021-12-02
JPWO2021241448A1 (zh) 2021-12-02
JP7361911B2 (ja) 2023-10-16
CN115668454A (zh) 2023-01-31
KR20230003142A (ko) 2023-01-05

Similar Documents

Publication Publication Date Title
JP7050985B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
TWI821626B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
KR20190055753A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20230006435A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102401389B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7391064B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
TWI766340B (zh) 半導體裝置之製造方法、基板處理裝置及程式
KR20220130002A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기록 매체 및 기판 처리 장치
TWI834972B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
WO2022176155A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TWI809345B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP7398493B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
US20240222117A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2024062634A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP2024095269A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20240105240A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
CN118263093A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置、及记录介质
TW202136563A (zh) 半導體裝置之製造方法、基板處理裝置及程式
TW202414586A (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
TW202314025A (zh) 基板處理方法、半導體裝置的製造方法、基板處理裝置、及程式
TW202229616A (zh) 半導體裝置的製造方法，基板處理裝置，及程式
JP2022087143A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2020074455A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
CN117766373A (zh) 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置
KR20200029015A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램