KR102154412B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR102154412B1
KR102154412B1 KR1020180170252A KR20180170252A KR102154412B1 KR 102154412 B1 KR102154412 B1 KR 102154412B1 KR 1020180170252 A KR1020180170252 A KR 1020180170252A KR 20180170252 A KR20180170252 A KR 20180170252A KR 102154412 B1 KR102154412 B1 KR 102154412B1
Authority
KR
South Korea
Prior art keywords
silicon
temperature
film
substrate
containing gas
Prior art date
Application number
KR1020180170252A
Other languages
English (en)
Other versions
KR20190080788A (ko
Inventor
기요히코 마에다
마사토 테라사키
야스히로 메가와
다카히로 미야쿠라
아키토 히라노
다카시 나카가와
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20190080788A publication Critical patent/KR20190080788A/ko
Application granted granted Critical
Publication of KR102154412B1 publication Critical patent/KR102154412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은, 기판의 표면에 형성된 오목부 내의 막에 의한 매립 특성을 향상시킨다. (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 공정과, (b) 기판의 온도를 제1 온도에서 제1 온도보다도 높은 제2 온도로 승온시키는 공정과, (c) 제2 온도로 한 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 실리콘 게르마늄막 상에 실리콘막을 형성하는 공정을 갖고, (c)에서, 실리콘막을 형성하면서, 그 하지가 되는 실리콘 게르마늄막을 결정화시킨다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판의 표면에 형성된 오목부 내를 매립하도록 막을 형성하는 기판 처리 공정이 행하여지는 경우가 있다. 성막 방법으로서는, 예를 들어 특허문헌 1 내지 5에 기재된 방법이 알려져 있다.
국제 공개 제2012/029661호 팸플릿 일본 특허 공개 제2013-197307호 공보 일본 특허 공개 제2014-067796호 공보 일본 특허 공개 제2014-060227호 공보 일본 특허 공개 제2016-105457호 공보
본 발명의 목적은, 기판의 표면에 형성된 오목부 내의 막에 의한 매립 특성을 향상시키는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
(a) 제1 온도로 한 기판에 대하여, 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 공정과,
(b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 공정과,
(c) 상기 제2 온도로 한 상기 기판에 대하여, 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 공정
을 갖고, (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키는 기술이 제공된다.
본 발명에 따르면, 기판의 표면에 형성된 오목부 내의 막에 의한 매립 특성을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 일부의 개략 구성도이며, 처리로의 일부를 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스를 도시하는 도면이다.
도 5의 (a)는 저부가 단결정 실리콘으로 구성되고, 측부가 절연막으로 구성되어 있는 오목부를 표면에 갖는 기판의 표면의 단면 확대도이며, (b)는 오목부 내의 표면 상에 시드층이 형성된 기판의 표면의 단면 확대도이며, (c)는 오목부 내를 매립하도록 SiGe막이 형성된 기판의 표면의 단면 확대도이며, (d)는 오목부 내를 매립하는 SiGe막을 하지로 해서 Si막이 형성된 기판의 표면의 단면 확대도이다.
도 6의 (a)는 저부 및 측부가 각각 절연막으로 구성되어 있는 오목부를 표면에 갖는 기판의 표면의 단면 확대도이며, (b)는 오목부 내의 표면 상에 시드층이 형성된 기판의 표면의 단면 확대도이며, (c)는 오목부 내를 매립하도록 SiGe막이 형성된 기판의 표면의 단면 확대도이며, (d)는 오목부 내를 매립하는 SiGe막을 하지로 해서 Si막이 형성된 기판의 표면의 단면 확대도이다.
도 7의 (a)는 기판이 갖는 오목부 내에 시드층 및 SiGe막을 순서대로 형성한 후이며, Si막을 형성하기 전의 기판의 표면의 단면 확대 사진이며, (b)는 기판이 갖는 오목부 내에 시드층 및 SiGe막을 순서대로 형성하고, SiGe막을 하지로 해서 추가로 Si막을 형성한 후의 기판의 표면의 단면 확대 사진이다.
도 8은 기판이 갖는 오목부 내에 시드층 및 SiGe막을 순서대로 형성하고, SiGe막을 하지로 해서 추가로 Si막을 형성한 후의 기판의 표면의 단면 확대 사진이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서 도 1 내지 도 5를 참조하면서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원상으로, 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 설치되어 있다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 설치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 노즐(249a 내지 249c)이, 매니폴드(209)의 측벽을 관통하도록 각각 설치되어 있다. 노즐(249a 내지 249c)에는, 가스 공급관(232a 내지 232c)이 각각 접속되어 있다.
가스 공급관(232a 내지 232c)에는, 가스류의 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 가스 공급관(232d, 232e)이 각각 접속되어 있다. 가스 공급관(232c)의 밸브(243c)보다도 하류측에는, 가스 공급관(232f, 232g)이 각각 접속되어 있다. 가스 공급관(232d 내지 232g)에는, 가스류의 상류측부터 순서대로 MFC(241d 내지 241g) 및 밸브(243d 내지 243g)가 각각 설치되어 있다.
도 2에 도시한 바와 같이, 노즐(249a 내지 249c)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환 형상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a 내지 250c)이 각각 형성되어 있다. 가스 공급 구멍(250a 내지 250c)은, 각각이 평면으로 보아 배기구(231a)와 대향(대면)하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 실리콘(Si) 함유 가스인 실란계 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 실란계 가스로서는, 할로겐 원소 비함유의 수소화규소 가스를 사용할 수 있으며, 예를 들어 모노실란(SiH4, 약칭: MS) 가스나 디실란(Si2H6, 약칭: DS) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, Si와 할로겐 원소를 포함하는 가스, 즉, 할로실란계 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 할로겐 원소에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등이 포함된다. 할로실란계 가스로서는, Si 및 Cl을 포함하는 클로로실란계 가스를 사용할 수 있으며, 예를 들어 디클로로실란(SiH2Cl2, 약칭: DCS) 가스를 사용할 수 있다.
가스 공급관(232c)으로부터는, 게르마늄(Ge) 함유 가스인 게르만계 가스가, MFC(241c), 밸브(243c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다. 게르만계 가스로서는, 할로겐 원소 비함유의 수소화게르마늄 가스를 사용할 수 있으며, 예를 들어 모노게르만(GeH4, 약칭: MG) 가스를 사용할 수 있다.
가스 공급관(232d 내지 232f)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241d 내지 241f), 밸브(243d 내지 243f), 가스 공급관(232a 내지 232c), 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
가스 공급관(232g)으로부터는, 도펀트 가스로서, 예를 들어 불순물(도펀트)을 포함하는 가스가, MFC(241g), 밸브(243g), 가스 공급관(232c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다. 도펀트 가스로서는, III족 원소(제13족 원소) 및 V족 원소(제15족 원소) 중 어느 쪽의 원소이며, 그 단독으로 고체가 되는 원소를 포함하는 가스를 사용할 수 있으며, 예를 들어 V족 원소를 포함하는 가스인 포스핀(PH3, 약칭: PH) 가스를 사용할 수 있다.
주로, 가스 공급관(232a 내지 232c), MFC(241a 내지 241c), 밸브(243a 내지 243c)에 의해, 처리 가스 공급계가 구성된다. 가스 공급관(232g), MFC(241g), 밸브(243g)를 처리 가스 공급계에 포함해서 생각해도 된다. 주로, 가스 공급관(232d 내지 232f), MFC(241d 내지 241f), 밸브(243d 내지 243f)에 의해, 불활성 가스 공급계가 구성된다. 본 명세서에서는, 가스 공급관(232a), MFC(241a), 밸브(243a)를 포함하는 가스 공급계를, 제1 공급계라고도 칭한다. 가스 공급관(232c), MFC(241c), 밸브(243c)를 포함하는 가스 공급계를, 제2 공급계라고도 칭한다.
상술한 각종 공급계 중 어느 것, 또는 모든 공급계는, 밸브(243a 내지 243g)나 MFC(241a 내지 241g) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232g) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232g) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243g)의 개폐 동작이나 MFC(241a 내지 241g)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232g) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 설치되어 있다. 도 2에 도시한 바와 같이, 배기구(231a)는, 평면으로 보아, 웨이퍼(200)를 사이에 두고 노즐(249a 내지 249c)(가스 공급 구멍(250a 내지 250c))과 대향(대면)하는 위치에 설치되어 있다. 배기구(231a)는, 반응관(203)의 측벽 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라서 설치되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 거쳐서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다. 매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 설치되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 설치되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241g), 밸브(243a 내지 243g), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241g)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243g)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 막을 형성하는 기판 처리 시퀀스 예, 즉, 성막 시퀀스 예에 대해서, 주로 도 4를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스에서는,
제1 온도로 한 웨이퍼(200)에 대하여 Si 함유 가스로서의 MS 가스와, Ge 함유 가스로서의 MG 가스를 공급하여, 웨이퍼(200)의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태(비정질 상태)의 실리콘 게르마늄막(SiGe막)을 형성하는 스텝(SiGe막 형성 스텝)과,
웨이퍼(200)의 온도를, 제1 온도에서 제1 온도보다도 높은 제2 온도로 승온시키는 스텝(승온 스텝)과,
제2 온도로 한 웨이퍼(200)에 대하여 Si 함유 가스로서의 MS 가스를 공급하여, SiGe막 상에 실리콘막(Si막)을 형성하는 스텝(Si막 형성 스텝),
을 행하고, Si막 형성 스텝에서는, Si막을 형성하면서, 그 하지가 되는 SiGe막을 결정화시킨다.
또한, 도 4에 도시하는 성막 시퀀스에서는,
SiGe막 형성 스텝을 행하기 전에, 제1 온도 이상 제2 온도 미만의 제3 온도로 한 웨이퍼(200)에 대하여, Si 함유 가스로서 DS 가스를 공급하여, 오목부 내의 표면 상에 시드층을 형성하는 스텝(시드층 형성 스텝)을 행한다. 구체적으로는, 시드층 형성 스텝에서는, 웨이퍼(200)에 대하여 할로겐 원소 함유 가스로서 DCS 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 DS 가스를 공급하는 스텝을 교대로 소정 횟수 행함으로써, 시드층을 형성한다. 그리고 그 후, 즉, 시드층 형성 스텝을 행한 후, SiGe막 형성 스텝을 행하기 전에, 웨이퍼(200)의 온도를, 제3 온도에서 제1 온도로 강온시키는 스텝(강온 스텝)을 행한다.
본 명세서에서는, 상술한 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용한다.
(DCS→DS)×n→MS+MG→MS ⇒ Si/SiGe/Seed
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재했을 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 통해서 매니폴드(209)의 하단을 시일한 상태가 된다.
웨이퍼(200)로서는, 예를 들어 단결정 Si에 의해 구성된 Si 기판, 또는 표면에 단결정 Si막이 형성된 기판을 사용할 수 있다. 도 5의 (a)에 도시하는 바와 같이, 웨이퍼(200)의 표면의 일부에는, 예를 들어 실리콘 산화막(SiO2막, 이하, SiO막이라고도 함) 등의 절연막이 형성되어 있고, 이에 의해, 오목부가 형성되어 있다. 오목부의 저부는 단결정 Si로 구성되어 있고, 오목부의 측부는 절연막으로 구성되어 있다. 웨이퍼(200)의 표면에는, 단결정 Si와 절연막이 노출된 상태로 되어 있다. 절연막은, SiO막 외에, 실리콘 질화막(SiN막), 실리콘 탄화막(SiC막), 실리콘 탄질화막(SiCN막), 실리콘 산질화막(SiON막), 실리콘 산탄화막(SiOC막), 실리콘 산탄질화막(SiOCN막), 실리콘 붕질화막(SiBN막), 실리콘 붕탄질화막(SiBCN막) 등의 Si계 절연막이나, 알루미늄 산화막(AlO막), 하프늄 산화막(HfO막), 지르코늄 산화막(ZrO막), 티타늄 산화막(TiO막) 등의 금속계 절연막이어도 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 성막 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(시드층 형성 스텝)
그 후, 다음 스텝 1, 2를 순차 실행한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 노즐(249b)로부터 DCS 가스를 공급한다. 구체적으로는, 밸브(243b)를 개방하고, 가스 공급관(232b) 내에 DCS 가스를 흘린다. DCS 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 DCS 가스가 공급된다. 이때, 밸브(243d 내지 243f)를 개방하고, 가스 공급관(232d 내지 232f) 내에 N2 가스를 흘리도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 DCS 가스를 공급함으로써, DCS 가스가 갖는 트리트먼트 작용(에칭 작용)에 의해, 웨이퍼(200)의 표면으로부터 자연 산화막이나 불순물 등을 제거할 수 있어, 이 면을 청정화시키는 것이 가능하게 된다. 이에 의해, 웨이퍼(200)의 표면을, 후술하는 스텝 2에서, Si의 흡착, 즉, 시드층의 형성이 진행되기 쉬운 면으로 할 수 있다.
웨이퍼(200)의 표면, 즉, 오목부 내의 표면이 청정화된 후, 밸브(243b)를 폐쇄하고, 처리실(201) 내에의 DCS 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243d 내지 243f)를 개방하고, 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 N2 가스를 공급한다. 노즐(249a 내지 249c)로부터 공급되는 N2 가스는, 퍼지 가스로서 작용하고, 이에 의해, 처리실(201) 내가 퍼지된다(퍼지 스텝).
[스텝 2]
스텝 1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 청정화된 웨이퍼(200)의 표면에 대하여 노즐(249a)로부터 DS 가스를 공급한다. 구체적으로는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 DS 가스를 흘린다. DS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 DS 가스가 공급된다. 이때, 밸브(243d 내지 243f)를 개방하고, 가스 공급관(232d 내지 232f) 내에 N2 가스를 흘리도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 DS 가스를 공급함으로써, 스텝 1에서 청정화된 웨이퍼(200)의 표면에, DS에 포함되는 Si를 흡착시켜, 시드(핵)를 형성하는 것이 가능하게 된다. 후술하는 처리 조건 하에서는, 오목부의 저부를 구성하는 단결정 Si 상에, 핵으로서의 Si 결정을 에피택셜 성장(기상 에피택셜 성장)시킬 수 있다. 또한, 오목부의 측부 등을 구성하는 절연막 상에 형성되는 핵의 결정 구조를, 아몰퍼스(비정질)로 할 수 있다.
웨이퍼(200)의 표면, 즉, 오목부 내의 표면 상에 핵이 형성된 후, 밸브(243a)를 폐쇄하고, 처리실(201) 내에의 DS 가스의 공급을 정지한다. 그리고, 스텝 1의 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
[소정 횟수 실시]
상술한 스텝 1, 2를 교대로, 즉, 동기시키지 않고 비동시에 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 도 5의 (b)에 도시하는 바와 같이, 웨이퍼(200) 상, 즉, 오목부 내의 표면 상에, 시드층(Si시드층)을 형성할 수 있다. 오목부의 저부를 구성하는 단결정 Si 상에는, 시드층으로서 에피택셜 Si층이 성장한다. 또한, 오목부의 측부 등을 구성하는 절연막 상에는, 시드층으로서 아몰퍼스 Si층이 성장한다. 시드층의 두께는, 예를 들어 1 내지 10nm의 범위 내의 두께로 한다.
스텝 1에서의 처리 조건으로서는,
DCS 가스 공급 유량: 10 내지 1000sccm
DCS 가스 공급 시간: 0.5 내지 10분
N2 가스 공급 유량(가스 공급관마다): 0 내지 10000sccm
처리 온도(제3 온도): 350 내지 450℃
처리 압력: 400 내지 1000Pa
이 예시된다.
스텝 2에서의 처리 조건으로서는,
DS 가스 공급 유량: 10 내지 1000sccm
DS 가스 공급 시간: 0.5 내지 10분
이 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지의 처리 조건으로 한다.
스텝 1에서는, DCS 가스 대신에 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스를 사용할 수 있다. 또한, 이들 가스 대신에 테트라플루오로실란(SiF4) 가스, 테트라브로모실란(SiBr4) 가스, 테트라요오도실란(SiI4) 가스 등을 사용할 수 있다. 즉, 클로로실란계 가스 대신에 플루오로실란계 가스, 브로모실란계 가스, 요오도실란계 가스 등의 할로실란계 가스를 사용할 수 있다. 또한, 이들 가스 대신에 염화수소(HCl) 가스, 염소(Cl2) 가스, 트리클로로보란(BCl3) 가스, 불화염소(ClF3) 가스 등의 Si 비함유의 할로겐계 가스를 사용할 수 있다.
스텝 2에서는, DS 가스 대신에 MS 가스, 트리실란(Si3H8) 가스, 테트라실란(Si4H10) 가스, 펜타실란(Si5H12) 가스, 헥사실란(Si6H14) 가스 등의 수소화규소 가스를 사용할 수 있다.
또한, 스텝 2에서는, DS 가스 대신에 모노메틸실란(SiH3CH3, 약칭: MMS) 가스, 디메틸실란(SiH2(CH3)2, 약칭: DMS) 가스, 모노에틸실란(SiH3C2H5, 약칭: MES) 가스, 비닐실란(SiH3C2H3, 약칭: VS) 가스, 모노메틸디실란(SiH3SiH2CH3, 약칭: MMDS) 가스, 헥사메틸디실란((CH3)3-Si-Si-(CH3)3, 약칭: HMDS) 가스, 1,4-디실란부탄(SiH3CH2CH2SiH3, 약칭: 1,4-DSB) 가스, 1,3-디실란부탄(SiH3CH2SiH2CH3, 약칭: 1,3-DSB) 가스, 1,3,5-트리실라펜탄(SiH3CH2SiH2CH2SiH3, 약칭: 1,3,5-TSP) 가스 등의 유기 실란계 가스를 사용할 수 있다.
또한, 스텝 2에서는, DS 가스 대신에 테트라키스디메틸아미노실란(Si[N(CH3)2]4, 약칭: 4DMAS) 가스, 트리스디메틸아미노실란(Si[N(CH3)2]3H, 약칭: 3DMAS) 가스, 비스디에틸아미노실란(Si[N(C2H5)2]2H2, 약칭: BDEAS) 가스, 비스tert-부틸아미노실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스, 디이소프로필아미노실란(SiH3N[CH(CH3)2]2, 약칭: DIPAS) 가스 등의 아미노실란계 가스를 사용하는 것도 가능하다.
스텝 1, 2에서는, N2 가스 대신에 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
(강온 스텝)
시드층 형성 스텝이 종료된 후, 처리실(201) 내의 온도, 즉, 웨이퍼(200)의 온도를, 상술한 제3 온도에서 상술한 제3 온도 이하의 제1 온도로 변경시키도록 히터(207)의 출력을 조정한다. 본 스텝을 행할 때, 밸브(243d 내지 243f)를 개방하고, 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 N2 가스를 공급하여, 처리실(201) 내를 퍼지한다. 처리실(201) 내의 온도, 즉, 웨이퍼(200)의 온도가 제1 온도로 되어 안정된 후, 후술하는 SiGe막 형성 스텝을 개시한다.
(SiGe막 형성 스텝)
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 시드층의 표면에 대하여 노즐(249a)로부터 MS 가스를, 노즐(249c)로부터 MG 가스를 각각 공급한다.
구체적으로는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 MS 가스를 흘린다. MS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 또한, 밸브(243c)를 개방하고, 가스 공급관(232c) 내에 MG 가스를 흘린다. MG 가스는, MFC(241c)에 의해 유량 조정되어, 노즐(249c)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 또한, MS 가스와 MG 가스는 처리실(201) 내에서 혼합되게 된다. 이때, 웨이퍼(200)에 대하여 MS 가스 및 MG 가스가 함께 또한 동시에 공급된다. 이때, 밸브(243d 내지 243f)를 개방하고, 가스 공급관(232d 내지 232f) 내에 N2 가스를 흘리도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 MS 가스 및 MG 가스를 공급함으로써, 웨이퍼(200)의 표면 상, 즉, 웨이퍼(200) 상에 형성된 시드층 상에 Si 및 Ge를 각각 흡착(퇴적)시켜, 오목부 내를 매립하도록 SiGe막을 형성할 수 있다. 도 5의 (c)에 도시하는 바와 같이, 오목부 내를 매립하도록 형성된 SiGe막은, 심 또는 보이드(이하, 이들을 총칭해서 간단히 심 등이라고도 칭함)를 갖는 막이 된다.
또한, 본 스텝에서는, 아몰퍼스 상태, 즉, 비정질 상태의 SiGe막을 형성한다. 즉, 오목부의 저부에 형성되어 있는 시드층(에피택셜 Si층) 상에 아몰퍼스 상태의 SiGe막을 성장시키고, 또한 오목부의 측부 등에 형성되어 있는 시드층(아몰퍼스 Si층) 상에 아몰퍼스 상태의 SiGe막을 성장시킨다. 본 스텝에서 웨이퍼(200) 상에 아몰퍼스 상태의 SiGe막을 형성하고, 후술하는 Si막 형성 스텝 등에서 이 막을 결정화(폴리화)시킴으로써, SiGe막이 갖는 심 등을 소멸시키는 것이 가능하게 된다. 결정화에 의해 심 등이 소멸되는 것은, 아몰퍼스 상태의 SiGe막이 결정화할 때, SiGe막 중에서의 Si 및 Ge 중 적어도 어느 것에 마이그레이션이 발생하는 것이나, Si 및 Ge 중 적어도 어느 것의 결정 핵이 성장하는 것 등이 요인으로 되어, 심 등이 그것들의 Si나 Ge에 의해 매립되기 때문이라고 생각된다. 또한, 본 스텝에서, 아몰퍼스와 폴리(다결정)의 혼정 상태의 SiGe막을 형성해도, 어느 정도의 심 등의 매립 효과(상술한 심 등의 소멸 효과)를 얻는 것은 가능하다. 그러나, SiGe막의 전체를, 폴리 상태를 포함하지 않는 아몰퍼스 상태로 하는 것이, 보다 큰 심 등의 매립 효과가 얻어지는 점에서 더 바람직하다.
상술한 심 등의 매립 효과를 효과적으로 얻기 위해서는, 웨이퍼(200) 상에 형성되는 SiGe막의 Ge 농도를, 5at％ 이상 80at％ 이하, 바람직하게는 20at％ 이상 80at％ 이하, 보다 바람직하게는 50at％ 이상 60at％ 이하의 농도로 하는 것이 바람직하다.
SiGe막의 Ge 농도가 5at％ 미만이 되면, 후술하는 Si막 형성 스텝의 온도 조건, 즉, 제2 온도의 온도 조건 하에서는, SiGe막의 결정화가 진행되기 어려워져, SiGe막이 아몰퍼스 상태를 유지하는 경우가 있다. 이 경우, 상술한 심 등의 매립 효과를 얻을 수 없게 되는 경우가 있다. SiGe막의 Ge 농도를 5at％ 이상의 농도로 함으로써, 제2 온도의 온도 조건 하에서 SiGe막의 결정화를 진행시키는 것이 가능하게 되고, SiGe막 중에서의 Si 및 Ge 중 적어도 어느 것을 마이그레이션시키는 것이나, Si 및 Ge 중 적어도 어느 것의 결정 핵을 성장시키는 것이 가능하게 되어, 상술한 심 등의 매립 효과가 얻어지게 된다. SiGe막의 Ge 농도를 20at％ 이상의 농도로 함으로써, 상술한 제2 온도 하에서의 SiGe막의 결정화를 확실하게 행하는 것이 가능하게 되고, 상술한 심 등의 매립 효과를 확실하게 얻을 수 있게 된다. SiGe막의 Ge 농도를 50at％ 이상의 농도로 함으로써, 상술한 제2 온도 하에서의 SiGe막의 결정화를 보다 확실하게 행하는 것이 가능하게 되고, 상술한 심 등의 매립 효과를 보다 확실하게 얻을 수 있게 된다.
SiGe막의 Ge 농도가 80％를 초과하면, 본 스텝에서 형성하는 SiGe막이, 아몰퍼스 상태로는 되지 않고, 폴리 상태로 되는 경우가 있다. 그 결과, Si막 형성 스텝 등을 행함으로써 얻어져야 하는 상술한 심 등의 매립 효과를 얻을 수 없게 되는 경우가 있다. SiGe막의 Ge 농도를 80％ 이하의 농도로 함으로써, 본 스텝에서 형성하는 SiGe막을 아몰퍼스 상태로 할 수 있고, Si막 형성 스텝 등을 행할 때, 상술한 심 등의 매립 효과를 얻을 수 있게 된다. SiGe막의 Ge 농도를 60％ 이하의 농도로 함으로써, 본 스텝에서 형성하는 SiGe막을 확실하게 아몰퍼스 상태로 할 수 있고, Si막 형성 스텝 등을 행할 때, 상술한 심 등의 매립 효과를 확실하게 얻을 수 있게 된다.
따라서, 웨이퍼(200) 상에 형성되는 SiGe막의 Ge 농도는, 5at％ 이상 80at％ 이하, 바람직하게는 20at％ 이상 80at％ 이하, 보다 바람직하게는 50at％ 이상 60at％ 이하의 농도로 하는 것이 바람직하다. 이러한 Ge 농도를 갖는 아몰퍼스 상태의 SiGe막은, 적어도 아몰퍼스 상태의 Si막이 형성되는 온도, 예를 들어 후술하는 Si막 형성 스텝의 처리 온도(제2 온도)에 노출됨으로써 결정화되어, 상술한 심 등의 매립 효과를 발생시킬 수 있다.
SiGe막 형성 스텝에서의 처리 조건으로서는,
MS 가스 공급 유량: 10 내지 2000sccm
MG 가스 공급 유량: 10 내지 2000sccm
각 가스 공급 시간: 1 내지 300분
N2 가스 공급 유량(가스 공급관마다): 0 내지 20000sccm
처리 온도(제1 온도): 300℃ 이상 450℃ 이하, 바람직하게는 300℃ 이상 400℃ 이하, 보다 바람직하게는 300℃ 이상 370℃ 미만
처리 압력: 1 내지 1000Pa, 바람직하게는 66.5 내지 133Pa
이 예시된다.
처리 온도가 300℃ 미만이 되면, 웨이퍼(200) 상에 형성되는 SiGe막의 성막 레이트가 매우 낮아져, 성막 처리를 진행시키는 것이 곤란해지는 경우가 있다. 처리 온도를 300℃ 이상의 온도로 함으로써, 웨이퍼(200) 상에의 SiGe막의 형성을, 실용적인 성막 레이트로 진행시키는 것이 가능하게 된다. 처리 온도가 450℃를 초과하면, 웨이퍼(200) 상에 형성되는 SiGe막을 아몰퍼스 상태로 하는 것이 곤란해지는 경우가 있다. 예를 들어, 처리 온도가 450℃를 초과하고, 530℃ 미만의 온도가 되면, 웨이퍼(200) 상에 형성되는 SiGe막의 일부가 폴리(다결정) 상태로 되는 경우가 있다. 또한, 처리 온도가 530℃ 이상이 되면, 웨이퍼(200) 상에 형성되는 SiGe막의 전체가 폴리 상태로 되는 경우가 있다. 처리 온도를 450℃ 이하의 온도로 함으로써, 웨이퍼(200) 상에 형성되는 SiGe막의 전체를 아몰퍼스 상태로 하는 것이 가능하게 된다. 처리 온도를 400℃ 이하의 온도로 함으로써, 상술한 효과를 확실하게 얻을 수 있게 된다. 또한, 제1 온도를, 제2 온도보다도 낮고 또한 제3 온도 이하의 온도로 함으로써, 상술한 효과를 용이하게 얻을 수 있게 된다. 또한, 제1 온도를, 제2 온도보다도 낮고 또한 제3 온도보다도 낮은 온도로 함으로써, 상술한 효과를 보다 용이하게 얻을 수 있게 된다.
또한, 처리 온도를 300℃ 이상 370℃ 미만의 온도로 했을 경우, 웨이퍼(200) 상에 형성되는 SiGe막을 보다 확실하게 아몰퍼스 상태로 하는 것이 가능하게 될 뿐만 아니라, 이 막의 Ge 농도를 높이는 것이 용이하게 된다. 왜냐하면, MS 가스의 열분해 온도는 370℃ 정도이고, MG 가스의 열분해 온도는 280℃ 정도이고, 여기에 나타낸 온도 조건은, 처리실(201) 내에서, MS 가스가 단독으로 존재했을 경우에 MS 가스가 열분해하지 않고, MG 가스가 단독으로 존재했을 경우에 MG 가스가 열분해하는 온도이다. 이러한 온도 조건 하이면, 처리실(201) 내에서의 MG 가스의 열분해율을, 처리실(201) 내에서의 MS 가스의 열분해율보다도 크게 할 수 있어, 웨이퍼(200) 상에 형성되는 SiGe막의 Ge 농도를 높이는 것이 용이하게 된다. 또한, 여기에 나타낸 온도 조건, 즉, 처리실(201) 내에서 MS 가스가 단독으로 존재했을 경우에 MS 가스가 열분해하지 않는 비교적 낮은 온도 조건이어도, MG 가스의 촉매 작용에 의해, MG 가스와 혼합한 MS 가스를 분해시키는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 막 내에 Si를 포함시키는 것이 가능하게 됨과 함께, 웨이퍼(200) 상에서의 SiGe막의 형성을 실용적인 성막 레이트로 진행시키는 것이 가능하게 된다.
웨이퍼(200) 상에의 SiGe막의 형성이 완료된 후, 밸브(243a, 243c)를 폐쇄하고, 처리실(201) 내에의 MS 가스 및 MG 가스의 공급을 각각 정지한다. 그리고, 상술한 스텝 1의 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
본 스텝에서는, MS 가스 대신에 상술한 각종 수소화규소 가스나, 상술한 각종 할로실란계 가스나, 상술한 각종 유기 실란계 가스나, 상술한 각종 아미노실란계 가스를 사용할 수 있다.
또한, 본 스텝에서는, MG 가스와 같은 수소화게르마늄 가스 대신에 MG 가스와 마찬가지의 열분해 온도를 갖는 유기 게르만계 가스나, MG 가스와 마찬가지의 열분해 온도를 갖는 아미노게르만계 가스를 사용하는 것도 가능하다.
(승온 스텝)
SiGe막 형성 스텝이 종료된 후, 처리실(201) 내의 온도, 즉, 웨이퍼(200)의 온도를, 상술한 제1 온도에서, 상술한 제1 온도보다도 높은 제2 온도로 변경시키도록, 히터(207)의 출력을 조정한다. 본 스텝을 행할 때, 밸브(243d 내지 243f)를 개방하고, 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 N2 가스를 공급하여, 처리실(201) 내를 퍼지한다. 처리실(201) 내의 온도, 즉, 웨이퍼(200)의 온도가 제2 온도로 되어 안정된 후, 후술하는 Si막 형성 스텝을 개시한다. 또한, 본 스텝, 즉, 승온 스텝의 실시 기간 중에, 웨이퍼(200) 상에 형성된 SiGe막의 결정화를 개시시키는 것이 가능하게 된다. 이 결정화는, 후술하는 Si막 형성 스텝에서도 계속해서 진행되어, Si막 형성 스텝에서 완료된다.
(Si막 형성 스텝)
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 아몰퍼스 상태의 SiGe막의 표면에 대하여 노즐(249a)로부터 MS 가스를 공급한다.
구체적으로는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 MS 가스를 흘린다. MS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 MS 가스가 공급된다. 이때, 밸브(243d 내지 243f)를 개방하고, 가스 공급관(232d 내지 232f) 내에 N2 가스를 흘리도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 MS 가스를 공급함으로써, 웨이퍼(200)의 표면 상, 즉, 웨이퍼(200) 상에 형성된 SiGe막 상에 Si를 흡착(퇴적)시켜, Si막을 형성할 수 있다. 후술하는 처리 조건 하에서는, 웨이퍼(200) 상에 형성되는 Si막의 결정 구조는, 아몰퍼스 상태, 폴리(다결정)상태, 또는 아몰퍼스와 폴리의 혼정 상태가 된다. 또한, 도 5의 (d)에서는, SiGe막 상에 아몰퍼스 상태의 Si막을 형성하는 예를 도시하고 있다. Si막은, SiGe막의 표면을 전체적으로 덮도록 형성하는 것이 바람직하다.
본 스텝을 행함으로써, 웨이퍼(200) 상에 형성된 SiGe막의 결정화를 더욱 진행시키는 것이 가능하게 된다. 그리고, SiGe막 중에서의 Si 및 Ge 중 적어도 어느 것에 마이그레이션을 발생시키거나, Si 및 Ge 중 적어도 어느 것의 결정 핵을 성장시키거나 하는 것이 가능하게 된다. 결과로서, 도 5의 (d)에 도시하는 바와 같이, SiGe막이 갖고 있던 심 또는 보이드를, Si나 Ge의 마이그레이션 및 Si나 Ge의 결정 핵의 성장 중 적어도 어느 것에 의해 매립해서 소멸시키는 것이 가능하게 된다. 또한, SiGe막의 결정화에 수반하는 Si나 Ge의 마이그레이션이나 Si나 Ge의 결정 핵의 성장 등의 현상은, Si막 형성 스텝뿐만 아니라, 상술한 승온 스텝에서도 진행되는 경우가 있다.
Si막 형성 스텝에서의 처리 조건으로서는,
MS 가스 공급 유량: 10 내지 2000sccm
MS 가스 공급 시간: 1 내지 300분
N2 가스 공급 유량(가스 공급관마다): 0 내지 20000sccm
처리 온도(제2 온도): 500 내지 650℃
처리 압력: 30 내지 200Pa
이 예시된다.
또한, 처리 온도를 550℃ 이하, 바람직하게는 530℃ 이하로 함으로써, 아몰퍼스 상태의 Si막을 형성하는 것이 가능하게 되고, 처리 온도를 600℃ 이상으로 함으로써, 폴리 상태의 Si막을 형성하는 것이 가능하게 되고, 처리 온도를 그것들의 중간의 온도로 함으로써, 아몰퍼스와 폴리의 혼정 상태의 Si막을 형성하는 것이 가능하게 된다.
웨이퍼(200) 상에의 Si막의 형성, 및 SiGe막의 결정화가 각각 완료된 후, 밸브(243a)를 폐쇄하고, 처리실(201) 내에의 MS 가스의 공급을 정지한다. 그리고, 상술한 스텝 1의 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
본 스텝에서는, MS 가스 대신에 상술한 각종 수소화규소 가스나, 상술한 각종 할로실란계 가스를 사용할 수 있다.
(애프터 퍼지 및 대기압 복귀)
Si막 형성 스텝이 종료된 후, 처리실(201) 내의 온도, 즉, 웨이퍼(200)의 온도를 제2 온도에서 제3 온도로 강하시키면서(강온), 노즐(249a 내지 249c) 각각으로부터 퍼지 가스로서의 N2 가스를 처리실(201) 내에 공급하고, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 통해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) SiGe막 형성 스텝에서, 웨이퍼(200)의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 SiGe막을 형성하고, 그 후에 행하는 Si막 형성 스텝에서, 이 SiGe막을 결정화시킴으로써, 아몰퍼스 상태의 SiGe막이 갖고 있던 심 등을 소멸시키는 것이 가능하게 된다. 즉, 웨이퍼(200)의 표면에 형성된 오목부 내의 SiGe막에 의한 매립 특성을 향상시키는 것이 가능하게 된다.
(b) SiGe막 형성 스텝에서, 웨이퍼(200) 상에 형성되는 SiGe막의 Ge 농도를, 5at％ 이상 80at％ 이하, 바람직하게는 20at％ 이상 80at％ 이하, 보다 바람직하게는 50at％ 이상 60at％ 이하의 농도로 함으로써, 상술한 심 등의 매립 효과(심 등의 소멸 효과)가 확실하게 얻어지게 된다.
(c) SiGe막 형성 스텝에서, 처리 온도(제1 온도)를 300℃ 이상 450℃ 이하, 바람직하게는 300℃ 이상 400℃ 이하, 보다 바람직하게는 300℃ 이상 370℃ 미만의 온도로 함으로써, 상술한 심 등의 매립 효과(심 등의 소멸 효과)가 확실하게 얻어지게 된다.
(d) 제1 온도≤제3 온도<제2 온도로 함으로써, 상술한 심 등의 매립 효과를 효율적이면서 또한 효과적으로 얻는 것이 가능하게 된다. 또한, 제1 온도<제3 온도<제2 온도로 함으로써, 상술한 심 등의 매립 효과를 보다 효율적이면서 또한 효과적으로 얻는 것이 가능하게 된다. 또한, 이들과 같이, 각 스텝간의 처리 온도의 밸런스를 제어함으로써, 각 스텝에서 적정한 반응을 발생시켜, 이들 일련의 처리를, 효율적이면서 또한 효과적으로 진행시키는 것이 가능하게 된다.
(e) Si막 형성 스텝의 처리 온도(제2 온도)로서, SiGe막 상에 형성되는 Si막이 아몰퍼스 상태로 되는 비교적 낮은 온도를 선택함으로써, 웨이퍼(200)의 열 이력을 양호하게 관리하는 것이 가능하게 된다. 또한, Si막 형성 스텝의 처리 온도(제2 온도)로서, SiGe막 상에 형성되는 Si막이 폴리 상태, 또는, 아몰퍼스와 폴리의 혼정 상태로 되는 비교적 높은 온도를 선택함으로써, SiGe막 중에서의 Si나 Ge의 마이그레이션이나 핵 성장을 활성화시켜, 결정화에 필요한 시간을 단축시키는 것이 가능하게 된다.
(f) 승온 스텝의 실시 기간 중에 SiGe막의 결정화를 개시하고, Si막 형성 스텝에서 그 결정화를 완료시킴으로써, 기판 처리 전체의 소요 시간을 단축시키는 것이 가능하게 된다.
(g) SiGe막 상에 Si막을 형성함으로써, 웨이퍼(200)를 대기에 노출했을 때 등의 SiGe막의 산화, 즉, SiGe막의 저항 증가를 피하는 것이 가능하게 된다. 또한, Si막을, SiGe막의 표면을 전체적으로 덮도록 형성함으로써, SiGe막의 산화를, 그 주면 전역에 걸쳐 확실하게 피하는 것이 가능하게 된다.
(h) 본 실시 형태의 방법에 의하면, 데포지션→에칭→데포지션과 같은 비교적 복잡한 프로세스(DED 프로세스)를 사용하지 않고 오목부 내의 매립 특성을 향상시킬 수 있으므로, 기판 처리의 제어를 간소화시키고, 또한 기판 처리의 생산성을 향상시키는 것이 가능하게 된다.
(i) 본 실시 형태의 방법에 의하면, DED 프로세스를 사용하지 않으므로, 웨이퍼(200) 상에 형성되는 막의 표면 조도 등을 향상시키는 것이 용이하게 되는 경향이 있다. 여기서 표면 조도란, 웨이퍼 면내에서의 막의 고저차(표면 조도)를 의미하고 있다. 표면 조도가 양호해진다는 것은, 막의 표면이 평활해지는 것을 의미하고 있다.
(j) 시드층 형성 스텝을 행함으로써, SiGe막의 인큐베이션 타임을 단축시켜, 기판 처리 전체의 소요 시간을 단축시키는 것이 가능하게 된다. 또한, 시드층 형성 스텝에서는, DCS 가스에 의한 트리트먼트 효과를 이용함으로써, 시드층의 단차 피복성을 향상시키거나, 시드층을 치밀화시키거나 하는 것이 가능하게 된다.
(k) 상술한 효과는, MS 가스, DS 가스 이외의 상술한 각종 Si 함유 가스를 사용하는 경우나, DCS 이외의 상술한 각종 할로겐 원소 함유 가스를 사용하는 경우나, MG 가스 이외의 상술한 각종 Ge 함유 가스를 사용하는 경우나, N2 가스 이외의 상술한 각종 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태는, 상술한 성막 시퀀스에 한정되지 않고, 이하에 나타내는 변형예와 같이 변경할 수 있다. 이들 변형예는 임의로 조합할 수 있다. 특별히 설명이 없는 한, 각 변형예의 각 스텝에서의 처리 수순, 처리 조건은, 상술한 기판 처리 시퀀스의 각 스텝에서의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
(변형예 1)
도 6의 (a)에 도시한 바와 같은, 표면에 오목부가 형성되고, 오목부의 저부 및 측부가 각각 SiO막 등의 절연막에 의해 구성되어 있는 웨이퍼(200)에 대하여 상술한 일련의 처리를 행하도록 해도 된다.
이 경우, 상술한 시드층 형성 스텝과 마찬가지의 스텝을 행함으로써, 도 6의 (b)에 도시하는 바와 같이, SiO막 상에, 시드층(Si 시드층)으로서, 아몰퍼스 Si층을 성장시킬 수 있다. 또한, 상술한 강온 스텝과 마찬가지의 스텝, 및 상술한 SiGe막 형성 스텝과 마찬가지의 스텝을 행함으로써, 도 6의 (c)에 도시하는 바와 같이, 시드층으로서의 아몰퍼스 Si층 상에 아몰퍼스 상태의 SiGe막을 형성할 수 있다.
그리고, 상술한 승온 스텝과 마찬가지의 스텝, 및 상술한 Si막 형성 스텝과 마찬가지의 스텝을 순차 행함으로써, 도 6의 (d)에 도시하는 바와 같이, SiGe막 상에, 아몰퍼스 상태, 폴리 상태, 또는 아몰퍼스와 폴리의 혼정 상태의 Si막을 형성하면서, 그 하지가 되는 SiGe막을 결정화시켜, 아몰퍼스 상태의 SiGe막이 갖고 있던 심 등을 소멸시키는 것이 가능하게 된다. 또한, 도 6의 (d)에서는, SiGe막 상에 아몰퍼스 상태의 Si막을 형성하는 예를 도시하고 있다. 본 변형예에서도, 상술한 성막 시퀀스와 마찬가지의 효과가 얻어진다.
(변형예 2)
이하에 나타내는 성막 시퀀스와 같이, 시드층 형성 스텝에서는, 웨이퍼(200)에 대하여 DCS 가스와 같은 상술한 할로겐 원소 함유 가스와, DIPAS 가스 등의 상술한 각종 아미노실란계 가스를 교대로 공급하도록 해도 된다. 본 변형예에서도, 상술한 성막 시퀀스와 마찬가지의 효과가 얻어진다.
(DCS→DIPAS)×n→MS+MG→MS ⇒ Si/SiGe/Seed
(DIPAS→DCS)×n→MS+MG→MS ⇒ Si/SiGe/Seed
(변형예 3)
이하에 나타내는 성막 시퀀스와 같이, 시드층 형성 스텝에서는, 웨이퍼(200)에 대하여 DCS 가스와 같은 할로겐 원소 함유 가스를 공급하지 않고, DIPAS 가스와 같은 상술한 각종 아미노실란계 가스나 DS 가스와 같은 상술한 각종 수소화규소 가스를 공급하도록 해도 된다. 본 변형예에서도, 상술한 성막 시퀀스와 마찬가지의 효과가 얻어진다.
DIPAS→MS+MG→MS ⇒ Si/SiGe/Seed
DS→MS+MG→MS ⇒ Si/SiGe/Seed
(DIPAS→DS)×n→MS+MG→MS ⇒ Si/SiGe/Seed
(DS→DIPAS)×n→MS+MG→MS ⇒ Si/SiGe/Seed
(변형예 4)
이하에 나타내는 성막 시퀀스와 같이, 시드층 형성 스텝에서는, 웨이퍼(200)에 대하여 HCl 가스와 같은 할로겐 원소 함유 가스와, DS 가스와 같은 Si 함유 가스를 이 순서대로 공급하도록 해도 된다. 본 변형예에서도, 상술한 성막 시퀀스와 마찬가지의 효과가 얻어진다.
HCl→DS→MS+MG→MS ⇒ Si/SiGe/Seed
(변형예 5)
이하에 나타내는 성막 시퀀스와 같이, 시드층 형성 스텝을 실시하지 않아도 된다. 본 변형예에서도, 상술한 성막 시퀀스와 거의 마찬가지의 효과가 얻어진다.
MS+MG→MS ⇒ Si/SiGe
(변형예 6)
이하에 나타내는 성막 시퀀스와 같이, SiGe막 형성 스텝에서는, MS 가스와 MG 가스를 교대로 공급해도 된다. 본 변형예에서도 상술한 성막 시퀀스와 마찬가지의 효과가 얻어진다.
(DCS→DS)×n1→(MS→MG)×n2→MS ⇒ Si/SiGe/Seed
(DCS→DS)×n1→(MG→MS)×n2→MS ⇒ Si/SiGe/Seed
(변형예 7)
이하에 나타내는 성막 시퀀스와 같이, SiGe막 형성 스텝 및 Si막 형성 스텝 중 적어도 어느 것의 스텝에서는, 밸브(243g)를 개방하고, 웨이퍼(200)에 대한 PH 가스의 공급을 실시하여, 웨이퍼(200) 상에 형성되는 막(SiGe막, Si막) 중에 P를 도핑하도록 해도 된다. 본 변형예에서도, 상술한 성막 시퀀스와 마찬가지의 효과가 얻어진다.
(DCS→DS)×n→MS+MG+PH→MS ⇒ Si/P 도프 SiGe/Seed
(DCS→DS)×n→MS+MG→MS+PH ⇒ P 도프 Si/SiGe/Seed
(DCS→DS)×n→MS+MG+PH→MS+PH ⇒ P 도프 Si/P 도프 Si/Seed
PH 가스의 공급 유량은, 예를 들어 0.1 내지 500sccm의 범위 내의 유량으로 할 수 있다. 또한, PH 가스 대신에 아인산(H3PO3) 가스, 염화포스포릴(POCl3) 가스, 아르신(AsH3) 가스 등의 V족 원소이며 그 단독으로 고체가 되는 원소(P, 비소(As) 등)를 포함하는 가스를 사용할 수 있다. 또한, V족 원소를 포함하는 이들 가스 대신에 디보란(B2H6) 가스, 트리클로로보란(BCl3) 가스 등의 III족 원소이며 그 단독으로 고체가 되는 원소(붕소(B) 등)를 포함하는 가스 등을 사용할 수도 있다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 단, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
상술한 실시 형태에서는, 처리실(201) 내에의 각종 가스(Si 함유 가스, Ge 함유 가스, 할로겐 원소 함유 가스, 도펀트 가스, 불활성 가스)의 공급을, 길이(높이)가 대략 동등한 복수의 노즐(249a 내지 249c)을 사용해서 행하는 예에 대해서 설명했지만, 본 발명은 이러한 양태에 한정되지 않는다. 예를 들어, 처리실(201) 내에의 각종 가스의 공급을, 처리실(201) 내에서 높이가 상이한 복수 개소로부터 각각 가스를 분출시키도록 구성된 길이(높이)가 상이한 복수개의 노즐을 사용해서 행하도록 해도 된다. 이와 같은 구성에 의하면, 처리실(201) 내에서의 각종 가스의 분압의 높이 방향의 분포를 세밀하게 조정할 수 있어, 웨이퍼(200) 상에 형성되는 막의 웨이퍼간 막 두께 균일성(배치내 균일성) 등을 향상시키는 것이 가능하게 된다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 성막을 행할 수 있고, 이것들과 마찬가지의 효과가 얻어진다.
상술한 실시 형태의 방법에 의해 형성한 SiGe막은, 오목부 내에서 높은 매립 특성을 가지므로, 또한 Ge를 포함함으로써 낮은 저항률을 가지므로, 콘택트 홀의 매립에 의한 콘택트 플러그의 형성 등의 용도에, 적합하게 사용하는 것이 가능하다.
상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
실시예 1로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스에 의해, 저부 및 측부가 각각 SiO막으로 구성되어 있는 오목부를 표면에 갖는 웨이퍼 상에 시드층, SiGe막, Si막을 이 순서대로 형성하였다. Si막 형성 스텝에서는, SiGe막 상에 형성되는 Si막이 아몰퍼스 상태로 되는 온도 조건을 선택하였다. 다른 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 소정의 조건으로 하였다. 그리고, SiGe막 형성 스텝 실시 후이며 Si막 형성 스텝 실시 전(SiGe막의 결정화 전)의 오목부 내의 모습, 및 Si막 형성 스텝 실시 후(SiGe막의 결정화 후)의 오목부 내의 모습을 각각 관찰하였다. 도 7의 (a)에, SiGe막의 결정화 전의 오목부 내의 SEM 사진을, 도 7의 (b)에, SiGe막의 결정화 후의 오목부 내의 SEM 사진을 각각 나타낸다. 도 7의 (a)에 의하면, 결정화 전의 SiGe막은 심을 갖고 있는 것에 반해, 도 7의 (b)에 의하면, 결정화 후의 SiGe막은 심을 갖고 있지 않음을 알 수 있다. 즉, 시드층 형성 스텝 내지 Si막 형성 스텝에 이르는 일련의 스텝을 실시함으로써, 아몰퍼스 상태의 SiGe막이 갖고 있던 심을 소멸시켜, 오목부 내에 형성되는 SiGe막을 심리스의 상태로 하는 것이 가능한 것을 알 수 있다.
실시예 2로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 성막 시퀀스에 의해, 저부가 단결정 Si로 구성되고, 측부가 SiO막으로 구성되어 있는 오목부를 표면에 갖는 웨이퍼 상에 시드층, SiGe막, Si막을 이 순서대로 형성하였다. 각 스텝에서의 처리 조건은, 실시예 1의 각 스텝에서의 처리 조건과 마찬가지로 하였다. 그리고, Si막 형성 스텝 실시 후(SiGe막의 결정화 후)의 오목부 내의 모습을 관찰하였다. 도 8에, SiGe막의 결정화 후의 오목부 내의 SEM 사진을 나타낸다. 도 8에 의하면, 결정화 후의 SiGe막은 심 등을 갖고 있지 않음을 알 수 있다. 즉, 시드층 형성 스텝 내지 Si막 형성 스텝에 이르는 일련의 스텝을 실시함으로써, 실시예 1과 마찬가지로, 오목부 내에 형성되는 SiGe막을 심리스의 상태로 하는 것이 가능한 것을 알 수 있다. 또한, 도 8에 도시하는 바와 같이, SiGe막의 결정화 후에도, 단결정 Si 상의 시드층은 에피택셜 상태를 유지하고 있고, SiO막 상의 시드층은 아몰퍼스 상태를 유지하고 있는 것을 알 수 있다.

Claims (20)

  1. (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 공정과,
    (b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 공정과,
    (c) 상기 제2 온도로 한 상기 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 공정
    을 갖고,
    (c)에서 형성하는 상기 실리콘막은, 아몰퍼스 상태, 다결정 상태 또는 아몰퍼스와 다결정의 혼정 상태이고,
    (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    (a)에서 형성하는 상기 실리콘 게르마늄막은, 5at％ 이상 80at％ 이하의 게르마늄 농도를 갖는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    (a)에서 형성하는 상기 실리콘 게르마늄막은, 20at％ 이상 80at％ 이하의 게르마늄 농도를 갖는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    (a)에서 형성하는 상기 실리콘 게르마늄막은, 50at％ 이상 60at％ 이하의 게르마늄 농도를 갖는, 반도체 장치의 제조 방법.
  5. (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 공정과,
    (b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 공정과,
    (c) 상기 제2 온도로 한 상기 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 공정
    을 갖고,
    (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키고,
    (a)에서 형성하는 상기 실리콘 게르마늄막은, 적어도 아몰퍼스 상태의 실리콘막이 형성되는 온도에 노출됨으로써 결정화되는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 제1 온도를 300℃ 이상 450℃ 이하로 하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 제1 온도를 300℃ 이상 400℃ 이하로 하는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 제1 온도를, 상기 제1 실리콘 함유 가스가 단독으로 존재했을 경우에 상기 제1 실리콘 함유 가스가 열분해하지 않고, 상기 게르마늄 함유 가스가 단독으로 존재했을 경우에 상기 게르마늄 함유 가스가 열분해하는 온도로 하는, 반도체 장치의 제조 방법.
  9. 삭제
  10. (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 공정과,
    (b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 공정과,
    (c) 상기 제2 온도로 한 상기 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 공정
    을 갖고,
    (c)에서 형성하는 상기 실리콘막은, 아몰퍼스 상태이고,
    (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키는, 반도체 장치의 제조 방법.
  11. (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 공정과,
    (b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 공정과,
    (c) 상기 제2 온도로 한 상기 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 공정
    을 갖고,
    (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키고,
    (b)의 실시 기간 중에 상기 실리콘 게르마늄막의 결정화를 개시하고, (c)에서 그 결정화를 완료시키는, 반도체 장치의 제조 방법.
  12. (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 공정과,
    (b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 공정과,
    (c) 상기 제2 온도로 한 상기 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 공정
    을 갖고,
    (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키고,
    (c), 또는 (b) 및 (c)에서의 상기 실리콘 게르마늄막의 결정화에 의해, 상기 실리콘 게르마늄막 중에서의 실리콘 및 게르마늄 중 적어도 어느 것에 마이그레이션을 발생시키는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    (c), 또는 (b) 및 (c)에서의 상기 실리콘 게르마늄막의 결정화에 의해, 상기 실리콘 게르마늄막 중에서의 실리콘 및 게르마늄 중 적어도 어느 것의 결정 핵을 성장시키는, 반도체 장치의 제조 방법.
  14. (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 공정과,
    (b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 공정과,
    (c) 상기 제2 온도로 한 상기 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 공정
    을 갖고,
    (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키고,
    (a)에서 형성하는 상기 실리콘 게르마늄막은 심 또는 보이드를 갖고,
    (c), 또는 (b) 및 (c)에서의 상기 실리콘 게르마늄막의 결정화에 의해, 상기 실리콘 게르마늄막이 갖는 심 또는 보이드를 소멸시키는, 반도체 장치의 제조 방법.
  15. (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 공정과,
    (b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 공정과,
    (c) 상기 제2 온도로 한 상기 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 공정
    을 갖고,
    (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키고,
    (a) 전에, (d) 상기 제1 온도 이상 상기 제2 온도 미만의 제3 온도로 한 상기 기판에 대하여 제3 실리콘 함유 가스를 공급하여, 상기 오목부 내의 표면 상에 시드층을 형성하는 공정을 추가로 갖는, 반도체 장치의 제조 방법.
  16. (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 공정과,
    (b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 공정과,
    (c) 상기 제2 온도로 한 상기 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 공정
    을 갖고,
    (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키고,
    (a) 전에, (d) 상기 제1 온도보다도 높고 상기 제2 온도 미만의 제3 온도로 한 상기 기판에 대하여 제3 실리콘 함유 가스를 공급하여, 상기 오목부 내의 표면 상에 시드층을 형성하는 공정과,
    (e) 상기 기판의 온도를 상기 제3 온도에서 상기 제1 온도로 강온시키는 공정
    을 추가로 갖는, 반도체 장치의 제조 방법.
  17. 제15항에 있어서,
    상기 오목부의 저부가 단결정 실리콘으로 구성되고, 상기 오목부의 측부가 절연막으로 구성되고,
    (d)에서는, 상기 단결정 실리콘 상에, 상기 시드층으로서 에피택셜 실리콘층을 성장시키고, 상기 절연막 상에, 상기 시드층으로서 아몰퍼스 실리콘층을 성장시키고,
    (a)에서는, 상기 에피택셜 실리콘층 상에 아몰퍼스 상태의 상기 실리콘 게르마늄막을 성장시키고, 상기 아몰퍼스 실리콘층 상에 아몰퍼스 상태의 상기 실리콘 게르마늄막을 성장시키는, 반도체 장치의 제조 방법.
  18. 제15항에 있어서,
    상기 오목부의 저부 및 측부가 절연막으로 구성되고,
    (d)에서는, 상기 절연막 상에, 상기 시드층으로서 아몰퍼스 실리콘층을 성장시키고,
    (a)에서는, 상기 아몰퍼스 실리콘층 상에 아몰퍼스 상태의 상기 실리콘 게르마늄막을 성장시키는, 반도체 장치의 제조 방법.
  19. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 실리콘 함유 가스를 공급하는 제1 공급계와,
    상기 처리실 내의 기판에 대하여 게르마늄 함유 가스를 공급하는 제2 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내에서,
    (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 상기 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 처리와, (b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 처리와, (c) 상기 제2 온도로 한 상기 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 처리를 행하게 하고 - (c)에서 형성하는 상기 실리콘막은, 아몰퍼스 상태, 다결정 상태 또는 아몰퍼스와 다결정의 혼정 상태임 -, (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키도록, 상기 제1 공급계, 상기 제2 공급계 및 상기 히터를 제어하도록 구성되는 제어부
    를 갖는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에서,
    (a) 제1 온도로 한 기판에 대하여 제1 실리콘 함유 가스와 게르마늄 함유 가스를 공급하여, 상기 기판의 표면에 형성된 오목부 내를 매립하도록 아몰퍼스 상태의 실리콘 게르마늄막을 형성하는 수순과,
    (b) 상기 기판의 온도를 상기 제1 온도에서 상기 제1 온도보다도 높은 제2 온도로 승온시키는 수순과,
    (c) 상기 제2 온도로 한 상기 기판에 대하여 제2 실리콘 함유 가스를 공급하여, 상기 실리콘 게르마늄막 상에 실리콘막을 형성하는 수순과 - (c)에서 형성하는 상기 실리콘막은, 아몰퍼스 상태, 다결정 상태 또는 아몰퍼스와 다결정의 혼정 상태임 -,
    (c)에서, 상기 실리콘막을 형성하면서, 그 하지가 되는 상기 실리콘 게르마늄막을 결정화시키는 수순,
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020180170252A 2017-12-28 2018-12-27 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102154412B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017253174A JP6777624B2 (ja) 2017-12-28 2017-12-28 半導体装置の製造方法、基板処理装置、およびプログラム
JPJP-P-2017-253174 2017-12-28

Publications (2)

Publication Number Publication Date
KR20190080788A KR20190080788A (ko) 2019-07-08
KR102154412B1 true KR102154412B1 (ko) 2020-09-09

Family

ID=67058920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180170252A KR102154412B1 (ko) 2017-12-28 2018-12-27 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (1) US10840094B2 (ko)
JP (1) JP6777624B2 (ko)
KR (1) KR102154412B1 (ko)
CN (1) CN109994369B (ko)
TW (1) TWI720389B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791159B2 (en) * 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置
CN114072544A (zh) * 2019-07-26 2022-02-18 应用材料公司 各向异性的外延生长
KR20210152743A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
TWI838697B (zh) * 2021-03-17 2024-04-11 日商國際電氣股份有限公司 半導體裝置之製造方法、基板處理裝置及程式

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013082986A (ja) * 2011-09-30 2013-05-09 Tokyo Electron Ltd 薄膜の形成方法及び成膜装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746167B2 (ja) * 1995-01-25 1998-04-28 日本電気株式会社 半導体装置の製造方法
JP2002093735A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
JP4289864B2 (ja) * 2002-10-22 2009-07-01 シャープ株式会社 半導体装置及び半導体装置製造方法
JP2004253778A (ja) 2003-01-30 2004-09-09 Nec Electronics Corp 半導体装置及びその製造方法
EP1482069A1 (en) 2003-05-28 2004-12-01 Interuniversitair Microelektronica Centrum Vzw Method for producing polycrystalline silicon germanium suitable for micromachining
JP3742906B2 (ja) * 2003-05-08 2006-02-08 シャープ株式会社 半導体装置の製造方法
JP4655578B2 (ja) * 2003-10-20 2011-03-23 東京エレクトロン株式会社 成膜装置及び成膜方法
US7273818B2 (en) * 2003-10-20 2007-09-25 Tokyo Electron Limited Film formation method and apparatus for semiconductor process
US7012009B2 (en) 2004-02-24 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
US8263474B2 (en) * 2007-01-11 2012-09-11 Tokyo Electron Limited Reduced defect silicon or silicon germanium deposition in micro-features
US20110084308A1 (en) 2007-08-08 2011-04-14 Ter-Hoe Loh Semiconductor arrangement and a method for manufacturing the same
WO2012029661A1 (ja) 2010-09-01 2012-03-08 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5815443B2 (ja) 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP6022272B2 (ja) 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5902073B2 (ja) 2012-09-25 2016-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
CN106459203B (zh) * 2014-06-06 2021-08-03 百时美施贵宝公司 抗糖皮质激素诱导肿瘤坏死因子受体(gitr)的抗体及其用途
JP6100854B2 (ja) 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
CN105609406B (zh) 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
JP6640596B2 (ja) * 2016-02-22 2020-02-05 東京エレクトロン株式会社 成膜方法
JP6584348B2 (ja) 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6541591B2 (ja) * 2016-03-07 2019-07-10 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013082986A (ja) * 2011-09-30 2013-05-09 Tokyo Electron Ltd 薄膜の形成方法及び成膜装置

Also Published As

Publication number Publication date
TW201946114A (zh) 2019-12-01
KR20190080788A (ko) 2019-07-08
JP6777624B2 (ja) 2020-10-28
JP2019121620A (ja) 2019-07-22
US20190206679A1 (en) 2019-07-04
CN109994369A (zh) 2019-07-09
CN109994369B (zh) 2023-08-08
US10840094B2 (en) 2020-11-17
TWI720389B (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
KR102154412B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101993043B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101952493B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템 및 프로그램
KR101822238B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템, 프로그램, 삼차원 플래시 메모리, 다이내믹 랜덤 액세스 메모리 및 반도체 장치
US11047048B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN107180749B (zh) 半导体器件的制造方法、衬底处理装置及气体供给系统
KR102401389B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102165125B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20230153251A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant