CN110896052A - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN110896052A
CN110896052A CN201910695517.XA CN201910695517A CN110896052A CN 110896052 A CN110896052 A CN 110896052A CN 201910695517 A CN201910695517 A CN 201910695517A CN 110896052 A CN110896052 A CN 110896052A
Authority
CN
China
Prior art keywords
film
seed layer
gas
temperature
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910695517.XA
Other languages
English (en)
Other versions
CN110896052B (zh
Inventor
北村匡史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN110896052A publication Critical patent/CN110896052A/zh
Application granted granted Critical
Publication of CN110896052B publication Critical patent/CN110896052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。其课题为对在衬底上形成的膜的品质进行调节。解决手段为包括下述工序：(a)在第1温度下向衬底供给第1处理气体，在衬底上形成籽晶层的工序；(b)在第2温度下向衬底供给第2处理气体，在籽晶层之上形成膜的工序；以及(c)在第3温度下对籽晶层及膜进行退火的工序，其中，通过对在(a)中形成的籽晶层的厚度进行控制，对在(c)中实施了退火之后的膜的晶体粒径及表面粗糙度中的至少任一者进行调节。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
作为半导体器件的制造工序的一个工序，存在进行在衬底上形成膜的处理的情况(例如参见专利文献1至4)。
现有技术文献
专利文献
专利文献1：国际公开第2012/029661号小册子
专利文献2：日本特开2013-197307号公报
专利文献3：日本特开2014-067796号公报
专利文献4：日本特开2014-060227号公报
发明内容
发明要解决的课题
本发明的目的在于提供一种能够对在衬底上形成的膜的品质进行调节的技术。
根据本发明的一方案，提供下述技术，其包括下述工序：
(a)在第1温度下向衬底供给第1处理气体，在所述衬底上形成籽晶层的工序；
(b)在第2温度下向所述衬底供给第2处理气体，在所述籽晶层之上形成膜的工序；以及
(c)在第3温度下对所述籽晶层及所述膜进行退火的工序，
其中，通过对在(a)中形成的所述籽晶层的厚度进行控制，从而对在(c)中实施了所述退火之后的所述膜的晶体粒径及表面粗糙度中的至少任一者进行调节。
发明的效果
根据本发明，能够对在衬底上形成的膜的品质进行调节。
附图说明
图1是在本发明的实施方式中优选使用的衬底处理装置的纵型处理炉的概略构成图，是以纵剖视图示出处理炉部分的图。
图2是在本发明的实施方式中优选使用的衬底处理装置的纵型处理炉的一部分的概略构成图，是以图1的A-A线剖视图示出处理炉的一部分的图。
图3是在本发明的实施方式中优选使用的衬底处理装置的控制器的概略构成图，是以框图示出控制器的控制系统的图。
图4是示出本发明一实施方式的成膜顺序的图。
图5的(a)、(b)分别是示出纵型处理炉的变形例的横剖视图，是部分地将反应管、缓冲室及喷嘴等提取而示出的图。
图6是示出实施了退火的硅膜的晶体粒径及表面粗糙度的测量结果的图。
附图标记说明
200 晶片(衬底)
249a 喷嘴(第1供给部)
249b 喷嘴(第2供给部)
249c 喷嘴(第3供给部)
具体实施方式
＜本发明的一实施方式＞
以下，参照图1至图4说明本发明的一实施方式。
(1)衬底处理装置的构成
如图1所示，处理炉202具有作为加热机构(温度调节部)的加热器207。加热器207为圆筒形状，通过支承在保持板上而垂直安装。加热器207也作为通过热而使气体活性化(激发)的活性化机构(激发部)发挥作用。
在加热器207的内侧以与加热器207呈同心圆状地配置有反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成为上端闭塞且下端开口的圆筒形状。在反应管203的下方，以与反应管203同心圆状地配置有歧管209。歧管209由例如不锈钢(SUS)等金属材料构成，形成为上端及下端开口的圆筒形状。歧管209的上端部与反应管203的下端部卡合，以支承反应管203的方式构成。在歧管209与反应管203之间设有作为密封部件的O型圈220a。反应管203与加热器207同样地垂直安装。主要由反应管203和歧管209构成处理容器(反应容器)。在处理容器的筒中空部形成处理室201。处理室201以能够收容作为衬底的晶片200的方式构成。在该处理室201内进行针对晶片200的处理。
在处理室201内以贯通歧管209的侧壁的方式分别设有作为第1至第3供给部的喷嘴249a至249c。也将喷嘴249a至249c称为第1至第3喷嘴。喷嘴249a至249c由例如石英或SiC等耐热性材料构成。在喷嘴249a至249c上分别连接有气体供给管232a至232c。喷嘴249a至249c为互不相同的喷嘴，喷嘴249a、249c分别与喷嘴249b邻接设置。
在气体供给管232a至232c上，从气流的上游侧起依次分别设有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a至241c及作为开闭阀的阀243a至243c。在气体供给管232a、232b的与阀243a、243b相比的下游侧，分别连接有气体供给管232d、232e。在气体供给管232c的与阀243c相比的下游侧分别连接有气体供给管232f、232g。在气体供给管232d至232g上，从气流的上游侧起依次分别设有MFC241d至241g及阀243d至243g。气体供给管232a至232g由例如SUS等金属材料构成。
如图2所示，喷嘴249a至249c分别从反应管203的内壁的下部沿着上部以朝向晶片200的排列方向上方立起的方式，设置在反应管203的内壁与晶片200之间的俯视下为圆环状的空间。即，喷嘴249a至249c以沿着晶片排列区域的方式分别设置在供晶片200排列的晶片排列区域的侧方的、水平包围晶片排列区域的区域中。在俯视观察时，喷嘴249b以隔着搬入处理室201内的晶片200的中心而与后述的排气口231a在一条直线上对置的方式配置。喷嘴249a、249c以沿着反应管203的内壁(晶片200的外周部)将从喷嘴249b与排气口231a的中心通过的直线L从两侧夹持的方式配置。直线L也是通过喷嘴249b与晶片200的中心的直线。即，喷嘴249c也可以隔着直线L而设置在与喷嘴249a相反一侧。喷嘴249a、249c以直线L为对称轴线对称地配置。在喷嘴249a至249c的侧面，分别设有供给气体的气体供给孔250a至250c。气体供给孔250a至250c分别以在俯视观察时与排气口231a对置(面对)的方式开口，能够向晶片200供给气体。气体供给孔250a至250c在反应管203的从下部到上部的范围内设有多个。
作为处理气体(第1处理气体)，例如从气体供给管232a经由MFC241a、阀243a、喷嘴249a向处理室201内供给含有作为构成在晶片200上形成的后述的硅籽晶层的主元素即硅(Si)的硅烷系气体(第1硅烷系气体)。作为第1硅烷系气体能够使用不含卤素的氢化硅气体(第1氢化硅气体)，例如能够使用乙硅烷(Si2H6、简称为DS)气体。
作为处理气体(含卤素气体)，例如从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给含有Si和卤素的气体即卤代硅烷气体。卤素包括氯(Cl)、氟(F)、溴(Br)、碘(I)等。作为卤代硅烷气体例如能够使用含有Si及Cl的氯硅烷气体，例如能够使用二氯硅烷(SiH2Cl2、简称为DCS)气体。
作为处理气体(第2处理气体)，例如从气体供给管232c经由MFC241c、阀243c、喷嘴249c向处理室201内供给含有作为构成在晶片200上形成的膜的主元素即Si的硅烷系气体(第2硅烷系气体)。作为第2硅烷系气体能够使用不含卤素的氢化硅气体(第2氢化硅气体)，例如能够使用甲硅烷(SiH4、简称为MS)气体。
作为非活性气体，例如从气体供给管232d至232f分别经由MFC241d至241f、阀243d至243f、气体供给管232a至232c、喷嘴249a至249c向处理室201内供给氮(N2)气。N2气作为吹扫气体、载气、稀释气体等起作用。
作为掺杂气体，例如从气体供给管232g经由MFC241g、阀243g、气体供给管232c、喷嘴249c向处理室201内供给含有杂质(掺杂剂)的气体。作为掺杂气体，能够使用III族元素(第13族元素)及V族元素(第15族元素)中的某种元素，例如能够使用作为含有V族元素的气体的膦(PH3、简称为PH)气。
第1处理气体供给系统主要由气体供给管232a、MFC241a、阀243a构成。含卤素气体供给系统主要由气体供给管232b、MFC241b、阀243b构成。第2处理气体供给系统主要由气体供给管232c、MFC241c、阀243c构成。掺杂气体供给系统主要由气体供给管232g、MFC241g、阀243g构成。也可以考虑将掺杂气体供给系统包含在第2处理气体供给系统中。非活性气体供给系统主要由气体供给管232d至232f、MFC241d至241f、阀243d至243f构成。
上述各种供给系统中的某一者或全部供给系统也可以构成为由阀243a至243g、MFC241a至241g等集成而成的集成型供给系统248。集成型供给系统248构成为分别与气体供给管232a至232g连接，通过后述的控制器121来控制各种气体向气体供给管232a至232g内的供给动作，即阀243a至243g的开闭动作及由MFC241a至241g进行的流量调节动作等。集成型供给系统248以一体型或分体型的集成单元的形式构成，构成为能够以集成单元单位相对于气体供给管232a至232g等进行拆装，能够以集成单元单位进行集成型供给系统248的维护、更换、增设等。
在反应管203的侧壁下方设有对处理室201内的气氛进行排气的排气口231a。如图2所示，排气口231a在俯视观察时设置在隔着晶片200而与喷嘴249a至249c(气体供给孔250a至250c)对置(面对)的位置。排气口231a也可以从反应管203的侧壁的下部沿着上部即沿着晶片排列区域设置。在排气口231a上，连接有排气管231。在排气管231上，经由作为检测处理室201内的压力的压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto Pressure Controller：自动压力控制)阀244而连接有作为真空排气装置的真空泵246。APC阀244构成为通过在使真空泵246工作的状态下使阀开闭，能够进行处理室201内的真空排气及真空排气停止，此外，通过在使真空泵246动作的状态下基于由压力传感器245检测到的压力信息调节阀开度，能够调节处理室201内的压力。排气系统主要由排气管231、APC阀244、压力传感器245构成。也可以考虑将真空泵246包含在排气系统中。
在歧管209的下方，设有能够将歧管209的下端开口气密封闭的作为炉口盖体的密封盖219。密封盖219由例如SUS等金属材料构成，形成为圆盘状。在密封盖219的上表面设有与歧管209的下端抵接的作为密封部件的O型圈220b。在密封盖219的下方设置用于使后述的晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯通密封盖219而与晶舟217连接。旋转机构267构成为通过使晶舟217旋转而使晶片200旋转。密封盖219构成为，通过在反应管203的外部设置的作为升降机构的晶舟升降机115而在垂直方向上升降。晶舟升降机115构成为搬运装置(搬运机构)，其通过使密封盖219升降而将晶片200向处理室201的内外搬入及搬出(搬运)。在歧管209的下方设有作为炉口盖体的闸板219s，该闸板219s能够在使密封盖219下降并将晶舟217从处理室201内搬出后的状态下气密封闭歧管209的下端开口。闸板219s由例如SUS等金属材料构成，形成为圆盘状。在闸板219s的上表面设有与歧管209的下端抵接的作为密封部件的O型圈220c。闸板219s的开闭动作(升降动作及转动动作等)由闸板开闭机构115s控制。
作为衬底支承件的晶舟217构成为将多片例如25至200片晶片200以水平姿态且使中心相互对齐的状态在垂直方向上排列并以多层方式支承，即隔开间隔排列。晶舟217由例如石英、SiC等耐热性材料构成。在晶舟217的下部以多层方式支承由例如石英、SiC等耐热性材料构成的隔热板218。
在反应管203内设置有作为温度检测器的温度传感器263。通过基于由温度传感器263检测到的温度信息调节向加热器207的通电状态，处理室201内的温度变为希望的温度分布。温度传感器263沿反应管203的内壁设置。
如图3所示，作为控制部(控制部件)的控制器121以具备CPU(Central ProcessingUnit：中央处理器)121a、RAM(Random Access Memory：随机存取存储器)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线121e与CPU121a进行数据交换。在控制器121上，连接有例如构成为触摸面板等的输入输出装置122。
存储装置121c由例如闪存、HDD(Hard Disk Drive：硬盘驱动器)等构成。在存储装置121c内以能够读取的方式储存有对衬底处理装置的动作进行控制的控制程序、记载有后述的衬底处理的步骤或条件等的处理制程等。处理制程是使控制器121执行后述衬底处理中的各步骤并能够获得规定结果的方式组合而成的，作为程序发挥作用。以下也将处理制程、控制程序等一并简称为程序。另外，也将处理制程简称为制程。在本说明书中，使用程序这一用语的情况包括仅包含制程的情况、仅包含控制程序的情况或包含这两者的情况。RAM121b构成为暂时保持由CPU121a读取到的程序及数据等的存储器区域(工作区)。
I/O端口121d与上述的MFC241a至241g、阀243a至243g、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115、闸板开闭机构115s等连接。
CPU121a构成为从存储装置121c读取并执行控制程序，并根据来自输入输出装置122的操作命令的输入等从存储装置121c读取制程。CPU121a构成为按照所读取的制程的内容控制以下动作：由MFC241a至241g进行的各种气体的流量调节动作、阀243a至243g的开闭动作、APC阀244的开闭动作及基于压力传感器245的利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作、利用闸板开闭机构115s进行的闸板219s的开闭动作等。
控制器121能够通过将储存在外部存储装置123中的上述程序安装在计算机中而构成。外部存储装置123包括例如HDD等磁盘、CD等光盘、MO等光磁盘、USB存储器等半导体存储器等。存储装置121c、外部存储装置123以计算机能够读取的记录介质的形式构成。以下也将它们一并简称为记录介质。在本说明书中，使用记录介质这一用语情况包括仅包含存储装置121c的情况、仅包含外部存储装置123的情况或包含这两者的情况。需要说明的是，向计算机的程序提供也可以不使用外部存储装置123而使用互联网、专用线路等通信手段进行。
(2)衬底处理工序
主要使用图4说明下述衬底处理顺序例：作为半导体器件的制造工序的一个工序，使用上述衬底处理装置，在作为衬底的晶片200上形成膜，然后对该膜进行退火。在以下说明中，构成衬底处理装置的各部分的动作由控制器121控制。
在本实施方式的衬底处理顺序中执行以下步骤：
在第1温度下向晶片200供给DS气体作为第1处理气体，在晶片200上形成硅籽晶层(以下称为Si籽晶层)的步骤(籽晶层形成步骤)；
在第2温度下向晶片200供给MS气体作为第2处理气体，在Si籽晶层之上形成硅膜(以下称为Si膜)的步骤(Si膜形成步骤)；以及
在第3温度下对Si籽晶层及Si膜进行退火的步骤(退火步骤)，
通过控制在籽晶层形成步骤中形成的Si籽晶层的厚度，由此对退火步骤中实施了退火之后的Si膜的晶体粒径及表面粗糙度中的至少任一者进行调节。需要说明的是，图4是提取从籽晶层形成步骤到Si膜形成步骤为止的一连串步骤而示出的图。
需要说明的是，在图4中示出的籽晶层形成步骤中，通过将非同时地进行步骤1和步骤2的循环进行规定次数(n次，n为1以上的整数)来形成Si籽晶层，所述步骤1是进行向晶片200作为含卤素气体供给DCS气体的步骤，所述步骤2是向晶片200供给DS气体的步骤。
另外，在图4所示的Si膜形成步骤中，向晶片200一同供给作为掺杂气体的PH气体和MS气体，使在晶片200上形成的Si膜成为添加(掺杂)了P的Si膜，即P掺杂Si膜。在本说明书中，也将P掺杂Si膜简称为Si膜。
在本说明书中，为便于说明，也存在将上述衬底处理顺序按照下述方式表现的情况。在以下的变形例等的说明中也使用同样的表述。
Figure BDA0002149242440000091
在本说明书中，使用“晶片”这一用语的情况包括表示晶片本身的情况和表示晶片与在其表面形成的规定层或膜的层合体的情况。在本说明书中，使用“晶片的表面”这一用语的情况包括表示晶片本身的表面的情况和表示在晶片上形成的规定层等的表面的情况。在本说明书中，记为“在晶片上形成规定层”的情况包括表示在晶片本身的表面上直接形成规定层的情况和在晶片上形成的层等之上形成规定层的情况。在本说明书中，使用“衬底”这一用语的情况也与使用“晶片”这一用语的情况含义相同。
(晶片填充及晶舟装载)
在将多片晶片200向晶舟217装填(晶片填充)后，通过闸板开闭机构115s使闸板219s移动，使歧管209的下端开口开放(闸板打开)。然后，如图1所示，支承有多片晶片200的晶舟217通过晶舟升降机115而被抬升并被搬入处理室201内(晶舟装载)。在该状态下，密封盖219成为借助O型圈220b将歧管209的下端密封的状态。
(压力调节及温度调节)
通过真空泵246进行真空排气(减压排气)，以使处理室201内即晶片200所在的空间变为希望的压力(真空度)。此时，处理室201内的压力由压力传感器245测量，基于该测量到的压力信息对APC阀244进行反馈控制。另外，由加热器207加热以使处理室201内的晶片200变为希望的处理温度。此时，基于温度传感器263检测到的温度信息对向加热器207的通电状态进行反馈控制，以使处理室201内变为希望的温度分布。另外，使利用旋转机构267进行的晶片200的旋转开始。处理室201内的排气、晶片200的加热及旋转均至少在直至针对晶片200的处理结束的期间持续进行。
(籽晶层形成步骤)
然后依次执行以下的步骤1、2。
[步骤1]
该步骤中，向处理室201内的晶片200供给DCS气体。
具体来说，将阀243b打开，使DCS气体流入气体供给管232b内。DCS气体由MFC241b进行流量调节，并经由喷嘴249b向处理室201内供给，并通过排气口231a排放。此时向晶片200供给DCS气体(DCS气体供给步骤)。另外，此时将阀243d、243f打开，分别经由喷嘴249a、249c向处理室201内供给N2气。
通过在后述的处理条件下向晶片200供给DCS气体，从而能够利用DCS气体具有的处理作用(蚀刻作用)从晶片200的表面去除自然氧化膜及杂质等，能够使该表面清洁化。由此能够使晶片200的表面成为在后述的步骤2中容易进行Si的吸附即Si籽晶层形成的表面。
在晶片200的表面经清洁化后，将阀243b关闭，停止向处理室201内供给DCS气体。然后，对处理室201内进行真空排气，将残留在处理室201内的气体等从处理室201内排除。此时将阀243d至243f打开，经由喷嘴249a至249c向处理室201内供给N2气。从喷嘴249a至249c供给的N2气作为吹扫气体起作用，由此对处理室201内进行吹扫(吹扫步骤)。
[步骤2]
在步骤1结束后，向处理室201内的晶片200即经清洁的晶片200的表面供给DS气体。
具体来说，将阀243a打开，使DS气体流入气体供给管232a内。DS气体由MFC241a进行流量调节，经由喷嘴249a向处理室201内供给，并从排气口231a排放。此时向晶片200供给DS气体(DS气体供给步骤)。另外，此时将阀243e、243f打开，分别经由喷嘴249b、249c向处理室201内供给N2气。
通过在后述的处理条件下向晶片200供给DS气体，从而能够使DS气体在气相中分解，从而使在步骤1中经清洁化的晶片200的表面吸附DS中含有的Si而形成籽晶(核)。在后述的处理条件下，在晶片200的表面形成的核的晶体结构为非晶形(非晶质)。
在晶片200的表面形成了核之后将阀243a关闭，停止向处理室201内供给DS气体。并且，通过与步骤1中的吹扫步骤同样的处理步骤，将残留在处理室201内的气体等从处理室201内排除。
[实施规定次数]
通过将交替地、即不是同步而是非同时地进行上述步骤1、2的循环进行规定次数(n次、n为1以上的整数)，从而能够在晶片200上形成上述核高密度地形成而成的籽晶层，即Si籽晶层。在晶片200上形成的Si籽晶层的晶体结构为非晶形。
在籽晶层形成步骤中，通过对以下所示的处理温度及处理时间(DCS气体供给时间、DS气体供给时间)中的至少任一者进行控制，从而能够控制在晶片200上形成的Si籽晶层的厚度。另外，在籽晶层形成步骤中，也可以通过控制上述循环的实施次数(循环数)来控制在晶片200上形成的Si籽晶层的厚度。例如通过使循环数在1至100次、优选为3至15次之间变化，从而能够将Si籽晶层的厚度控制为0.1至10nm、优选为0.4至3nm之间。
作为步骤1中的处理条件例示如下：
DCS气体供给流量：10至1000sccm
DCS气体供给时间：0.5至10分钟
N2气供给流量(每个气体供给管)：10至10000sccm
处理温度(第1温度)：350至440℃
处理压力：100至1000Pa。
作为步骤2中的处理条件例示如下：
DS气体供给流量：10至1000sccm
DS气体供给时间：0.5至10分钟。
其他处理条件设为与步骤1中的处理条件相同的处理条件。
需要说明的是，本说明书中的“350至440℃”这样的数值范围的表述表示下限值及上限值包含在该范围内。由此，例如“350至440℃”表示“350℃以上且440℃以下”。其他数值范围也相同。
在步骤1中，作为含卤素气体，除了DCS气体以外，能够使用一氯硅烷(SiH3Cl、简称为MCS)气体、三氯硅烷(SiHCl3、简称为TCS)气体、四氯硅烷(SiCl4、简称为STC)气体、六氯乙硅烷(Si2Cl6、简称为HCDS)气体、八氯丙硅烷(Si3Cl8、简称为OCTS)气体等氯硅烷系气体。另外，作为含卤素气体，能够使用四氟化硅(SiF4)气体、四溴硅烷(SiBr4)气体、四碘硅烷(SiI4)气体等。即，作为含卤素气体，除了氯硅烷系气体以外，能够使用氟硅烷系气体、溴硅烷系气体、碘硅烷系气体等卤代硅烷气体。另外，作为含卤素气体，能够使用氯化氢(HCl)气体、氯(Cl2)气、三氯硼烷(BCl3)气体、氟化氯(ClF3)气体等不含Si的卤素系气体。
在步骤2中，作为第1处理气体，除了DS气体以外，能够使用丙硅烷(Si3H8)气体、丁硅烷(Si4H10)气体、戊硅烷(Si5H12)气体、己硅烷(Si6H14)气体等氢化硅气体。需要说明的是，作为第1处理气体，与在后述的Si膜形成步骤中使用的第2处理气体相比，优选使用高次的氢化硅气体。
作为非活性气体，除了N2气以外，能够使用Ar气、He气、Ne气、Xe气等稀有气体。这一点在后述的升温步骤、Si膜形成步骤、退火步骤等中也相同。
(升温步骤)
在晶片200上形成Si籽晶层之后调节加热器207的输出，以使处理室201内的温度即晶片200的温度向高于上述第1温度的第2温度变化。在进行本步骤时将阀243d至243f打开，经由喷嘴249a至249c向处理室201内供给N2气，并从排气口231a排气，对处理室201内进行吹扫。在晶片200的温度达到第2温度并稳定后，开始后述的Si膜形成步骤。
通过进行本步骤，即，使晶片200的温度升高为高于第1温度的第2温度，并在直到晶片200的温度稳定为止进行待机，从而能够使在晶片200上形成的Si籽晶层开始多晶化(多结晶化)。需要说明的是，根据此时的处理条件(第2温度、待机时间)，也能够将Si籽晶层维持为非晶形状态。
(Si膜形成步骤)
在该步骤中，向处理室201内的晶片200，即在晶片200上形成的Si籽晶层的表面供给MS气体及PH气体。
具体来说，将阀243c打开，使MS气体流入气体供给管232c内。MS气体通过MFC241c进行流量调节，经由喷嘴249c向处理室201内供给，并从排气口231a排气。另外，此时将阀243g打开，使PH气体流入气体供给管232g内。PH气体通过MFC241g进行流量调节，经由气体供给管232c、喷嘴249c向处理室201内供给，并从排气口231a排气。此时向晶片200一起且同时供给MS气体和PH气体(MS气体+PH气体供给步骤)。另外，此时将阀243d、243e打开，分别经由喷嘴249a、249b向处理室201内供给N2气。此时，如图4所例示，也可以对从喷嘴249a供给的N2气的流量与从喷嘴249b供给的N2气的流量的平衡进行控制。
通过在后述的处理条件下向晶片200供给MS气体、PH气体，从而能够至少使MS气体在气相中分解，并在晶片200的表面上，即在晶片200上形成的Si籽晶层上吸附(堆积)Si，形成P掺杂Si膜。在后述的处理条件下，在晶片200上形成的Si膜的晶体结构为非晶形。
需要说明的是，通过在后述的条件下即在高于第1温度的第2温度下进行本步骤，从而在升温步骤中使Si籽晶层开始多晶化的情况下能够使其多晶化进一步扩展。另外，在升温步骤中将Si籽晶层维持为非晶形状态的情况下，能够在本步骤中使Si籽晶层开始多晶化。在任一情况下，均能够使Si籽晶层的至少一部分多晶化，能够使Si籽晶层变化为非晶形与多晶的混晶状态、或者变化为多晶状态。需要说明的是，在升温步骤中将Si籽晶层维持为非晶形状态的情况下，也能够根据本步骤中的处理条件(第2温度、气体供给时间)将Si籽晶层维持为非晶形状态。但是，对于在本步骤完成的时间点维持了非晶形状态的Si籽晶层而言，其成为与在其上形成的非晶形状态的Si膜相比容易多晶化的状态。
在晶片200上的Si籽晶层上完成非晶形状态Si膜的形成后，将阀243c、243g关闭，分别停止向处理室201内供给MS气体、PH气体。并且，通过与上述步骤1中的吹扫步骤同样的处理步骤，将残留在处理室201内的气体等从处理室201内排除。
作为Si膜形成步骤中的处理条件例示为：
MS气体供给流量：10至5000sccm
PH气体供给流量：0.1至500sccm
MS气体及PH气体供给时间：1至300分钟
N2气供给流量(每个气体供给管)：10至20000sccm
处理温度(第2温度)：450至650℃
处理压力：30至400Pa。
作为第2处理气体，除了MS气体以外，能够使用上述的各种氢化硅气体。需要说明的是，要使Si膜形成步骤结束时的Si膜的晶体状态可靠地成为非晶形，作为第2处理气体，优选使用与在籽晶层形成步骤中使用的第1处理气体相比较低次的氢化硅气体。在本实施方式中，作为第1处理气体使用DS气体，因此作为第2处理气体优选使用MS气体。
作为掺杂气体，除了PH气体以外，能够使用三氢化砷(AsH3)气体等含有V族元素且其单体为固体的元素(P、砷(As)等)的气体。另外，作为掺杂气体，除了含有V族元素的气体以外，也能够使用乙硼烷(B2H6)气体、三氯硼烷(BCl3)气体等III族元素且含有其单体为固体的元素(硼(B)等)的气体等。
(退火步骤)
在向晶片200上的Si籽晶层上的、Si膜的形成完成后，以使得处理室201内的温度即晶片200的温度变更为高于上述第2温度的第3温度的方式，调节加热器207的输出并分别对Si籽晶层及Si膜进行热处理(退火处理)。该步骤中，可将阀243d至243f打开，一边向处理室201内供给N2气一边进行上述步骤，另外，也可以将阀243d至243f关闭，在停止向处理室201内供给N2气的状态下进行该步骤。
通过在后述的处理条件下进行退火处理，能够形成使Si籽晶层及Si膜多晶化的状态。需要说明的是，在退火处理前，包括Si籽晶层处于非晶形与多晶的混晶状态的情况、处于多晶状态的情况和处于非晶形状态的情况，但在任一情况下，均能够先使Si籽晶层多晶化，并在使Si籽晶层多晶化后使Si膜多晶化。由此，能够以先行多晶化后的Si籽晶层的晶粒(grain)为核而使Si膜多晶化。此时，能够基于先行多晶化后的Si籽晶层的晶体结构使Si膜多晶化。对于通过进行退火处理而多晶化后的Si膜中含有的晶粒的粒径(grain size)而言，受到先行多晶化后的Si籽晶层中含有的晶粒的粒径的影响。例如，若先行多晶化后的Si籽晶层中含有的晶粒的粒径大，则通过进行退火处理而多晶化后的Si膜中含有的晶粒的粒径存在变大的倾向。另外，例如，若先行多晶化后的Si籽晶层中含有的晶粒的粒径小，则通过进行退火处理而多晶化后的Si膜中含有的晶粒的粒径存在变小的倾向。
作为本步骤中的处理条件例示如下：
N2气供给流量(各气体供给管)：0至20000sccm
处理温度(第3温度)：700至1000℃
处理压力：0.1至100000Pa
处理时间：1至300分钟。
(后吹扫及大气压恢复)
在晶片200上形成的Si膜的多晶化完成后，分别从喷嘴249a至249c向处理室201内供给作为吹扫气体的N2气，并从排气口231a排气。由此，处理室201内被吹扫，残留在处理室201内的气体及反应副生成物被从处理室201内除去(后吹扫)。其后，处理室201内的气氛被置换为非活性气体(非活性气体置换)，处理室201内的压力恢复至常压(大气压恢复)。
(晶舟卸载及晶片取出)
通过晶舟升降机115使密封盖219下降，歧管209的下端打开。并且，处理完成的晶片200在支承于晶舟217的状态下被从歧管209的下端搬出到反应管203的外部(晶舟卸载)。在晶舟卸载后，使闸板219s移动，歧管209的下端开口借助O型圈220c由闸板219s密封(闸板关闭)。处理完成的晶片200在搬出到反应管203的外部后被从晶舟217取出(晶片取出)。
(3)本实施方式的效果
根据本实施方式，能够获得以下所示的一种或多种效果。
(a)通过对在籽晶层形成步骤中形成的Si籽晶层的厚度进行控制，从而能够间接调节在退火步骤中实施了退火之后的Si膜的晶体粒径及表面粗糙度中的至少任一者。
如上所述，在籽晶层形成步骤中形成非晶形状态的Si籽晶层。然后在Si膜形成步骤中形成非晶形状态的Si膜。然后通过进行退火步骤而使Si膜多晶化。在该过程中，先使Si籽晶层多晶化，然后，使Si膜多晶化。Si膜在退火步骤中基于基底的晶体结构、即先行多晶化后的Si籽晶层的晶体结构进行多晶化。
在此，如上述所示，通过使在籽晶层形成步骤中形成的Si籽晶层的厚度增加，能够将先行多晶化后的Si籽晶层中含有的晶粒的粒径向增大的方向调节。其结果，能够基于先行多晶化后的Si籽晶层的晶粒的粒径，而将通过进行退火步骤而多晶化后的Si膜中含有的晶粒的粒径向增大的方向调节。另外，通过使在籽晶层形成步骤中形成的Si籽晶层的厚度增加，能够将通过进行退火步骤而多晶化后的Si膜的表面粗糙度(RMS)向减小的方向调节。这被认为是下述情况作为要因之一产生了影响，即，通过使多晶化后的Si膜中含有的晶粒的粒径变大，从而多晶化后的Si膜的表面每单位面积中所存在的晶界(晶粒边界)的密度降低。需要说明的是，“表面粗糙度”表示表面的粗糙程度。“表面粗糙度小”表示表面平滑。
另外，如上述所示，通过减小在籽晶层形成步骤中形成的Si籽晶层的厚度，能够将先行多晶化后的Si籽晶层中含有的晶粒的粒径向减小的方向调节。其结果，能够基于先行多晶化后的Si籽晶层的晶粒的粒径，将通过进行退火步骤而多晶化后的Si膜中含有的晶粒的粒径向减小的方向调节。另外，通过减小在籽晶层形成步骤中形成的Si籽晶层的厚度，能够将通过进行退火步骤而多晶化后的Si膜的表面粗糙度向增大的方向调节。这被认为是下述情况作为要因之一产生了影响，即，多晶化后的Si膜中含有的晶粒的粒径变小且多晶化后的Si膜的表面的每单位面积中所存在的晶界的密度增加。
(b)通过对在籽晶层形成步骤中形成的Si籽晶层的厚度进行控制，能够间接调节在退火步骤中实施了退火之后的Si膜的电特性。
如上述所示，通过使在籽晶层形成步骤中形成的Si籽晶层的厚度增加，能够使实施了退火之后的Si膜中含有的晶粒的粒径增大，能够将Si膜的表面的每单位面积中所存在的晶界的密度向降低的方向调节。另外，通过使在籽晶层形成步骤中形成的Si籽晶层的厚度增加，还能够将实施了退火之后的Si膜的表面粗糙度向减小的方向调节。其结果为，能够将实施了退火之后的Si膜的在晶片200面内方向即沿面方向的电阻向减小的方向调节。
另外，如上述所示，通过使在籽晶层形成步骤中形成的Si籽晶层的厚度减小，从而能够使实施了退火之后的Si膜中含有的晶粒的粒径减小、将Si膜的表面的每单位面积中所存在的晶界的密度向增加的方向调节。另外，通过使在籽晶层形成步骤中形成的Si籽晶层的厚度减小，还能够将实施了退火之后的Si膜的表面粗糙度向增大的方向调节。其结果，能够将实施了退火之后的Si膜的沿面方向的电阻向增大的方向调节。
(c)根据本实施方式，通过对在籽晶层形成步骤中形成的Si籽晶层的厚度进行控制，能够不依赖于最终形成的Si膜的厚度而自由调节该膜的粒径、表面粗糙度及电特性。与此相对，在不使用本实施方式的方法的情况下，难以不依赖于在晶片200上形成的Si膜厚度来自由调节该膜的晶粒、表面粗糙度及电特性。例如，在不使用本实施方式的方法的情况下，对于增大Si膜的粒径、减小表面粗糙度、减小沿面方向的电阻而言，必须增大在晶片200上形成的Si膜本身的厚度。
(d)在本实施方式中，通过先使Si籽晶层多晶化而后使Si膜多晶化，即，使Si籽晶层及Si膜各自的多晶化时机产生规定的时间差，从而能够获得上述各种效果。
在此，如本实施方式这样，针对使用DS气体(其为相比于MS气体为高次的氢化硅气体)而形成的非晶形状态的Si籽晶层在第2温度下进行加热，从而能够成为至少使其一部分多晶化、或虽然没有使其多晶化但也易于使其多晶化的状态。与此相对，使用MS气体(其为相比于DS气体为低次的氢化硅气体)形成的Si膜在第2温度下变为非晶形状态，然后通过被加热至高于第2温度的第3温度，即进行退火步骤，从而首次进行多晶化。像这样，对于使用DS气体形成的膜(或层)和使用MS气体形成的膜(或层)而言，多晶化(多结晶化)的温度不同。因此，如本实施方式这样，通过以使得在籽晶层形成步骤中使用的处理气体(第1氢化硅气体)相比于在Si膜形成步骤中使用的处理气体(第2氢化硅气体)为高次的氢化硅气体的方式、适当选择在各步骤中使用的处理气体的种类，从而能够可靠地产生上述时间差，可靠地获得上述的各种效果。
另外，如本实施方式这样，通过在形成Si膜的步骤开始前的升温步骤、Si膜形成步骤中，使在晶片200上形成的Si籽晶层的多晶化先行开始，从而能够可靠地产生上述的时间差，可靠地获得上述的各种效果。需要说明的是，在Si膜形成步骤开始前的升温步骤中，若进行规定时间待机直至处理室201内的温度达到第2温度并稳定，则能够更加可靠地进行Si籽晶层的多晶化，更加可靠地产生上述的时间差，更加可靠地获得上述的各种效果。
(e)通过在准备晶片200之后、进行Si膜形成步骤之前进行籽晶层形成步骤，从而能够缩短在晶片200上形成的Si膜的潜伏期(生长延迟)，提高成膜处理的生产率。
(f)在籽晶层形成步骤中，通过交替进行DCS气体的供给和DS气体的供给，能够提高Si籽晶层的形成效率，并能够使Si籽晶层致密化。由此能够提高成膜处理的生产率，并使在晶片200上形成的Si膜致密化。另外，通过交替进行气体的供给，能够抑制处理室201内的过剩气相反应，提高成膜处理的品质。
(g)通过在Si膜形成步骤中对从喷嘴249a供给的N2气的流量和从喷嘴249b供给的N2气的流量的平衡进行控制，能够对在晶片200上形成的Si膜的晶片面内膜厚分布进行调节。例如，如图4所示，使从喷嘴249a供给的N2气的流量比从喷嘴249b供给的N2气的流量多，从而能够以下述方式进行控制，即，使得具有在晶片200的表面的中央部最薄且随着接近外周部而逐渐变厚的趋势的上述膜厚分布(中央凹分布)成为厚度在晶片200的表面的中央部和外周部成为相同的分布(平坦分布)，或成为在晶片200的表面的中央部最厚且随着接近外周部而逐渐变薄的分布(中央凸分布)。
(h)上述效果在使用除了DS气体以外的第1处理气体的情况下、在使用除了DCS气体以外的含卤素气体的情况下、在使用除了MS气体以外的第2处理气体的情况下、在使用除了PH气体以外的掺杂气体的情况下、在使用除了N2气以外的非活性气体的情况下也能够同样地获得。
(4)变形例
本实施方式中的成膜步骤不限定于图4所示的方式，能够按照以下所示的变形例的方式变更。这些变形例能够任意组合。只要没有特别说明，各变形例的各步骤中的处理步骤、处理条件能够设为与上述的衬底处理顺序的各步骤中的处理步骤、处理条件相同。
(变形例1)
如以下示出的衬底处理顺序所示，在籽晶层形成步骤中，也可以通过以规定次数(n次、n为1以上的整数)向晶片200供给四(二甲基氨基)硅烷(Si[N(CH3)2]4、简称为4DMAS)气体、三(二甲氨基)硅烷(Si[N(CH3)2]3H、简称为3DMAS)气体、双(二乙基氨基)硅烷(Si[N(C2H5)2]2H2、简称为BDEAS)气体、双(叔丁基氨基)硅烷(SiH2[NH(C4H9)]2、简称为BTBAS)气体、二异丙基氨基硅烷(SiH3N[CH(CH3)2]2、简称为DIPAS)气体等氨基硅烷系气体来形成Si籽晶层。在本变形例中也能够获得与上述实施方式相同的效果。
Figure BDA0002149242440000201
(变形例2)
如以下示出的衬底处理顺序所示，在籽晶层形成步骤中，也可以通过以规定次数(n次、n为1以上的整数)向晶片200供给HCDS气体等卤代硅烷气体来形成Si籽晶层。在本变形例中也能够获得与上述实施方式相同的效果。
Figure BDA0002149242440000202
(变形例3)
如以下示出的衬底处理顺序所示，在籽晶层形成步骤中，也可以通过以规定次数(n次、n为1以上的整数)向晶片200供给DS气体等氢化硅气体来形成Si籽晶层。在本变形例中也能够获得与上述实施方式相同的效果。
Figure BDA0002149242440000203
(变形例4)
如以下示出的衬底处理顺序所示，在籽晶层形成步骤中，也可以通过以规定次数(n次、n为1以上的整数)交替地向晶片200供给HCl气体、Cl2气等不含Si的卤素系气体和DS气体等氢化硅气体来形成Si籽晶层。在本变形例中也能够获得与上述实施方式相同的效果。
Figure BDA0002149242440000211
Figure BDA0002149242440000212
＜其他实施方式＞
以上对本发明的实施方式进行了具体说明。但本发明不限定于上述实施方式，也能够在不脱离其要旨的范围内进行多种变更。
在上述实施方式中，对在同一理室201内(in-situ：原位)进行籽晶层形成步骤至退火步骤为止的一连串步骤的例子进行了说明。但本发明不限定于这样的方式。例如，也可以原位进行籽晶层形成步骤至Si膜形成步骤为止的一连串步骤，然后在其他处理室内(ex-situ：异位)进行退火步骤。在该情况下也能够获得与上述的实施方式中的效果相同的效果。
另外，例如也可以在Si膜形成步骤与退火步骤之间进行形成Si膜以外的膜(氧化硅膜或氮化硅膜等)的其他成膜步骤。在该情况下，也可以在同一处理室(第1处理室)内进行籽晶层形成步骤到退火步骤为止的一连串步骤，即包含其他成膜步骤的一连串步骤。另外，也可以在同一处理室(第1处理室)内进行从籽晶层形成步骤到Si膜形成步骤为止的一连串步骤，在其他处理室(第2处理室)内进行从其他成膜步骤到退火步骤为止的一连串步骤。另外，也可以在同一处理室(第1处理室)内进行从籽晶层形成步骤到Si膜形成步骤为止的一连串步骤，在其他处理室(第2处理室)内进行其他成膜步骤，在另一其他处理室(第3处理室)内或第1处理室内进行退火步骤。在以上情况下也能够获得与上述的实施方式中的效果相同的效果。
在上述各种情况下，若原位地进行一连串步骤，则无需中途使晶片200暴露在大气中，能够将晶片200保持放置在真空下的状态连贯地对其进行处理，能够进行稳定的衬底处理。另外，若异位进行一部分步骤，则能够将各处理室内的温度预先设定为例如在各步骤中的处理温度或与之接近的温度，缩短温度调节所需的时间，提高生产效率。
在上述实施方式中，对喷嘴249a至249c邻接(接近)设置的例子进行了说明，但本发明不限定于这样的方式。例如，喷嘴249a、249c也可以设置在反应管203的内壁与晶片200之间的俯视观察时呈圆环状的空间中的、远离喷嘴249b的位置。在该情况下也能够获得与上述实施方式中的效果相同的效果。
在上述实施方式中，对第1至第3供给部由喷嘴249a至249c构成且在处理室201内设有三个喷嘴的例子进行了说明，但本发明不限定于这样的方式。例如，也可以由两个以上喷嘴构成第1至第3供给部中的至少某一个供给部。另外，也可以在处理室201内新设置除了第1至第3供给部以外的喷嘴，并使用该喷嘴进一步供给N2气及各种处理气体。在处理室201内设置除了喷嘴249a至249c以外的喷嘴的情况下，该新设的喷嘴可以位于俯视观察时与排气口231a对置的位置，也可以位于不与排气口231a对置的位置。即，新设的喷嘴也可以设置在远离喷嘴249a至249c的位置，且在例如反应管203的内壁与晶片200之间的俯视观察时呈圆环状的空间中、沿着晶片200的外周而设置在喷嘴249a至249c与排气口231a之间的中间位置或该中间位置的附近位置。在以上情况下也能够获得与上述实施方式中的效果相同的效果。
在上述实施方式中，对在Si籽晶层上形成P掺杂Si膜的例子进行了说明，但本发明不限定于这样的方式。例如，也可以利用以下所示的衬底处理顺序，在Si籽晶层上形成未掺杂P等掺杂剂的Si膜，即形成无掺杂Si膜。在该情况下也能够获得与上述实施方式中的效果相同的效果。
Figure BDA0002149242440000221
在上述实施方式中，对在衬底上形成含有Si作为主元素的膜的例子进行了说明，但本发明不限定于这样的方式。即，本发明也能够适当地应用于在衬底上形成除了Si以外、含有锗(Ge)等半金属元素作为主元素的膜的情况。例如，作为含有Ge的膜，也可以形成Ge膜、SiGe膜。在以上情况下，也可以取代Si籽晶层而形成Ge籽晶层、SiGe籽晶层。在形成Ge膜、SiGe膜的情况下例如能够使用甲锗烷(GeH4、简称为MG)气体、MS气体。在形成Ge籽晶层、SiGe层的情况下，例如能够使用乙锗烷(Ge2H6、简称为DG)气体、DS气体。以上的膜例如能够通过以下所示的衬底处理顺序形成，此时的处理条件能够设为与上述实施方式中的处理条件相同。在以上情况下也能够获得与上述实施方式中的效果相同的效果。
Figure BDA0002149242440000231
Figure BDA0002149242440000232
Figure BDA0002149242440000233
Figure BDA0002149242440000234
Figure BDA0002149242440000235
Figure BDA0002149242440000236
Figure BDA0002149242440000237
Figure BDA0002149242440000238
Figure BDA0002149242440000239
Figure BDA00021492424400002310
Figure BDA00021492424400002311
Figure BDA00021492424400002312
衬底处理使用制程优选根据处理内容单独准备，预先经由电通信线路、外部存储装置123储存在存储装置121c内。并且，优选在处理开始时，CPU121a根据衬底处理的内容从在存储装置121c内储存的多个制程中选择适当的制程。由此，能够在1台衬底处理装置中再现性良好地形成各种膜种、组成比、膜质、膜厚的膜。且能够减轻操作者的负担，避免操作失误并迅速开始进行处理。
上述制程不限于新创建的情况，例如，也可以通过变更已安装在衬底处理装置中的现有制程来准备。在变更制程的情况下，也可以将变更后的制程经由电通信线路、记录有相应制程的记录介质安装在衬底处理装置中。另外，也可以对现有衬底处理装置所具有的输入输出装置122进行操作，直接对已安装在衬底处理装置中的现有制程进行变更。
在上述实施方式中，对第1至第3供给部沿着反应管的内壁设置在处理室内的例子进行了说明。但本发明不限定于上述实施方式。如例如图5的(a)中示出的纵型处理炉的截面构造所示，也可以在反应管的侧壁设置缓冲室，在该缓冲室内以与上述实施方式相同的配置设置与上述实施方式相同构成的第1至第3供给部。在图5的(a)中示出在反应管的侧壁设置供给用的缓冲室和排气用的缓冲室，并将各缓冲室配置在隔着晶片对置的位置的例子。需要说明的是，供给用的缓冲室和排气用的缓冲室分别从反应管的侧壁的下部沿着上部即沿着晶片排列区域设置。另外，在图5的(a)中示出将供给用的缓冲室分隔为多个(3个)空间并在各空间中配置有各供给部的例子。缓冲室的3个空间的配置与第1至第3供给部的配置相同。另外，例如，如图5的(b)中示出的纵型处理炉的截面构造所示，也可以以与图5的(a)相同的配置设置缓冲室，在缓冲室内设置第2供给部，并以将该缓冲室的与处理室连通的连通部从两侧夹入并且沿着反应管的内壁的方式设置第1、第3供给部。需要说明的是，除了在图5的(a)、图5的(b)中说明的缓冲室、反应管以外的构成与图1所示的处理炉的各部分的构成相同。在使用以上处理炉的情况下也能够获得与上述实施方式相同的效果。
在上述实施方式中，对使用一次处理多片衬底的分批式衬底处理装置形成膜的例子进行了说明。本发明不限定于上述实施方式，例如在使用一次处理一片或几片衬底的单片式衬底处理装置形成膜的情况下也能够适当应用。另外，在上述实施方式中，对使用具有热壁型处理炉的衬底处理装置形成膜的例子进行了说明。本发明不限定于上述实施方式，在使用具有冷壁型处理炉的衬底处理装置形成膜的情况下也能够适当应用。
在使用以上衬底处理装置的情况下，也能够按照与上述的实施方式、变形例相同的顺序、处理条件进行成膜，能够获得与之相同的效果。
另外，上述的实施方式及变形例等能够适当组合使用。此时的处理步骤、处理条件例如能够设为与上述实施方式的处理步骤、处理条件相同。
实施例
使用图1所示的衬底处理装置，按照图4所示的成膜顺序在晶片上依次形成Si籽晶层、Si膜，然后进行上述的退火步骤，从而使Si膜多晶化。与上述实施方式同样地，在本实施例中，先使Si籽晶层多晶化而后使Si膜多晶化。各步骤中的处理条件设为与上述实施方式中记载的处理条件范围内的规定条件。Si籽晶层的厚度设为6.5、8、12.2、13。
然后，分别测量多晶化后的Si膜的晶体粒径及表面粗糙度。图6分别示出多晶化后的Si膜的晶体粒径(Grain-Size)及表面粗糙度(RMS)的测量结果。分别地，图6的横轴表示Si籽晶层的厚度()，左侧的纵轴表示构成Si膜的晶粒的粒径(Grain-Size)(μm)，右侧的纵轴表示由AFM(原子力显微镜)测量的Si膜的表面的RMS(nm)。在图中，分别地，●标志表示粒径，■标志表示RMS。根据图6可知，能够通过使Si籽晶层的厚度增加而将Si膜的粒径向增大的方向调节、且使RMS向减小的方向调节。另一方面，可知能够通过减小Si籽晶层的厚度而将Si膜的粒径向减小的方向调节、并将RMS向增大的方向调节。

Claims (20)

1.半导体器件的制造方法，其包括下述工序：
(a)在第1温度下向衬底供给第1处理气体，在所述衬底上形成籽晶层的工序；
(b)在第2温度下向所述衬底供给第2处理气体，在所述籽晶层之上形成膜的工序；以及
(c)在第3温度下对所述籽晶层及所述膜进行退火的工序，
其中，通过对在(a)中形成的所述籽晶层的厚度进行控制，从而对在(c)中实施了所述退火之后的所述膜的晶体粒径及表面粗糙度中的至少任一者进行调节。
2.根据权利要求1所述的半导体器件的制造方法，其中，
在(a)中形成非晶形状态的所述籽晶层，
在(b)中形成非晶形状态的所述膜。
3.根据权利要求2所述的半导体器件的制造方法，其中，
在(b)中，将作为所述膜的基底的所述籽晶层维持为非晶形状态，或使所述籽晶层的至少一部分多晶化。
4.根据权利要求2所述的半导体器件的制造方法，其中，
在(b)中，将作为所述膜的基底的所述籽晶层维持为非晶形状态，或使所述籽晶层转化为非晶形与多晶的混晶状态、或多晶状态。
5.根据权利要求2所述的半导体器件的制造方法，其中，
在(b)或(c)中先使所述籽晶层多晶化，然后，在(c)中使所述膜多晶化。
6.根据权利要求5所述的半导体器件的制造方法，其中，
在(c)中，基于先行多晶化后的所述籽晶层的晶体结构，使所述膜多晶化。
7.根据权利要求5所述的半导体器件的制造方法，其中，
在(c)中，以先行多晶化后的所述籽晶层的晶粒为核而使所述膜多晶化。
8.根据权利要求1所述的半导体器件的制造方法，其中，
所述籽晶层包含硅籽晶层，所述膜包含硅膜，
所述第1处理气体包含第1氢化硅，所述第2处理气体包含第2氢化硅，所述第1氢化硅是比所述第2氢化硅高次的氢化硅。
9.根据权利要求8所述的半导体器件的制造方法，其中，
所述第1处理气体包含乙硅烷，所述第2处理气体包含甲硅烷。
10.根据权利要求1所述的半导体器件的制造方法，其中，
所述第2温度高于所述第1温度，所述第3温度高于所述第2温度。
11.根据权利要求1所述的半导体器件的制造方法，其中，
在(a)中，通过对处理温度及处理时间中的至少任一者进行控制来控制所述籽晶层的厚度。
12.根据权利要求1所述的半导体器件的制造方法，其中，
在(a)中，通过将非同时地进行向所述衬底供给含卤素气体的工序和向所述衬底供给所述第1处理气体的工序的循环进行规定次数来形成所述籽晶层，并且通过对所述循环数进行控制来控制所述籽晶层的厚度。
13.根据权利要求1所述的半导体器件的制造方法，其中，
在(a)中，通过将非同时地进行向所述衬底供给含卤素气体的工序和向所述衬底供给所述第1处理气体的工序的循环进行规定次数来形成所述籽晶层。
14.根据权利要求1所述的半导体器件的制造方法，其中，
所述籽晶层包含硅籽晶层，
所述第1处理气体包含卤代硅烷气体、氨基硅烷气体或乙硅烷气体。
15.根据权利要求1所述的半导体器件的制造方法，其中，在同一处理室内进行(a)、(b)及(c)。
16.根据权利要求1所述的半导体器件的制造方法，其中，
在同一处理室内进行(a)和(b)，
在不同处理室内进行(b)和(c)。
17.根据权利要求16所述的半导体器件的制造方法，其中，
所述膜为硅膜，
在(b)与(c)之间还具有在所述硅膜上形成所述硅膜以外的膜的工序。
18.根据权利要求17所述的半导体器件的制造方法，其中，
所述硅膜以外的膜包含氧化硅膜。
19.衬底处理装置，其具有：
处理室，其对衬底进行处理；
第1处理气体供给系统，其向所述处理室内的衬底供给第1处理气体；
第2处理气体供给系统，其向所述处理室内的衬底供给第2处理气体；
温度调节部，其对所述处理室内的衬底的温度进行调节；以及
控制部，其构成为对所述第1处理气体供给系统、所述第2处理气体供给系统及所述温度调节部进行控制，以在所述处理室内进行下述处理：(a)在第1温度下向衬底供给所述第1处理气体，在所述衬底上形成籽晶层的处理；(b)在第2温度下向所述衬底供给所述第2处理气体，在所述籽晶层之上形成膜的处理；以及(c)在第3温度下对所述籽晶层及所述膜进行退火的处理，其中，通过对在(a)中形成的所述籽晶层的厚度进行控制，从而对在(c)中实施了所述退火之后的所述膜的晶体粒径及表面粗糙度中的至少任一者进行调节。
20.计算机可读取的记录介质，其记录有通过计算机使衬底处理装置在所述衬底处理装置的处理室内执行下述步骤的程序，所述步骤为：
(a)在第1温度下向衬底供给第1处理气体，在所述衬底上形成籽晶层的步骤；
(b)在第2温度下向所述衬底供给第2处理气体，在所述籽晶层之上形成膜的步骤；
(c)在第3温度下对所述籽晶层及所述膜进行退火的步骤；以及
通过对在(a)中形成的所述籽晶层的厚度进行控制，从而对在(c)中实施了所述退火之后的所述膜的晶体粒径及表面粗糙度中的至少任一者进行调节的步骤。
CN201910695517.XA 2018-09-12 2019-07-30 半导体器件的制造方法、衬底处理装置及记录介质 Active CN110896052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-170681 2018-09-12
JP2018170681A JP7058575B2 (ja) 2018-09-12 2018-09-12 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
CN110896052A true CN110896052A (zh) 2020-03-20
CN110896052B CN110896052B (zh) 2024-03-22

Family

ID=69718901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910695517.XA Active CN110896052B (zh) 2018-09-12 2019-07-30 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (5)

Country Link
US (1) US11075114B2 (zh)
JP (1) JP7058575B2 (zh)
KR (1) KR102401389B1 (zh)
CN (1) CN110896052B (zh)
SG (1) SG10201907969QA (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176155A1 (ja) * 2021-02-19 2022-08-25 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP7391064B2 (ja) * 2021-03-22 2023-12-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
WO2024195035A1 (ja) * 2023-03-22 2024-09-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264440A (ja) * 1995-03-25 1996-10-11 Junichi Hanna 半導体基材の製造方法
US20100112792A1 (en) * 2008-11-03 2010-05-06 International Business Machines Corporation Thick epitaxial silicon by grain reorientation annealing and applications thereof
US20130005142A1 (en) * 2011-06-30 2013-01-03 Tokyo Electron Limited Method and apparatus for forming silicon film
US20150287594A1 (en) * 2012-12-25 2015-10-08 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
CN105518836A (zh) * 2013-10-10 2016-04-20 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及记录介质
CN106920737A (zh) * 2015-12-25 2017-07-04 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289168A (ja) 1992-04-30 2004-10-14 Toshiba Corp 半導体装置およびその製造方法
JP3156878B2 (ja) 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JPH06204137A (ja) * 1992-10-19 1994-07-22 Samsung Electron Co Ltd 多結晶シリコン薄膜の製造方法
US20040067631A1 (en) 2002-10-03 2004-04-08 Haowen Bu Reduction of seed layer roughness for use in forming SiGe gate electrode
WO2005084231A2 (en) 2004-02-27 2005-09-15 Asm Aemrica, Inc. Germanium deposition
JP4527090B2 (ja) 2006-08-07 2010-08-18 純一 半那 半導体基材の製造方法
JP5495847B2 (ja) 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
WO2012029661A1 (ja) 2010-09-01 2012-03-08 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5741382B2 (ja) 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
JP5815443B2 (ja) 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
CN103515200A (zh) 2012-06-15 2014-01-15 无锡华润上华半导体有限公司 一种厚多晶硅的制备方法
JP6022272B2 (ja) 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5902073B2 (ja) 2012-09-25 2016-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5947710B2 (ja) 2012-12-27 2016-07-06 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置
JP6100854B2 (ja) 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6560991B2 (ja) 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11326253B2 (en) 2016-04-27 2022-05-10 Applied Materials, Inc. Atomic layer deposition of protective coatings for semiconductor process chamber components
JP6175541B2 (ja) 2016-06-03 2017-08-02 東京エレクトロン株式会社 シード層の形成方法、シリコン膜の成膜方法および成膜装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264440A (ja) * 1995-03-25 1996-10-11 Junichi Hanna 半導体基材の製造方法
US20100112792A1 (en) * 2008-11-03 2010-05-06 International Business Machines Corporation Thick epitaxial silicon by grain reorientation annealing and applications thereof
US20130005142A1 (en) * 2011-06-30 2013-01-03 Tokyo Electron Limited Method and apparatus for forming silicon film
US20150287594A1 (en) * 2012-12-25 2015-10-08 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
CN105518836A (zh) * 2013-10-10 2016-04-20 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及记录介质
CN106920737A (zh) * 2015-12-25 2017-07-04 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置

Also Published As

Publication number Publication date
KR20200030451A (ko) 2020-03-20
KR102401389B1 (ko) 2022-05-24
JP7058575B2 (ja) 2022-04-22
US11075114B2 (en) 2021-07-27
SG10201907969QA (en) 2020-04-29
CN110896052B (zh) 2024-03-22
US20200083097A1 (en) 2020-03-12
JP2020043262A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
CN107680898B (zh) 半导体装置的制造方法、基板处理装置和存储介质
KR102210315B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102482477B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
CN109994369B (zh) 半导体器件的制造方法、衬底处理装置、及记录介质
CN110896052B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN115116825A (zh) 半导体器件的制造方法、衬底处理方法、衬底处理系统及记录介质
JP2020074455A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7361911B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20240222117A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2022176155A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7398493B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
WO2024062634A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP2023164300A (ja) 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
KR20230153251A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant