CN105518836A - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN105518836A
CN105518836A CN201480046974.1A CN201480046974A CN105518836A CN 105518836 A CN105518836 A CN 105518836A CN 201480046974 A CN201480046974 A CN 201480046974A CN 105518836 A CN105518836 A CN 105518836A
Authority
CN
China
Prior art keywords
temperature
gas
supply
container handling
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480046974.1A
Other languages
English (en)
Other versions
CN105518836B (zh
Inventor
定田拓也
角田彻
奥野正久
立野秀人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Electric Co., Ltd.
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN105518836A publication Critical patent/CN105518836A/zh
Application granted granted Critical
Publication of CN105518836B publication Critical patent/CN105518836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。可提高形成于衬底上的膜的特性。本发明提供一种半导体器件的制造方法，其具有下述工序：将形成有具有硅氮键的膜、并对膜实施了前烘的衬底搬入处理容器的工序；以前烘的温度以下的第一温度向衬底供给含氧气体的工序；和以高于所述第一温度的第二温度向衬底供给处理气体的工序。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
随着大规模集成电路(LargeScaleIntegratedCircuit，以下称为LSI)的微细化，对于控制晶体管元件间的漏电流干涉的加工技术而言，技术上的困难日益增加。LSI的元件间分离通过下述方法进行：在作为衬底的硅(Si)上，在想要分离的元件间形成槽或孔等空隙，在所述空隙中堆积绝缘物。作为绝缘物，多是使用氧化膜，例如，使用氧化硅膜。氧化硅膜通过Si衬底本身的氧化、化学气相成长法(ChemicalVaporDeposition，以下称为CVD)、绝缘物涂布法(SpinOnDielectric，以下称为SOD)而形成。
随着近年来的微细化，对于微细结构的埋入、特别是氧化物对纵向深的空隙结构或横向窄的空隙结构的埋入而言，利用CVD法进行的埋入方法正在达到技术极限。在这样的背景下，使用了具有流动性的氧化物的埋入方法、即SOD的采用有增加的趋势。在SOD中，使用被称为SOG(Spinonglass)的包含无机或有机成分的涂布绝缘材料。该材料在CVD氧化膜出现之前就被用于LSI的制造工序，但加工技术为0.35μm～1μm左右的加工尺寸，并不微细，因此，涂布后的改质方法容许在氮气氛下进行400℃左右的热处理。
发明内容
然而，以近年来的LSI、DRAM(DynamicRandomAccessMemory)、FlashMemory为代表的半导体器件的最小加工尺寸小于50nm宽度，保持品质的微细化、制造吞吐量(throughput)提高的达成、处理温度的低温化逐渐变难。
本发明的目的在于提供一种能够提高形成于衬底上的膜的特性、并且提高制造吞吐量的技术。
根据一方案，提供一种半导体器件的制造方法，其具有下述工序：
将形成有具有硅氮键的膜、并对该膜实施了前烘的衬底搬入处理容器内的工序；
以所述前烘的温度以下的第一温度向所述衬底供给含氧气体的工序；和
以高于所述第一温度的第二温度向所述衬底供给处理气体的工序。
根据另一方案，提供一种衬底处理装置，其具有：
处理容器，收纳形成有具有硅氮键的膜、并对该膜实施了前烘的衬底；
含氧气体供给部，向所述处理容器内的所述衬底供给含氧气体；
处理气体供给部，向所述处理容器内的所述衬底供给处理气体；
加热部，对所述衬底进行加热；
控制部，构成为控制所述含氧气体供给部、所述处理气体供给部和所述加热部，以使得在不供给所述处理气体、而是供给所述含氧气体的状态下，以所述前烘工序的温度以下的第一温度将所述衬底加热规定时间，在供给所述处理气体的状态下，以高于所述第一温度的第二温度将所述衬底加热规定时间。
根据又一方案，提供一种计算机可读取的记录介质，记录有使计算机执行下述步骤的程序：
将形成有具有硅氮键的膜、并对该膜实施了前烘的衬底搬入处理容器的步骤；
以所述前烘的温度以下的第一温度向所述衬底供给含氧气体的步骤；
以高于所述第一温度的第二温度向所述衬底供给处理气体的步骤。
根据本发明的技术，能够提高形成于衬底上的膜的特性。
附图说明
图1是本发明的一实施方式的衬底处理装置的结构简图。
图2是本发明的一实施方式的衬底处理装置所具备的处理炉的纵截面简图。
图3是本发明的实施方式中适用的衬底处理装置的控制器的结构简图。
图4是表示本发明的一实施方式的衬底处理工序的事前处理的流程图。
图5是表示本发明的一实施方式的衬底处理工序的流程图。
图6是表示本发明的一实施方式的衬底处理项目(event)和温度的时机例的图。
图7是表示本发明的实施方式的衬底表面的异物量的比较的图。
具体实施方式
以下，对本发明的实施方式进行说明。
本发明人发现了下述课题，即，在用处理液、处理气体对涂布有含有硅氮键(－Si－N－键)的膜(例如聚硅氮烷膜)的衬底进行处理时，在处理后的衬底上产生多个异物(颗粒)。另外，发现了异物的产生导致无法保持品质、阻碍微细化的课题。进而，发现了随之无法继续生产确保品质的处理物、制造吞吐量恶化的课题。
本发明人推测产生上述课题的原因为以下几个方面。第一，聚硅氮烷膜通过聚硅氮烷溶液的涂布和前烘(prebake)形成，但在所述前烘中，无法完全除去聚硅氮烷涂布膜的溶剂、杂质，在改质工序中，残留在聚硅氮烷膜中的溶剂发生脱离，在处理容器内作为逸出气体进行释放、再附着，引起反应。第二，在聚硅氮烷中发生分子量的分布，分子量低的聚硅氮烷从涂布膜中脱离，在处理容器内作为逸出气体进行释放、再附着，与残留溶剂反应，结果以SiO异物或杂质的形式附着在衬底表面。第三，处理液所含的杂质与残留于聚硅氮烷膜中的溶剂等发生反应，生成副产物。
鉴于上述原因，本发明人经过深入研究，结果发现：通过使对聚硅氮烷涂布膜进行改质处理前的预备加热工序的温度为聚硅氮烷的前烘时的温度以下，能够抑制低分子量的聚硅氮烷的脱离，解决上述课题。另外，发现通过使预备加热工序为含氧气氛，能够使低分子量的聚硅氮烷的骨架结构变为氧化硅(Si－O)，能够抑制低分子量的聚硅氮烷的脱离，解决上述课题。
＜本发明的一实施方式＞
以下，参照附图对本发明的优选的实施方式进行更详细的说明。
(1)衬底处理装置的构成
首先，主要使用图1及图2来说明本实施方式的衬底处理装置的构成。图1是本实施方式的衬底处理装置的结构简图，其用纵截面表示处理炉202部分。图2是本实施方式的衬底处理装置所具备的处理炉202的纵截面简图。
(处理容器)
如图1所示，处理炉202包括处理容器(反应管)203。处理容器203例如由石英(SiO2)或碳化硅(SiC)等耐热性材料形成，并形成为上端及下端开口的圆筒形状。在处理容器203的筒中空部形成处理室201，并以下述方式构成：通过作为衬底支承部的晶舟217，能够以水平姿势、且以在垂直方向上排列多层的状态收纳作为衬底的晶片200。
在处理容器203的下部设置有作为炉口盖体(能够将处理容器(反应管)203的下端开口(炉口)气密地密封(闭塞))的密封盖219。密封盖219以从垂直方向下侧抵接于处理容器203的下端的方式构成。密封盖219形成为圆板状。成为衬底的处理空间的衬底处理室201由处理容器203和密封盖219构成。
(衬底支承部)
作为衬底保持部的晶舟217以能多层地保持多片晶片200的方式构成。晶舟217具备保持多片晶片200的多根支柱217a。例如具备3根支柱217a。多根支柱217a分别架设于底板217b与顶板217c之间。多片晶片200通过支柱217a以水平姿势且以彼此中心对齐的状态进行排列，并在管轴方向上被多层地保持。顶板217cは，晶舟217以比保持于晶舟217上的晶片200的最大外径大的方式形成。
作为支柱217a、底板217b、顶板217c的构成材料，例如可以使用氧化硅(SiO2)、碳化硅(SiC)、石英(AlO)、氮化铝(AlN)、氮化硅(SiN)、氧化锆(ZrO)等热传导性良好的非金属材料。特别优选使用热传导率为10W/mK以上的非金属材料。需要说明的是，热传导率不成问题时，可以由石英(SiO)等形成，另外，由金属带来的对晶片200的污染不成问题时，支柱217a、顶板217c可以由不锈钢(SUS)等金属材料形成。在使用金属作为支柱217a、顶板217c的构成材料的情况下，可以在金属上形成陶瓷、TEFLON(注册商标)等被膜。
在晶舟217的下部设置有例如由石英、碳化硅等耐热材料形成的隔热体218，并以来自第一加热部207的热不易传递到密封盖219侧的方式构成。隔热体218作为隔热部件发挥功能，并且也作为保持晶舟217的保持体发挥功能。需要说明的是，隔热体218不限于将图示那样的形成为圆板形状的隔热板以水平姿势呈多层地设置多片而成的隔热体，还可以为例如形成为圆筒形状的石英盖等。另外，还可以将隔热体218作为晶舟217的构成部件之一。
(升降部)
在处理容器203的下方设置有作为升降部(使晶舟217升降从而将其搬送于处理容器(反应管)203内外)的晶舟升降机。在晶舟升降机处设置有密封盖219，所述密封盖219在通过晶舟升降机使晶舟217上升时密封炉口。
在密封盖219的与处理室201相反一侧设置有使晶舟217旋转的晶舟旋转机构267。晶舟旋转机构267的旋转轴261以下述方式构成：贯穿密封盖219并与晶舟217连接，通过使晶舟217旋转从而使晶片200旋转。
(第一加热部)
在处理容器(反应管)203的外侧，以包围处理容器(反应管)203的侧壁面的同心圆状设置有对处理容器(反应管)203内的晶片200进行加热的第一加热部207。第一加热部207以被加热器底座206支承的方式设置。如图2所示，第一加热部207包括第一～第四加热器单元207a～207d。第一～第四加热器单元207a～207d分别沿着处理容器(反应管)203内的晶片200的层合方向进行设置。
在处理容器(反应管)203内，相对于每一个作为加热部的第一～第四加热器单元207a～207d，作为检测晶片200或周边温度的温度检测器，例如热电偶等第一～第四温度传感器263a～263d分别设置于处理容器(反应管)203与晶舟217之间。需要说明的是，第一～第四温度传感器263a～263d可以分别以下述方式进行设置：对利用第一～第四加热器单元207a～207d分别进行加热的多片晶片200中位于中央的晶片200的温度进行检测。
后述的控制器121分别与第一加热部207、第一～第四温度传感器263a～263d电连接。控制器121以下述方式构成：基于通过第一～第四温度传感器263a～263d分别检测到的温度信息，分别在规定的时机对供给至第一～第四加热器单元207a～207d的电力进行控制，分别对每一个第一～第四加热器单元207a～207d进行温度设定、温度调整，以使处理容器(反应管)203内的晶片200的温度成为规定温度。
(气体供给部)
如图1所示，在处理容器(反应管)203与第一加热部207之间设置有处理气体供给喷嘴501。处理气体供给喷嘴501由例如热传导率低的石英等形成。处理气体供给喷嘴501可以具有二重管结构。处理气体供给喷嘴501沿处理容器(反应管)203的外壁的侧部配置。处理气体供给喷嘴501的前端(下游端)气密地设置于处理容器(反应管)203的顶部(上端开口)。在位于处理容器(反应管)203的上端开口的处理气体供给喷嘴501的前端设置有供给孔502。气体供给部主要由处理气体供给喷嘴501和供给孔502构成。另外，在气体供给部中可以包括后述的处理气体生成单元300和吹扫气体供给部601。进而，可以以下述方式构成：在气体供给部中包括后述的含氧气体供给部602。
含氧气体供给部602由阀602a、602d、气体流量控制部(质量流量控制器)602b、含氧气体供给管602c等构成，其将从未图示的含氧气体源供给的含氧气体供给至处理容器203内。含氧气体供给管602c的前端(下游端)气密地设置于处理容器203的顶部，将含氧气体导入处理容器203内。含氧气体例如可以使用包含氧气(O2)、臭氧(O3)气体、一氧化氮(NO)气体、一氧化二氮(N2O)气体中的至少1种以上的气体。
供给处理气体的处理气体供给管289a的下游端与处理气体供给喷嘴501的上游端连接。在处理气体供给管289a上，从上游方向依次设置有处理气体生成单元300和吹扫气体供给部601(吹扫气体供给管601c)。
(处理气体生成单元)
在处理气体生成单元300上，从上游侧设置有含氧气体供给管301、含氢气体供给管302、阀303a、303b、气体流量控制部(质量流量控制器；MFC)304a、304b、处理气体生成装置305、阀305a、305b、305c。排气管306与阀305c连接。
处理气体生成单元305以下述方式构成：从与未图示的含氧气体源连接的含氧气体供给管301供给例如氧气(O2)，从与未图示的含氢气体源连接的含氢气体供给管302供给例如氢气(H2)。另外，供给至处理气体生成装置305的作为含氧气体的氧气与作为含氢气体的氢气燃烧，生成水蒸气。生成的水蒸气能够从处理气体生成单元供给至处理容器203内。
吹扫气体供给部601由吹扫气体阀601a、601d、吹扫气体流量控制部601b、吹扫气体供给管601c等构成，其将从未图示的吹扫气体源供给的吹扫气体经由处理气体供给管289a供给至处理容器203内。吹扫气体例如可以使用相对于晶片200、形成于晶片200上的膜而言反应性低的气体。例如，可以使用氮气(N2)、氩气、氦气、或氖气等稀有气体。
(排气部)
在处理容器203的下方连接有将衬底处理室201内的气体排出的气体排气管231的一端。气体排气管231的另一端经由作为压力调节器的APC(AutoPressureController)阀255而与真空泵246a(排气装置)连接。通过由真空泵246产生的压力梯度对衬底处理室201内进行排气。需要说明的是，APC阀255是可以通过阀的开闭进行衬底处理室201的排气及排气停止的开闭阀。另外，也是可以通过阀开度的调节来调节压力的压力调节阀。另外，作为压力检测器的压力传感器223设置于APC阀255的上游侧。由此，构成为：以衬底处理室201内的压力成为规定压力(真空度)的方式进行真空排气。压力控制部284(参见图3)通过APC阀255与衬底处理室201及压力传感器223电连接，压力控制部284以下述方式构成：基于通过压力传感器223检测出的压力，通过APC阀255在所希望的时机进行控制，以使得衬底处理室201内的压力成为所希望的压力。
排气部由气体排气管231、APC阀255、压力传感器223等构成。需要说明的是，可以在排气部中包括真空泵246。
(第二加热部)
例如，在使用水蒸气作为处理气体时，存在水蒸气(气态的水)在处理容器203内冷却至水的气化点以下从而发生液化的情况。
上述水蒸气的液化多发生在处理容器203内的用第一加热部207进行加热的区域以外的区域。如上所述，由于第一加热部207以对处理容器203内的晶片200进行加热的方式设置，所以处理容器203内的收纳有晶片200的区域被第一加热部207加热。然而，处理容器203内的除晶片200的收纳区域以外的区域难以被第一加热部207加热。结果，存在下述情况：在处理容器203内的用第一加热部207进行加热的区域以外的区域产生低温区域，水蒸气在通过该低温区域时冷却从而发生液化。
处理气体发生液化而产生的液体有时滞留在处理容器203内的底部(密封盖219的上表面)。因此，存在液体与密封盖219反应、密封盖219受损的情况。
另外，在为了将晶舟217搬出至处理容器203外而使密封盖219下降、打开炉口(处理容器203的下端开口)时，如果液体滞留在密封盖219上，则存在密封盖219上的液体从炉口掉落至处理容器203外的情况。因此，存在下述情况：处理炉202的炉口周边部件受损，并且操作员等不能安全地进入处理炉202附近。
因此，如图1及图2所示，以对用第一加热部207进行加热的区域以外的区域进行加热的方式设置有第二加热部280。即，第二加热部280以呈同心圆状包围处理容器203的侧壁面的方式设置于处理容器203的下部的外侧(外周)。
第二加热部280以下述方式构成：在处理容器203内的下游侧(即处理容器203内的收纳有隔热体218的区域)，对朝向排气部从处理容器203的上侧(上游侧)向下侧(下游侧)流动的水蒸气进行加热。另外，第二加热部280以下述方式构成：对密封处理容器203的下端开口的密封盖219、处理容器203的下部、处理容器203内的配置于底部的隔热体218等构成处理容器203的下部的部件进行加热。换言之，以在向处理室201装填晶舟217时位于比底板217b更靠下方的位置的方式配置第二加热部280。
后述的控制器121与第二加热部280电连接。控制器121以下述方式构成：在规定的时机控制供给至第二加热部280的电力，以便成为能够抑制处理容器203内的处理气体(水蒸气)的液化的温度(例如100℃至300℃)。第二加热部280对处理容器203的炉口部的加热至少在向处理容器203供给处理液或处理气体期间持续进行。优选从将晶片200搬入处理容器203后到搬出前为止一直进行。通过如上述那样进行加热，能够防止炉口部处的处理气体的液化、防止直到干燥工序为止产生的颗粒、杂质等附着在炉口部。
(控制部)
如图3所示，作为控制部(控制手段)的控制器121以具有CPU(CentralProcessingUnit)121a、RAM(RandomAccessMemory)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d以经由内部总线121e与CPU121a进行数据交换的方式构成。控制器121连接有例如以触摸面板等的形式构成的输入输出装置122。
存储装置121c例如由闪存、HDD(HardDiskDrive)等构成。在存储装置121c内，以可读取的方式存储有：控制衬底处理装置的动作的控制程序、记载有后述衬底处理的步骤、条件等的程序制程等。需要说明的是，工艺制程是以使控制器121执行后述衬底处理工序的各步骤、并能获得规定结果的方式组合得到的，其作为程序发挥作用。以下，也将该程序制程、控制程序等统一简称为程序。需要说明的是，在本说明书中使用术语“程序”时，有时仅单独包含程序制程，有时仅单独包含控制程序，或者有时包含上述两者。此外，RAM121b以存储区域(工作区)的形式构成，该存储区域暂时保持通过CPU121a读取的程序、数据等。
I/O端口121d与上述处理气体生成单元305、MFC304a、304b、601b、602b、自动阀303a、303b、305a、305b、305c、601a、601d、602a、602d、闸门252、254、256、APC阀255、第一加热部207(207a、207b、207c、207d)、第二加热部280、鼓风机旋转机构259、第一～第四温度传感器263a～263d、晶舟旋转机构267、压力传感器233、温度控制控制器400等连接。
CPU121a构成为：读取并执行来自存储装置121c的控制程序，并且根据来自输入输出装置122的操作命令的输入等从存储装置121c读取工艺制程。而且，CPU121a构成为：按照读取的工艺制程的内容，对利用处理气体生成单元305进行的处理气体生成动作、利用MFC304a、304b、601b、602b进行的气体的流量调节动作、自动阀303a、303b、305a、305b、305c、601a、601d、602a、602d的开闭动作、闸门252、254、256的阻断动作、APC阀255的开闭调节动作、及基于第一～第四温度传感器263a～263d进行的第一加热部207的温度调节动作、第二加热部280的温度调节动作、真空泵246a、246b的起动·停止、鼓风机旋转机构259的旋转速度调节动作、晶舟旋转机构267的旋转速度调节动作等进行控制。
需要说明的是，控制器121不限于以专用的计算机的形式构成的情况，也可以以通用的计算机的形式构成。例如，准备存储了上述程序的外部存储装置(例如磁带、软盘、硬盘等磁盘；CD、DVD等光盘；MO等光磁盘；USB存储器、存储卡等半导体存储器)123，然后使用该外部存储装置123将程序安装在通用的计算机上等，从而可以构成本实施方式的控制器121。需要说明的是，用于向计算机供给程序的手段不限于经由外部存储装置123进行供给的情况。例如，可以使用互联网、专用线路等通信手段而不经由外部存储装置123供给程序。需要说明的是，存储装置121c、外部存储装置123以计算机可读取的记录介质的形式构成。以下，也将它们统一简称为记录介质。需要说明的是，本说明书中使用称为记录介质的词语时，有时仅单独包含存储装置121c、有时仅单独包含外部存储装置123、或有时包含上述两者。
(2)事前处理工序
此处，使用图4来说明在对作为衬底的晶片200实施后述的改质处理之前所实施的事前处理工序。如图4所示，对晶片200实施PHPS涂布工序T20和前烘工序T30。在PHPS涂布工序T20中，利用涂布装置(未图示)来涂布聚硅氮烷。经涂布的聚硅氮烷的厚度可通过聚硅氮烷的分子量、聚硅氮烷溶液的粘度、涂布机的转速进行调节。在前烘工序T30中，从涂布于晶片200上的聚硅氮烷除去溶剂。具体而言，如下进行，即，通过加热至70℃～250℃左右从而使溶剂挥发。优选在150℃左右进行加热。
另外，对于晶片200，使用如下的衬底：具有微细结构即凹凸结构，以至少填充于凹部(槽)的方式供给聚硅氮烷(SiH2NH)，在槽内形成有含硅(Si)膜。对所述晶片200使用水蒸气作为处理气体的例子进行说明。需要说明的是，含硅膜中包含硅(Si)、氮(N)、氢(H)，根据不同情况，有可能混杂碳(C)、其他杂质。需要说明的是，所谓具有微细结构的衬底，是指具有在相对于硅衬底垂直的方向上深的槽(凹部)、或在例如10nm～30nm左右宽度的横向上窄的槽(凹部)等、纵横比(aspectratio)高的结构的衬底。
(3)衬底处理工序
接下来，针对作为本实施方式的半导体器件的制造工序的一项工序而实施的衬底处理工序，使用图5、6进行说明。该工序利用上述衬底处理装置实施。在本实施方式中，作为所述衬底处理工序的一个例子，对下述情形进行说明：使用水蒸气作为处理气体，并进行将形成于作为衬底的晶片200上的含硅膜改质(氧化)为SiO膜的工序(改质处理工序)。需要说明的是，在以下说明中，利用控制器121来控制构成衬底处理装置的各部的动作。
图5是表示本衬底处理工序中的各工序的流程图。图6是表示本衬底处理工序中的衬底处理项目与温度的时机例的图，图中的虚线表示处理容器203内的压力，实线表示处理容器203内的晶片200的温度，横轴的参数表示处理时间(单位为分钟)。
(衬底搬入工序(S10))
首先，向晶舟217装填(晶片填充)预先指定片数的晶片200。通过晶舟升降机举起保持有多片晶片200的晶舟217，将其搬入(晶舟装载)处理容器(反应管)203内(处理室201内)。在该状态下，成为处理炉202的开口部即炉口被密封盖219密封的状态。之后，通过真空泵246a或真空泵246b中的至少一个进行真空排气，以使得处理容器203内成为所希望的压力(真空度)。此时，利用压力传感器来测定处理容器203内的压力，基于所述测得的压力来反馈控制(压力调整)APC阀255的开度或阀240的开闭。另外，基于第一温度传感器263a、第二温度传感器263b、第三温度传感器263c、第四温度传感器263d所检测到的温度信息反馈控制(温度调整)供给至第一加热部207所具备的第一加热器单元207a、第二加热器单元207b、第三加热器单元207c、第四加热器单元207d的电力，以使得处理容器203内的晶片200成为所希望的温度(例如约150℃)。此时，以第一加热器单元207a、第二加热器单元207b、第三加热器单元207c、第四加热器单元207d的设定温度均为相同温度的方式进行控制。
(预备加热工序(S20))
在处理容器203内达到规定压力、晶片200达到规定温度后，向处理容器203内供给含氧(O)气体，以成为约100Torr的方式进行调节。所谓规定温度，是上述前烘工序T30中的温度以下的第一温度。具体而言，打开阀602a、602d，将通过MFC602b进行了流量调节的含氧气体供给至处理容器203，利用APC阀255和压力传感器223调节压力。含氧气体的流量例如设定为5slm～15slm。含氧气体可以使用氧气(O2)、臭氧(O3)气体、一氧化氮(NO)气体、一氧化二氮(N2O)，可合适地使用氧气。在本实施方式中使用氧气。此时的规定温度优选保持在上述前烘工序T30的温度以下。另外，此时的规定温度需要至少为使低分子量的聚硅氮烷的骨架结构变为氧化硅(Si－O)所必需的温度以上(例如70℃以上)。经过规定时间后，进行温度调节工序S30。通过以成为前烘工序T30的温度以下的方式进行调节，能够抑制聚硅氮烷膜的软化，并且，利用含氧气体使低分子量的聚硅氮烷的骨架结构变为氧化硅(Si－O)，因而能够抑制颗粒的产生。
需要说明的是，在对晶片200进行加热的同时，运转晶舟旋转机构267，开始晶舟217的旋转。此时，利用控制器121来控制晶舟217的旋转速度。需要说明的是，晶舟217为至少在后述的氧化工序(S40)结束之前的期间持续旋转的状态。
(温度调节工序(S30))
在预备加热工序S20之后，在将处理容器203内的压力保持为约100Torr的状态下，在含氧气氛中使晶片200的温度升温至第二温度。第二温度为250～450℃，例如为400℃。另外，达到400℃后，使含氧气体的流量增加从而使处理容器203内的压力增加，使其保持为约400Torr。另外，将压力和温度保持规定时间，直到所述压力和温度稳定为止。
(氧化工序(S40))
在晶片200的温度于400℃稳定后，开始向处理容器203内供给作为处理气体的水蒸气(H2O气体)。具体而言，向处理气体发生单元305中供给含氧气体和含氢气体，使氧与氢反应，产生水蒸气。需要说明的是，含氧气体(O2气)与含氢气体(H2气)的气体供给比(O2/H2)为2:3，利用MFC304a和MFC304b调节含氧气体和含氢气体的流量，以使水蒸气浓度为60％。在供给了水蒸气的状态，进行约30分钟的氧化处理，将聚硅氮烷膜氧化(氧化工序)。在进行氧化处理期间，持续从氧气体供给部602向处理容器203供给含氧气体(在本实施方式中为氧气)。为了利用水蒸气将聚硅氮烷膜氧化，晶片200的温度必须为规定的温度以上(例如250℃以上)，另外，为了避免聚硅氮烷膜的上部的硬化，优选为规定的温度以下(例如400℃以下)。
(退火工序(S50))
氧化工序S40经过规定时间后，停止向处理容器203供给水蒸气和氧气，在保持晶片200的温度的状态下，可以向处理容器203内供给含氮气体，对形成于晶片200上的氧化硅膜进行规定时间(例如30分钟)的退火。此处，含氮气体例如为氮气(N2)，可以从吹扫气体供给部601供给。
(吹扫工序(S60))
退火工序S50结束后，在保持晶片200的温度的状态下，对处理容器203内进行排气，直到成为规定的压力。例如进行排气直到成为约1Torr。达到规定的压力后，开始向处理容器203内供给作为非活性气体的氮气，进行供给直到成为规定的压力。如上所述，通过在保持晶片200的温度的状态下对处理容器203内进行排气从而降低压力，能够将颗粒、杂质除去。另外，通过排气后在保持晶片200的温度的状态下供给非活性气体，能够将残留于处理容器203内的、通过真空排气无法除去的颗粒、杂质、来自晶片200的逸出气体除去。
(降温大气压恢复工序(S70))
处理容器203内的压力达到规定的压力后，开始晶片200的降温。例如，在处理容器203内的压力成为约100Torr以上后，开始晶片200的降温。
可以在使晶片200降温的同时，在使鼓风机257工作的状态下打开闸门252、254、256，一边利用质量流量控制器251控制流量，一边从冷却气体供给管249向处理容器203与隔热部件210之间的空间260内供给冷却气体，同时，将其从冷却气体排气管253排出。作为冷却气体，除N2气外，还可以单独或者混合使用例如He气，Ne气，Ar气等稀有气体、空气等。由此，能够使空间260内骤冷，在短时间内冷却设置于空间260内的处理容器203及第一加热部207。此外，能够在更短的时间内使处理容器203内的晶片200降温。
需要说明的是，可以在关闭闸门254、256的状态下，从冷却气体供给管249向空间260内供给N2气，用冷却气体充满空间260内并进行冷却后，在使鼓风机257工作的状态下打开闸门254、256，将空间260内的冷却气体从冷却气体排气管253排出。
(衬底搬出工序(S80))
之后，利用晶舟升降机使密封盖219下降，将处理容器203的下端开口，同时，将处理完毕的晶片200在保持于晶舟217的状态下从处理容器203的下端搬出(晶舟卸载)至处理容器203(处理室201)的外部。之后，将处理完毕的晶片200从晶舟217上取下(晶片取出)，结束本实施方式的衬底处理工序。
(4)本实施方式的效果
根据本实施方式，可取得以下所示的1或多个效果。
(a)通过将预备加热工序在前烘工序的温度以下进行加热，能够防止低分子量的聚硅氮烷的软化，能够减少颗粒的数量。
(b)另外，通过在含氧气氛中进行预备加热工序，能够使低分子量的聚硅氮烷的骨架结构变为氧化硅(Si－O)，能够抑制低分子量的聚硅氮烷的脱离，抑制颗粒的产生。
(c)另外，通过在氧气(O2)气氛中进行预备加热工序，能够抑制颗粒的产生。图7示出了对在氧气气氛中进行预备加热工序时所产生的颗粒的数量和在氮气(N2)气氛中进行预备加热工序时所产生的颗粒的数量进行比较的图。如图7所示，可知与在氮气气氛中进行处理时相比，在氧气气氛中进行处理时能够大幅抑制颗粒数量。
(d)另外，在形成于晶片200上的聚硅氮烷膜的前烘温度以下进行预备加热工序时，能够均匀地实施聚硅氮烷的氧化。例如，如果在高于前烘温度的温度下进行预备加热，则存在下述情况：在形成于晶片200上的凹凸中埋入的聚硅氮烷的上部发生硬化，在之后的氧化工序中，无法均匀地氧化至凹凸的底部。但通过保持为前烘温度以下，能够抑制聚硅氮烷的上部发生硬化。
＜本发明的其他实施方式＞
以上，具体说明了本发明的实施方式，但本发明并不限定于上述实施方式，在不脱离其主旨的范围内可以进行各种变化。
在上述实施方式中，对使用水蒸气作为处理气体的情形进行了说明，但并不限定于此。即，处理气体可以为使溶剂中溶解有常温下为固体或液体的原料(反应物)的溶液(液态反应物)气化而成的氧化性气体。例如，可以使用将过氧化氢(H2O2)溶解在水(H2O)中得到的过氧化氢水。通过将含有过氧化氢(使过氧化氢水气化而得到)的气体供给至晶片200从而进行氧化处理，能够在更低的温度下进行聚硅氮烷膜的氧化。能够在例如70～130℃左右进行处理。另外，通过进一步形成低温，能够于在晶片200上形成有凹凸时更均匀地氧化至凹部的底部。例如，如果如上述实施方式那样加热至约400℃，则存在下述情况：凹部的上部的聚硅氮烷发生硬化，处理无法进行至凹部的底端。如果与水蒸气(水、H2O)相比，则过氧化氢具有以下特征：过氧化氢的活化能高，1分子中所含的氧原子的个数多，因而氧化性强。因此，在使用过氧化氢气体的情况下，在使氧原子(O)到达形成于晶片200的沟内的膜的深部(沟的底部)方面是有优势的。
另外，作为处理气体不限于使用水蒸气、过氧化氢气体的情形，例如可以为将水(H2O)加热而产生的水蒸气。另外，作为含氧气体，除O2气外，还可以使用例如臭氧(O3)气体、水蒸气(H2O)等。另外，能够抑制形成于晶片200上的电路、尤其是使用了不耐受高温处理的材质(例如铝)的电路的性能劣化等。
需要说明的是，作为处理气体的水蒸气(气态的水)可以包括H2O分子单体的状态、若干分子结合而成的团簇(cluster)状态。此外，在将水(H2O)从液态形成气态时，可以使其分裂成H2O分子单体，还可以使其分裂成若干分子结合而成的团簇状态。此外，还可以为若干个上述团簇聚集而形成的雾(mist)状。
另外，在使用过氧化氢气体作为上述处理气体的情况下，也同样地可以包括H2O2分子单体的状态、若干分子结合而成的团簇状态。另外，在从过氧化氢水(H2O2)气化成过氧化氢气体时，可以使其分裂成H2O2分子单体，还可以使其分裂成若干分子结合而成的团簇状态。此外，还可以为若干个上述团簇聚集而形成的雾(mist)状。
另外，在上述实施方式中，示出了对形成有聚硅氮烷膜的晶片200进行处理的例子，但并不限于此。例如，通过对形成有具有硅氮键(－Si－N－)的膜的晶片200进行处理，能够获得相同的效果。
另外，在上文中，示出了对旋涂有具有硅氮键的膜的晶片200进行处理的例子，但并不限于此，即使为利用ChemicalVaporDeposition(CVD)法形成的含硅膜，也能够同样地使其氧化。
在上述处理炉202中，可以在处理容器203外设置例如热电偶等第一外部温度传感器264a、第二外部温度传感器264b、第三外部温度传感器264c、第四外部温度传感器264d(参见图2)作为检测第一加热部207所具备的第一加热器单元207a、第二加热器单元207b、第三加热器单元207c、第四加热器单元207d的各自温度的温度检测器。第一外部温度传感器264a、第二外部温度传感器264b、第三外部温度传感器264c、第四外部温度传感器264d分别与控制器121连接。由此，能够基于利用第一外部温度传感器264a、第二外部温度传感器264b、第三外部温度传感器264c、第四外部温度传感器264d分别检测到的温度信息，来监视第一加热器单元207a、第二加热器单元207b、第三加热器单元207c、第四加热器单元207d的各自的温度是否被加热至规定的温度。
在上述实施方式中，对具备纵型处理炉的衬底处理装置进行了说明，但并不限定于此，还可以优选地适用于例如具有单片式、HotWall型、ColdWall型处理炉的衬底处理装置、使处理气体激发从而处理晶片200的衬底处理装置。
＜本发明的优选方案＞
以下，附记本发明的优选方案。
＜附记1＞
根据一方案，提供一种半导体器件的制造方法，其具有下述工序：
将形成有具有硅氮键的膜、并实施了前烘的衬底搬入处理容器的工序；
以所述前烘的温度以下的第一温度向所述衬底供给含氧气体的工序；和
以高于所述第一温度的第二温度向所述衬底供给处理气体的工序。
＜附记2＞
如附记1所述的半导体器件的制造方法，优选，所述具有硅氮键的膜为包含低分子量的聚硅氮烷的膜。
＜附记3＞
如附记1至附记2所述的半导体器件的制造方法，优选，所述含氧气体为包含氧气的气体，所述处理气体为包含水蒸气的气体。
＜附记4＞
如附记1至附记3中任一项所述的半导体器件的制造方法，优选，供给所述处理气体的工序在供给所述含氧气体的工序之后进行，在供给所述处理气体的工序中，一边供给所述含氧气体，一边供给所述处理气体。
＜附记5＞
如附记4所述的半导体器件的制造方法，优选，在供给所述处理气体的工序之后，具有停止所述处理气体和所述含氧气体的供给、并供给含氮气体的退火工序。
＜附记6＞
如附记1至附记5所述的半导体器件的制造方法，优选，在供给所述处理气体的工序之后，具有在保持所述衬底的温度的状态下对所述处理容器内进行排气的工序。
＜附记7＞
如附记6所述的半导体器件的制造方法，优选，在对所述处理容器内进行排气的工序之后，具有向所述处理容器内供给非活性气体、调节为规定的压力、然后使衬底降温的工序。
＜附记8＞
根据另一方案，提供一种衬底处理装置，其具有：
处理容器，收纳形成有具有硅氮键的膜、并实施了前烘工序的衬底；
含氧气体供给部，向所述衬底供给含氧气体；
气体供给部，向所述衬底供给处理气体；
加热部，对所述衬底进行加热；
控制部，控制所述含氧气体供给部、所述气体供给部和所述加热部，以使得在供给所述含氧气体的状态下，以所述前烘工序的温度以下的第一温度对所述衬底进行加热，在供给所述处理气体的状态下，以高于所述第一温度的第二温度对所述衬底进行加热。
＜附记9＞
如附记8所述的衬底处理装置，优选，具有对所述处理容器内的气氛进行排气的排气部，所述控制部控制所述气体供给部、所述加热部和所述排气部，以使得在供给所述处理气体的状态下，以第二温度进行加热后，以将所述衬底的温度维持为第二温度的状态对所述处理容器内的气氛进行排气。
＜附记10＞
如附记9所述的衬底处理装置，优选，所述控制部控制所述气体供给部、所述排气部和所述加热部，以使得在所述排气之后，在将所述衬底的温度维持为第二温度的状态下，所述气体供给部向所述处理容器内供给非活性气体从而提高处理容器内的压力。
＜附记11＞
如附记8至附记10中任一项所述的衬底处理装置，优选，所述第一温度为150℃以下，所述第二温度为250℃～400℃。
＜附记12＞
如附记8至附记11中任一项所述的衬底处理装置，优选，所述含氧气体为包含氧气的气体，所述处理气体为包含水蒸气的气体。
＜附记13＞
根据又一方案，提供一种程序或记录有该程序的计算机可读取的记录介质，所述程序使计算机执行下述步骤：
将形成有具有硅氮键的膜、并实施了前烘的衬底搬入处理容器的步骤；
以所述前烘的温度以下的第一温度向所述衬底供给含氧气体的步骤；
以高于所述第一温度的第二温度向所述衬底供给处理气体的步骤。
＜附记14＞
如附记13所述的程序或记录有该程序的计算机可读取的记录介质，优选，以所述第二温度供给处理气体的步骤在供给所述含氧气体的步骤之后进行。
＜附记15＞
如附记13或附记14所述的程序或记录有该程序的计算机可读取的记录介质，优选，在以所述第二温度供给所述处理气体之后，具有停止所述含氧气体的供给、并供给含氮气体的步骤。
＜附记16＞
如附记13至附记15中任一项所述的程序或记录有该程序的计算机可读取的记录介质，优选，在供给所述处理气体的步骤之后，具有在保持所述衬底的温度的状态下对所述处理容器内进行排气的排气步骤。
＜附记17＞
如附记16中任一项所述的程序或记录有该程序的计算机可读取的记录介质，优选，在对所述处理容器内进行排气的步骤之后，具有向所述处理容器内供给非活性气体、调节为规定的压力、然后使所述衬底降温的步骤。
产业上的可利用性
根据本发明的技术，能够提高半导体器件的制造品质。
符号说明
200···晶片(衬底)，203···处理容器(反应管)，217···晶舟，219···密封盖，207···第一加热部，280···第二加热部，300···液体流量控制单元，501···处理气体供给喷嘴，502···供给孔，231···气体排气管，121···控制器(控制部)

Claims (15)

1.一种半导体器件的制造方法，其具有下述工序：
将衬底搬入处理容器内的工序，所述衬底形成有具有硅氮键的膜，并对所述膜实施了前烘；
以所述前烘的温度以下的第一温度向所述衬底供给含氧气体的工序；和
以高于所述第一温度的第二温度向所述衬底供给处理气体的工序。
2.如权利要求1所述的半导体器件的制造方法，其中，
所述处理气体为包含水蒸气的气体。
3.如权利要求2所述的半导体器件的制造方法，其中，
供给所述处理气体的工序在供给所述含氧气体的工序之后进行，
在供给所述处理气体的工序中，一边供给所述含氧气体，一边供给所述处理气体。
4.如权利要求3所述的半导体器件的制造方法，其中，
在供给所述处理气体的工序之后，具有停止所述处理气体和所述含氧气体的供给、而供给含氮气体的退火工序。
5.如权利要求1所述的半导体器件的制造方法，其中，
在供给所述处理气体的工序之后，具有在保持所述衬底的温度的状态下对所述处理容器内进行排气的工序。
6.如权利要求5所述的半导体器件的制造方法，其中，
在对所述处理容器内进行排气的工序之后，具有在保持所述衬底的温度的状态下向所述处理容器内供给非活性气体、供给所述非活性气体直到所述处理容器内成为规定的压力为止、然后使衬底降温的工序。
7.如权利要求2所述的半导体器件的制造方法，其中，
所述第一温度为150℃以下，所述第二温度为250℃～400℃。
8.如权利要求1所述的半导体器件的制造方法，其中，
所述具有硅氮键的膜为包含低分子量的聚硅氮烷的膜。
9.如权利要求1所述的半导体器件的制造方法，其中，
所述处理气体为包含过氧化氢的气体。
10.如权利要求1所述的半导体器件的制造方法，其中，
所述具有硅氮键的膜为利用CVD法形成的膜。
11.一种衬底处理装置，其具有：
处理容器，收纳形成有具有硅氮键的膜、并对所述膜实施了前烘工序的衬底；
含氧气体供给部，向所述处理容器内的所述衬底供给含氧气体；
处理气体供给部，向所述处理容器内的所述衬底供给处理气体；
加热部，对所述衬底进行加热；
控制部，构成为控制所述含氧气体供给部、所述处理气体供给部和所述加热部，以使得在不供给所述处理气体、而是供给所述含氧气体的状态下，以所述前烘工序的温度以下的第一温度将所述衬底加热规定时间，在供给所述处理气体的状态下，以高于所述第一温度的第二温度将所述衬底加热规定时间。
12.如权利要求11所述的衬底处理装置，其中，所述控制部构成为控制所述含氧气体供给部，以使得在供给所述处理气体的状态下，在以所述第二温度将所述衬底加热规定时间期间，向所述衬底同时供给所述处理气体与所述含氧气体。
13.如权利要求11所述的衬底处理装置，其中，
还具有对所述处理容器内的气氛进行排气的排气部，
所述控制部构成为控制所述气体供给部、所述加热部和所述排气部，以使得在供给所述处理气体的状态下，以第二温度将所述衬底加热规定时间后，以将所述衬底的温度维持为第二温度的状态对所述处理容器内的气氛进行排气。
14.如权利要求13所述的衬底处理装置，其中，
还具有向所述处理容器内供给非活性气体的非活性气体供给部，
所述控制部构成为控制所述非活性气体供给部、所述排气部和所述加热部，以使得在以将所述衬底的温度维持为第二温度的状态对所述处理容器内的气氛进行排气之后，以将所述衬底的温度维持为第二温度的状态向所述处理容器内供给非活性气体从而提高处理容器内的压力。
15.一种计算机可读取的记录介质，记录有使计算机执行下述步骤的程序：
将形成有具有硅氮键的膜、并对所述膜实施了前烘的衬底搬入处理容器的步骤；
以所述前烘的温度以下的第一温度向所述衬底供给含氧气体的步骤；
以高于所述第一温度的第二温度向所述衬底供给处理气体的步骤。
CN201480046974.1A 2013-10-10 2014-09-29 半导体器件的制造方法、衬底处理装置及记录介质 Active CN105518836B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-212806 2013-10-10
JP2013212806 2013-10-10
PCT/JP2014/075870 WO2015053121A1 (ja) 2013-10-10 2014-09-29 半導体装置の製造方法、基板処理装置及び記録媒体

Publications (2)

Publication Number Publication Date
CN105518836A true CN105518836A (zh) 2016-04-20
CN105518836B CN105518836B (zh) 2018-02-13

Family

ID=52812940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480046974.1A Active CN105518836B (zh) 2013-10-10 2014-09-29 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (5)

Country Link
US (1) US9793112B2 (zh)
JP (1) JP6151789B2 (zh)
KR (1) KR101848573B1 (zh)
CN (1) CN105518836B (zh)
WO (1) WO2015053121A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110214367A (zh) * 2017-01-16 2019-09-06 Ers电子有限公司 用于对衬底进行调温的设备和相对应的制造方法
CN110634775A (zh) * 2019-09-16 2019-12-31 西安奕斯伟硅片技术有限公司 一种气流控制装置和晶圆处理装置
CN110896052A (zh) * 2018-09-12 2020-03-20 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
CN110265322B (zh) * 2016-06-30 2020-10-30 株式会社国际电气 衬底处理装置、半导体器件的制造方法及记录介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7149884B2 (ja) * 2019-03-20 2022-10-07 東京エレクトロン株式会社 熱処理装置及び成膜方法
KR102552458B1 (ko) * 2019-07-31 2023-07-06 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 기판 지지구 및 반도체 장치의 제조 방법
TWI745069B (zh) * 2020-07-27 2021-11-01 劉劭祺 材料處理設備及其操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807525A (zh) * 2003-08-26 2010-08-18 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
WO2012111729A1 (ja) * 2011-02-17 2012-08-23 ＡｚエレクトロニックマテリアルズＩｐ株式会社 二酸化ケイ素膜の製造方法
US20130149462A1 (en) * 2011-07-15 2013-06-13 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4982813B2 (ja) * 2009-03-30 2012-07-25 独立行政法人産業技術総合研究所 アモルファススピンオングラス膜の形成方法
JP2012060000A (ja) 2010-09-10 2012-03-22 Toshiba Corp シリコン酸化膜の製造装置
WO2013077321A1 (ja) * 2011-11-21 2013-05-30 株式会社日立国際電気 半導体装置の製造装置、半導体装置の製造方法及び記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807525A (zh) * 2003-08-26 2010-08-18 株式会社日立国际电气 半导体装置的制造方法及衬底处理装置
WO2012111729A1 (ja) * 2011-02-17 2012-08-23 ＡｚエレクトロニックマテリアルズＩｐ株式会社 二酸化ケイ素膜の製造方法
US20130149462A1 (en) * 2011-07-15 2013-06-13 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265322B (zh) * 2016-06-30 2020-10-30 株式会社国际电气 衬底处理装置、半导体器件的制造方法及记录介质
CN110214367A (zh) * 2017-01-16 2019-09-06 Ers电子有限公司 用于对衬底进行调温的设备和相对应的制造方法
CN110214367B (zh) * 2017-01-16 2023-08-29 Ers电子有限公司 用于对衬底进行调温的设备和相对应的制造方法
CN110896052A (zh) * 2018-09-12 2020-03-20 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
CN110896052B (zh) * 2018-09-12 2024-03-22 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
CN110634775A (zh) * 2019-09-16 2019-12-31 西安奕斯伟硅片技术有限公司 一种气流控制装置和晶圆处理装置
CN110634775B (zh) * 2019-09-16 2022-11-08 西安奕斯伟材料科技有限公司 一种气流控制装置和晶圆处理装置

Also Published As

Publication number Publication date
WO2015053121A1 (ja) 2015-04-16
US20160203976A1 (en) 2016-07-14
KR20160034394A (ko) 2016-03-29
JP6151789B2 (ja) 2017-06-21
KR101848573B1 (ko) 2018-04-12
US9793112B2 (en) 2017-10-17
JPWO2015053121A1 (ja) 2017-03-09
CN105518836B (zh) 2018-02-13

Similar Documents

Publication Publication Date Title
CN105518836A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US9816182B2 (en) Substrate processing apparatus, method for manufacturing semiconductor device, and recording medium
JP6417052B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR101615584B1 (ko) 반도체 장치의 제조 장치, 반도체 장치의 제조 방법 및 기록 매체
WO2017056188A1 (ja) 基板処理装置、半導体装置の製造方法及び記録媒体
US10546761B2 (en) Substrate processing apparatus
JP6038288B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JPWO2013065771A1 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
US9502239B2 (en) Substrate processing method, substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP2016033955A (ja) 基板処理装置、チャンバリッドアセンブリ、半導体装置の製造方法、プログラム及び記録媒体
CN108461400A (zh) 半导体器件的制造方法、衬底处理装置及记录介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181130

Address after: Tokyo, Japan, Japan

Patentee after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Kunisai Electric Corp.