CN101211772A - 多晶硅栅层的沉积方法 - Google Patents
多晶硅栅层的沉积方法 Download PDFInfo
- Publication number
- CN101211772A CN101211772A CNA2006101482435A CN200610148243A CN101211772A CN 101211772 A CN101211772 A CN 101211772A CN A2006101482435 A CNA2006101482435 A CN A2006101482435A CN 200610148243 A CN200610148243 A CN 200610148243A CN 101211772 A CN101211772 A CN 101211772A
- Authority
- CN
- China
- Prior art keywords
- polycrystalline silicon
- silicon grid
- grid layer
- deposition process
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
一种多晶硅栅层的沉积方法,包括:在半导体基底上形成一介质层;以一结构控制工艺沉积多晶硅栅层,所述多晶硅栅层覆盖所述介质层。通过在沉积多晶硅栅层的过程中减小晶粒尺寸,可抑制掺杂穿透效应的发生;在现有工艺基础上仅通过改变沉积条件以控制多晶硅栅层的晶粒尺寸,无需增加单独的步骤即可抑制掺杂穿透效应的发生,改进工艺控制简单。
Description
技术领域
本发明涉及集成电路制造技术领域,特别涉及一种多晶硅栅层的沉积方法。
背景技术
多晶硅由于包含许多由晶粒边界分割的晶粒而具有多晶向。在MOS器件中,掺杂的多晶硅由于具有良好的电阻可调性、与二氧化硅优良的界面特性、与后续高温工艺的兼容性、比金属电极更高的可靠性、在陡峭结构上淀积的均匀性以及可实现栅的自对准工艺而被用作栅电极。
现有工艺中沉积多晶硅栅层的步骤包括:在半导体基底上形成一介质层;沉积多晶硅栅层,此多晶硅栅层覆盖介质层。利用LPCVD工艺沉积所述多晶硅栅层,反应气体为硅烷,反应腔温度范围为700~750摄氏度,反应腔内压力为250~350mttor,所述硅烷的流量范围为100-200sccm(立方厘米/分钟);所述反应气体中还可包括缓冲气体,所述缓冲气体为氦气,所述氦气的流量范围为5-20slm(升/分钟)。
然而,实际生产发现,利用现有工艺沉积多晶硅栅层时,在进行多晶硅掺杂后,易产生掺杂穿透效应(penetration),即掺杂材料击穿多晶硅栅层及其下介质层而进入器件导电沟道区,继而使导电沟道内电子处于禁带中的状态造成少数载流子的跃迁,最终导致器件漏电流过大。
图1为现有技术中多晶硅栅层掺杂穿透效应示意图,如图1所示,分析认为,此掺杂穿透效应12是由于现有工艺中形成的多晶硅栅层20的晶粒尺寸较大且晶粒生长方向相对规则,即同一厚度的多晶硅栅层包含的晶界数目较少,使得掺杂粒子易于穿透此晶界阻碍而进入器件导电沟道区10后造成的。由此,如何改变多晶硅栅层的晶粒结构成为抑制掺杂离子穿透的指导方向。
然而,仅将晶粒生长方向不规则化,易使多晶硅栅层的表面性质变差。继而,如何改变晶粒尺寸成为本领域技术人员亟待解决的问题。
申请号为“02125156.8”的中国专利申请中提供了一种多晶硅结晶方法,包括:第一步骤,在一个衬底上形成多晶硅层;第二步骤,除了一部分具有特定取向的晶粒以外,使多晶硅层的晶粒成为非结晶的;和第三步骤,使用具有特定取向的晶粒使多晶硅层结晶。显然,应用此方法沉积多晶硅栅层需要多步工艺,工艺繁杂;且只考虑了晶粒取向对多晶硅结构的影响,而未考虑晶粒尺寸的影响。
发明内容
本发明提供了一种多晶硅栅层的沉积方法,可抑制掺杂穿透效应的发生;本发明提供了一种抑制多晶硅栅层掺杂穿透效应的方法,可避免在对多晶硅栅层进行掺杂时发生掺杂穿透效应。
本发明提供的一种多晶硅栅层的沉积方法,包括:
在半导体基底上形成一介质层;
以一结构控制工艺沉积多晶硅栅层,所述多晶硅栅层覆盖所述介质层。
所述结构控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流量中的一种及其组合;沉积所述多晶硅栅层的反应温度范围为600~650摄氏度;沉积所述多晶硅栅层时反应腔内压力为450~550mttor;沉积所述多晶硅栅层时反应气体的流量范围为150-250sccm。
本发明提供的一种抑制多晶硅栅层掺杂穿透效应的方法,至少包括:以一结构控制工艺沉积所述多晶硅栅层。
所述结构控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流量中的一种及其组合;沉积所述多晶硅栅层的反应温度范围为600~650摄氏度;沉积所述多晶硅栅层时反应腔内压力为450~550mttor;沉积所述多晶硅栅层时反应气体的流量范围为150-250sccm。
与现有技术相比,本发明具有以下优点:
1.通过在沉积多晶硅栅层的过程中减小晶粒尺寸,可抑制掺杂穿透效应的发生;
2.在现有工艺基础上仅通过改变沉积条件以控制多晶硅栅层的晶粒尺寸,无需增加单独的步骤即可抑制掺杂穿透效应的发生,改进工艺控制简单。
附图说明
图1为现有技术中多晶硅栅层掺杂穿透效应示意图;
图2为说明本发明实施例的流程示意图;
图3A~3B分别为为应用现有技术及本发明方法沉积的多晶硅栅层结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
应用本发明方法沉积多晶硅栅层的步骤包括:在半导体基底上形成一介质层;以一结构控制工艺沉积多晶硅栅层,所述多晶硅栅层覆盖所述介质层。
图2为说明本发明实施例的流程示意图,如图2所示,应用本发明方法沉积多晶硅栅层的具体步骤包括:
首先,在半导体基底上形成一介质层。
所述半导体基底为已定义器件有源区并已完成浅沟槽隔离的半导体衬底。所述介质层为栅氧化层。所述栅氧化层材料包含二氧化硅(SiO2)或掺杂铪(Hf)的二氧化硅。所述栅氧化层厚度为5~40纳米,优选为10~20纳米。所述形成第一介质层的方法选用热氧化法或CVD方法。
所述形成半导体基底及所述栅氧化层的方法可采用任何传统的方法,涉及的技术方案在任何情况下均未被视作本发明的组成部分,在此不再赘述。
随后,以一结构控制工艺沉积多晶硅栅层,所述多晶硅栅层覆盖所述介质层。
所述多晶硅栅层优选地由多晶硅构成,或由多晶硅与金属硅化物等材料组合而成。所述多晶硅栅层厚度根据工艺条件及产品要求确定,优选范围为200~600纳米。
现有工艺中,利用LPCVD工艺沉积所述多晶硅栅层,反应气体为硅烷,反应腔温度范围为700~750摄氏度,反应腔内压力为250~350mttor,所述硅烷的流量范围为100-200sccm(立方厘米/分钟);所述反应气体中还可包括缓冲气体,所述缓冲气体为氦气,所述氦气的流量范围为5-20slm(升/分钟)。
然而,实际生产发现,利用现有工艺沉积多晶硅栅层时,在进行多晶硅掺杂后,易产生掺杂穿透效应,即掺杂材料击穿多晶硅栅层及其下栅氧化层而进入器件导电沟道区,继而使导电沟道内电子处于禁带中的状态造成少数载流子的跃迁,最终导致器件漏电流过大。分析认为,此掺杂穿透效应是由于现有工艺中形成的多晶硅栅层的晶粒尺寸较大且晶粒生长方向相对规则,即同一厚度的多晶硅栅层包含的晶界数目较少,使得掺杂粒子易于穿透此晶界阻碍而进入沟道区后造成的。而仅将晶粒生长方向不规则化,易使多晶硅栅层的表面性质变差。由此,如何减小晶粒尺寸成为抑制掺杂穿透效应发生的指导方向。
作为本发明的实施例,通过在现有工艺基础上改变沉积条件以控制多晶硅栅层的晶粒尺寸,进而抑制掺杂穿透效应发生。为获得较小的晶粒尺寸而选用的结构控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流量中的一种及其组合。
优选地,作为本发明的第一实施例,在所述多晶硅栅层沉积过程中,反应腔温度范围为600~650摄氏度,反应腔内压力为250~350mttor,所述硅烷的流量范围为100-200sccm(立方厘米/分钟);所述反应气体中还可包括缓冲气体,所述缓冲气体为氦气,所述氦气的流量范围为5-20slm(升/分钟)。
作为本发明的第二实施例,在所述多晶硅栅层沉积过程中,反应腔温度范围为700~750摄氏度,反应腔内压力为450~550mttor,所述硅烷的流量范围为150-250sccm(立方厘米/分钟);所述反应气体中还可包括缓冲气体,所述缓冲气体为氦气,所述氦气的流量范围为10-30slm(升/分钟)。
优选地,作为本发明的第三实施例,在所述多晶硅栅层沉积过程中,反应腔温度范围为600~650摄氏度,反应腔内压力为450~550mttor,所述硅烷的流量范围为150-250sccm(立方厘米/分钟);所述反应气体中还可包括缓冲气体,所述缓冲气体为氦气,所述氦气的流量范围为10-30slm(升/分钟)。
所述沉积多晶硅栅层的方法可采用任何传统的工艺,涉及的技术方案在任何情况下均未被视作本发明的组成部分,在此不再赘述。
图3A~3B分别为为应用现有技术及本发明方法沉积的多晶硅栅层结构示意图,如图3A及3B所示,应用本发明提供的多晶硅栅层的沉积方法,通过在沉积多晶硅栅层20的过程中减小晶粒尺寸,可抑制掺杂穿透效应的发生,即可抑制对多晶硅栅层进行掺杂时造成掺杂粒子进入器件导电沟道区10;在现有工艺基础上仅通过改变沉积条件以控制多晶硅栅层的晶粒尺寸,无需增加单独的步骤即可抑制掺杂穿透效应的发生,改进工艺控制简单。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (10)
1.一种多晶硅栅层的沉积方法,包括:
在半导体基底上形成一介质层;
以一结构控制工艺沉积多晶硅栅层,所述多晶硅栅层覆盖所述介质层。
2.根据权利要求1所述的多晶硅栅层的沉积方法,其特征在于:所述结构控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流量中的一种及其组合。
3.根据权利要求2所述的多晶硅栅层的沉积方法,其特征在于:沉积所述多晶硅栅层的反应温度范围为600~650摄氏度。
4.根据权利要求2或3所述的多晶硅栅层的沉积方法,其特征在于:沉积所述多晶硅栅层时反应腔内压力为450~550mttor。
5.根据权利要求2或3所述的多晶硅栅层的沉积方法,其特征在于:沉积所述多晶硅栅层时反应气体的流量范围为150-250sccm。
6.一种抑制多晶硅栅层掺杂穿透效应的方法,至少包括:以一结构控制工艺沉积所述多晶硅栅层。
7.根据权利要求6所述的多晶硅栅层的沉积方法,其特征在于:所述结构控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流量中的一种及其组合。
8.根据权利要求6所述的多晶硅栅层的沉积方法,其特征在于:沉积所述多晶硅栅层的反应温度范围为600~650摄氏度。
9.根据权利要求7或8所述的多晶硅栅层的沉积方法,其特征在于:沉积所述多晶硅栅层时反应腔内压力为450~550mttor。
10.根据权利要求7或8所述的多晶硅栅层的沉积方法,其特征在于:沉积所述多晶硅栅层时反应气体的流量范围为150-250sccm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101482435A CN101211772A (zh) | 2006-12-28 | 2006-12-28 | 多晶硅栅层的沉积方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101482435A CN101211772A (zh) | 2006-12-28 | 2006-12-28 | 多晶硅栅层的沉积方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101211772A true CN101211772A (zh) | 2008-07-02 |
Family
ID=39611686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101482435A Pending CN101211772A (zh) | 2006-12-28 | 2006-12-28 | 多晶硅栅层的沉积方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101211772A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097458A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种多晶硅薄膜的沉积方法 |
CN111048416A (zh) * | 2019-12-25 | 2020-04-21 | 上海华力微电子有限公司 | 多晶硅薄膜的沉积方法 |
-
2006
- 2006-12-28 CN CNA2006101482435A patent/CN101211772A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097458A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种多晶硅薄膜的沉积方法 |
CN111048416A (zh) * | 2019-12-25 | 2020-04-21 | 上海华力微电子有限公司 | 多晶硅薄膜的沉积方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8318575B2 (en) | Compressive polycrystalline silicon film and method of manufacture thereof | |
TWI551716B (zh) | 形成鍺薄膜之方法 | |
CN101636845A (zh) | 在多层电荷俘获区域含有氘化层的非易失性电荷俘获存储器 | |
JPH01161826A (ja) | 気相エピタキシャル成長法 | |
CN1182959A (zh) | 三维器件布置 | |
CN102683395B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
US20140145305A1 (en) | Capacitor and Method of Forming a Capacitor | |
CN101211772A (zh) | 多晶硅栅层的沉积方法 | |
CN101364538B (zh) | 栅层形成方法 | |
CN108962903A (zh) | 半导体结构 | |
CN101447430A (zh) | 侧墙形成方法 | |
CN101916770B (zh) | 具有双缓变结的Si-Ge-Si半导体结构及其形成方法 | |
CN103325825B (zh) | 超结mosfet | |
CN102592992A (zh) | 一种高掺杂磷硅玻璃薄膜的制备方法 | |
CN102017085B (zh) | 用于沉积超细晶粒多晶硅薄膜的方法 | |
CN101859699A (zh) | 多晶硅淀积工艺 | |
CN102723261B (zh) | 半导体电容器的形成方法 | |
CN106571298A (zh) | 半导体结构的形成方法 | |
CN102723262A (zh) | 半导体电容器的形成方法 | |
CN106252210A (zh) | 一种利用盖帽层退火结晶的多晶硅制备方法 | |
CN101364536A (zh) | 栅层形成方法 | |
CN103730408B (zh) | 一种多晶硅通孔的制造方法 | |
CN102655092A (zh) | 晶体管的制备方法 | |
TWI241655B (en) | Method of forming polysilicon layer in semiconductor device | |
CN105097458A (zh) | 一种多晶硅薄膜的沉积方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |