CN106711026A - 一种InP薄膜异质衬底的制备方法 - Google Patents

一种InP薄膜异质衬底的制备方法 Download PDF

Info

Publication number
CN106711026A
CN106711026A CN201710071303.6A CN201710071303A CN106711026A CN 106711026 A CN106711026 A CN 106711026A CN 201710071303 A CN201710071303 A CN 201710071303A CN 106711026 A CN106711026 A CN 106711026A
Authority
CN
China
Prior art keywords
inp
substrate
thin film
ions
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710071303.6A
Other languages
English (en)
Inventor
欧欣
林家杰
游天桂
黄凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201710071303.6A priority Critical patent/CN106711026A/zh
Publication of CN106711026A publication Critical patent/CN106711026A/zh
Priority to PCT/CN2017/094038 priority patent/WO2018145411A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Abstract

本发明提供一种InP薄膜异质衬底的制备方法，至少包括：提供InP衬底，且所述InP衬底具有注入面；于所述注入面进行离子共注入，以在所述InP衬底的预设深度处形成缺陷层；提供异质衬底，将所述InP衬底与所述异质衬底进行键合，所述InP衬底的注入面为键合面；沿所述缺陷层剥离部分所述InP衬底，使所述InP衬底的一部分转移至所述异质衬底上，以在所述异质衬底上形成InP薄膜，获得InP薄膜异质衬底。通过上述方案，有效地降低剥离及转移InP薄膜所需的单一离子注入的剂量，同时避免了文献中所报道的采用零度以下低温注入的方法剥离InP材料，进而缩短了制备周期，节约了生产成本；不需要低温或高温注入，从而降低控制注入温度所需的额外能耗。

Description

一种InP薄膜异质衬底的制备方法
技术领域
本发明属于半导体制备技术领域，特别涉及一种利用离子共注入制备InP薄膜异衬底的方法。
背景技术
InP是一种III-V族化合物半导体，具有宽的禁带宽度，电子迁移率快，热导率高，抗辐射性好等优点。InP器件能够对高频率或短波长的信号实现放大，结合它的耐辐射性好，常被用于制造卫星信号接收器和放大器，宽的禁带宽度使得器件的稳定性很高，受到外界影响较小。在光电集成电路方面，InP是现在唯一可以支持一个光源的单片集成的半导体材料，InP是直接带隙半导体，可以制成光放大器、激光器和光探测器，除此之外，InP可以提供纳秒级的调制速度，还可以实现功率的分流和集合，以及被动式光波导和波长的多路复用，利用InP这些优点制成的光电集成电路在复杂的通信系统中有着优异的表现。
随着半导体芯片的集成度越来越高，InP在异质衬底上的集成也显得尤为重要。目前，实现InP异质集成材料主要采用的是异质外延生长法，如MBE，MOCVD等方法。但是，异质外延生长的InP异质集成材料存在着反相畴、晶格失配和热膨胀系数差异等问题，使其相比于InP单晶体材料具有更大的缺陷密度，降低器件的工作性能与可靠性。另外，InP衬底价格十分昂贵，这导致InP材料无法大规模的使用。为了克服这些缺点，一种新的制备InP薄膜异质集成材料的方法应运而生—离子束剥离，即将一定能量的离子注入到InP衬底中，并在衬底的预定深度产生缺陷层，将离子注入后的衬底与异质衬底进行键合，最后在一定温度下退火后，将InP薄膜沿缺陷层从InP衬底剥离，从而将InP薄膜转移到异质衬底上。利用离子注入剥离方法得到的InP薄膜异质集成材料能够很好地消除了由于晶格失配而产生的缺陷，克服异质外延生长所面临的问题；此外，剥离后的InP衬底可以循环使用，降低了成本。
然而，目前已经报道的离子注入剥离的方法制备InP薄膜异质集成材料大部分是在特殊的温度窗口条件下，如0℃以下低温或者150℃以上高温下单独注入H或者单独注入He来实现，控制注入温度需要额外的能耗，工艺复杂，而且在高温注入过程中样品表面容易起泡，不利于后续的键合过程，此外，单独注入H或者He剥离InP薄膜所需要注入离子临界剂量也比较高，高剂量的离子注入会在转移的薄膜中产生较厚的损伤层，对InP薄膜的晶体质量有很大的影响。
因此，急需发展一种室温条件下低剂量离子注入剥离制备InP薄膜异质集成材料的技术。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种InP薄膜异质衬底的制备方法，用于解决现有技术中制备InP薄膜异质衬底时，需要低温或高温注入以及所需注入剂量高的问题。
为实现上述目的及其他相关目的，本发明提供一种InP薄膜异质衬底的制备方法，其特征在于，所述制备方法至少包括：
S1：提供InP衬底，且所述InP衬底具有注入面；
S2：于所述注入面进行离子共注入，以在所述InP衬底的预设深度处形成缺陷层；
S3：提供异质衬底，将所述InP衬底与所述异质衬底进行键合，所述InP衬底的注入面为键合面；
S4：沿所述缺陷层剥离部分所述InP衬底，使所述InP衬底的一部分转移至所述异质衬底上，以在所述异质衬底上形成InP薄膜，获得InP薄膜异质衬底。
作为本发明的一种优选方案，步骤S2中，于所述注入面向所述InP衬底进行共注入的离子为H离子和He离子。
作为本发明的一种优选方案，于所述注入面向所述InP衬底进行离子共注入的顺序为：
先注入He离子，再注入H离子；或者先注入H离子，再注入He离子；或者同时注入H离子和He离子。
作为本发明的一种优选方案，所述H离子的注入剂量为1E16cm-2～1E17cm-2，所述He离子的注入剂量为1E16cm-2～1E17cm-2。
作为本发明的一种优选方案，所述He离子的注入深度与所述H离子的注入深度相同或相近。
作为本发明的一种优选方案，步骤S2中，离子注入InP衬底中所形成的所述缺陷层的深度为10nm～10μm。
作为本发明的一种优选方案，步骤S2中，在所述离子注入过程中，所述InP衬底温度保持在-100℃～100℃。
作为本发明的一种优选方案，步骤S3中，所述异质衬底为硅、二氧化硅、蓝宝石、碳化硅、金刚石、氮化镓、砷化镓或者玻璃中的任意一种。
作为本发明的一种优选方案，步骤S3中，所述键合方法为直接键合、生长介质层(如SiO2等)键合、聚合物键合、旋涂玻璃键合中的任意一种。
作为本发明的一种优选方案，在步骤S3中，进行键合前至少还包括对经过离子注入的所述InP衬底进行退火的过程，其中，退火温度小于150℃。
作为本发明的一种优选方案，步骤S4中，通过将步骤S3得到的结构进行退火处理，以沿所述缺陷层剥离部分所述InP衬底，获得所述InP薄膜异质衬底。
作为本发明的一种优选方案，所述退火处理为先于第一温度下进行退火，再于第二温度下进行退火，其中，所述第一温度低于所述第二温度。
作为本发明的一种优选方案，所述第一温度为50℃～200℃；所述第二温度为200℃～400℃。
作为本发明的一种优选方案，于所述第一温度下进行退火的时间为1h～10h；于所述第二温度下进行退火的时间为1min～240min。
如上所述，本发明的InP薄膜异质衬底的制备方法，具有如下有益效果：
1)有效地降低剥离及转移InP薄膜所需的离子注入剂量，进而缩短了制备周期，节约了生产成本；同时，使用该方法还可以解决部分材料使用单一离子注入无法实现剥离的问题；
2)降低离子注入过程中注入离子的临界剂量，缓解转移InP薄膜时产生的损伤，提高InP薄膜的质量。
3)不需要低温或高温注入，从而降低控制注入温度所需的额外能耗，防止高温注入过程中样品表面的气泡形成，有利于后续键合。
附图说明
图1显示为本发明提供的InP薄膜异质衬底的制备方法的流程图。
图2-图5显示为本发明提供的InP薄膜异质衬底的制备方法各步骤所对应的结构示意图。
元件标号说明
1 InP衬底
11 注入面
12 缺陷层
13 InP薄膜
14 InP衬底余料
2 异质衬底
3 InP薄膜异质衬底
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
请参阅图1，本发明提供一种InP薄膜异质衬底的制备方法，所述制备方法至少包括：
S1：提供InP衬底，且所述InP衬底具有注入面；
S2：于所述注入面进行离子共注入，以在所述InP衬底的预设深度处形成缺陷层；
S3：提供异质衬底，将所述InP衬底与所述异质衬底进行键合，所述InP衬底的注入面为键合面；
S4：沿所述缺陷层剥离部分所述InP衬底，使所述InP衬底的一部分转移至所述异质衬底上，以在所述异质衬底上形成InP薄膜，获得InP薄膜异质衬底。
下面结合具体附图详细介绍本发明的InP薄膜复合衬底的制备方法。
请参阅图1中的S1及图2，进行步骤S1，提供InP衬底1，且所述InP衬底具有注入面11；
具体的，所述InP衬底1具有上表面及下表面，均可作为注入面11，本实施例中，选取其上表面为所述注入面11。另外，所述InP衬底可以为单晶或多晶结构，在本实施例中，所述InP衬底1选用商业化的InP单晶晶圆。
请参阅图1中的S2及图3，进行步骤S2，于所述注入面11进行离子共注入，并于所述InP衬底1的预设深度处形成缺陷层12；
具体的，根据实际制备InP薄膜异质衬底的需求，于所述InP衬底1中定义一预设深度，在离子从所述注入面注入时，离子注入的能量足以使注入离子达到该预设深度，并在所述预设深度处形成所述缺陷层12。
作为示例，步骤S2中，于所述注入面11向所述InP衬底1进行共注入的离子为H离子和He离子。
具体的，所述离子注入的离子种类，也可以为能实现相同或相似功能的其他种类的离子，在此不做限制。
作为示例，于所述注入面11向所述InP衬底1进行共注入的顺序为：先注入He离子，再注入H离子；或者先注入H离子，再注入He离子；或者同时注入H离子和He离子。
作为示例，所述H离子的注入剂量为1E16cm-2～1E17cm-2，所述He离子的注入剂量为1E16cm-2～1E17cm-2。
具体的，在一实施例中，可以先注入He离子，所述He离子会对剥离深度处(即缺陷层12处)的晶格形成破坏形成缺陷，所述缺陷在所述缺陷层12内呈高斯分布；再注入H离子，它们可以被He离子形成的平台缺陷捕获并通过物理作用使这些平台型缺陷扩大并相互结合，最终形成可以分离InP衬底的裂痕，进而促进部分所述InP衬底从缺陷浓度最大处实现剥离。其中，先注入的He所形成的缺陷层可以对后面注入的H产生有效的捕获作用，避免由于注入H分布太广而降低剥离InP的效果。
进一步，在进行离子注入的过程中，He离子进入其原子间隙形成微型缺陷，在后续的处理过程中，这些微缺陷会聚集结合，形成平台型的缺陷；H离子被注入InP衬底内后会产生缺陷，所述H离子会陷入所述缺陷中并产生压强，在后续的处理过程中，部分所述InP衬底可以从缺陷浓度最大处实现剥离。而当进行两种离子共注入时，He离子如上所述用于形成缺陷，所述缺陷在所述缺陷层12内呈高斯分布；H离子可以被He离子形成的平台缺陷捕获并通过物理作用使这些平台型缺陷扩大并相互结合，最终形成可以分离InP衬底的裂痕，进而促进部分所述InP衬底从缺陷浓度最大处实现剥离。在所述InP衬底1内进行H离子与He离子的共注入，H离子可以被He离子形成的缺陷捕获，进而进入原子间隙中并施加压强，相当于在He离子已产生的缺陷内部施加了一额外的作用力，可以有效地促进所述InP衬底1在离子注入剂量较低的情况下剥离，即可以有效地降低离子注入的总剂量，进而缩短了制备周期，节约了生产成本。所述H离子的注入剂量优选为2E16cm-2～7E16cm-2，所述He离子的注入剂量优选为1E16cm-2～5E16cm-2。在本实施例中，所述H离子的注入剂量优选为3E16cm-2，所述He离子的注入剂量优选为2E16cm-2。
作为示例，所述He离子的注入深度与所述H离子的注入深度相同或相近。
具体的，在离子注入过程中，可通过调整注入离子的能量，以使得两种离子的注入深度相同。也就是说，注入的离子的能量与离子注入深度(也即本实施例中所述缺陷层12的深度，也即本实施例中预计得到的所述InP薄膜13的厚度)相对应，注入的离子能量越大，形成缺陷层12就越深，后续剥离获得InP薄膜13也就越厚，反之则形成缺陷层12就越浅，后续剥离获得InP薄膜13的也就越薄。
进一步，所述He离子的注入深度与所述H离子的注入深度相同，可以保证He离子的射程(Rp)在所述H离子注入的射程附近，促进后续剥离，当然，在实现此功能的前提下，所述He离子的注入深度与所述H离子的注入深度也可以为相接近。
作为示例，步骤S2中，离子注入InP衬底1中所形成的所述缺陷层12的深度为10nm～10μm。
具体的，即注入离子形成的所述缺陷层12与所述注入面11的距离为10nm～10μm，优选的，所述缺陷层12的深度为11nm～9μm，在本实施例中，所述缺陷层12的深度为1μm。
作为示例，步骤S2中，在所述离子注入过程中，所述InP衬底1的温度保持在-100℃～100℃。
具体的，在离子注入过程中，使所述InP衬底1保持在-100℃～100℃，此时，注入的离子浓度会在InP衬底1中呈高斯型分布，并在衬底材料中引入晶体缺陷，从而形成缺陷层12。优选地，所述InP衬底1的保持温度为-100℃～-55℃或者0℃～45℃或者90℃～100℃，在本实施例中，所述InP衬底1的保持温度为室温。在该温度下注入，无需像传统的InP薄膜剥离一样，需要在特定的温度窗口(高温或低温)，本申请采用氢和氦共注降低了剥离所需的总的注入剂量，可以方便的在室温条件下进行，并且减少了控制注入温度需要额外的能耗，并且缓解了在高温注入过程中样品表面已经起泡的现象，有利于后续的键合过程。
需要说明的是，由于两种离子共同注入改变了衬底进行剥离的作用力，降低了所需注入离子的剂量，进而也改了离子注入时缺陷分布的外界条件，而所述条件的控制一方面来源于离子注入产生的能量，另一方面来源于外界提供，因此，这也就降低了控制外界温度所需的能耗，并且进一步缓解了在高温注入过程中样品表面已经起泡的现象，有利于后续的键合过程。
请参阅图1中的S3及图4，进行步骤S3，提供异质衬底2，将所述InP衬底与所述异质衬底2进行键合，所述InP衬底的注入面11为键合面；
作为示例，步骤S3中，所述异质衬底2为硅、二氧化硅、蓝宝石、碳化硅、金刚石、氮化镓、砷化镓或者玻璃中的任意一种。
作为示例，步骤S3中，所述键合方法为直接键合、生长介质层(如SiO2等)键合、聚合物键合、旋涂玻璃键合中的任意一种。
具体的，在其他实施例中，也可以为其他实现相同功能并达到相同效果的键合方式，在此不做限制。通过以上键合方法，可以将缺陷控制在界面处附近极小的厚度范围内，使薄膜内部晶格质量不受影响，将所述注入面11和所述异质衬底2的一个表面进行牢固键合。
作为示例，在步骤S3中，进行键合前至少还包括对经过离子注入的所述InP衬底进行退火的过程。
具体的，在键合前可以对所述InP衬底，或者对所述InP衬底和所述异质衬底进行退火的过程，所述退火优选为低温退火，以对所述衬底表面进行缺陷修复，得到牢固键合的键合结构。所述退火为低温退火，保证退火的温度要小于表面由于加热开始起泡的温度(一般小于150度)。
请参阅图1中的S4及图5，进行步骤S4，沿所述缺陷层12剥离部分所述InP衬底1，使所述InP衬底1的一部分转移至所述异质衬底2上，以在所述异质衬底上形成InP薄膜13，获得InP薄膜异质衬底3。
作为示例，步骤S4中，将步骤S3得到的结构进行退火处理，以沿所述缺陷层12剥离部分所述InP衬底1(即InP衬底余料14)，获得所述InP薄膜异质衬底3。
作为示例，所述退火处理为先于第一温度下进行退火，再于第二温度下进行退火，其中，所述第一温度低于所述第二温度。
作为示例，所述第一温度为50℃～200℃；所述第二温度为200℃～400℃。
作为示例，所述第一温度下进行退火的时间为1h～10h；所述第二温度下进行退火的时间为1min～240min。
具体的，先在较低的温度(如所述第一温度)下进行较长时间的退火，可以使所述H离子和He离子有足够的迁移能量形成缺陷，即促进H或He在材料中的扩散并与材料中的缺陷结合，但又保证不至于使大量所述H离子和所述He离子逃逸出所述InP衬底；进而再在较高的温度(如所述第二温度)下进行退火，可使形成的所述缺陷层12中的缺陷连城一条缺陷带，以致产生剥离。其中，在退火过程中，H和/或He的聚集会受热膨胀，增加缺陷内部的压强，导致化学键的断裂及缺陷的增值，在缺陷层处形成平台型的缺陷(缺陷带)，并最终导致InP薄膜的剥离。从而，低温预退火与高温后退火结合的复合退火过程与直接退火过程相比，可以更加缩短退火时间，另外，所述退火工艺优选在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行。
具体的，所述第一温度优选为80℃～150℃；所述第二温度优选为210℃～240℃；所述退火处理于所述第一温度下进行退火的时间优选为1h～4h；所述退火处理于所述第二温度下进行退火的时间优选为1min～60min。在本实施例中，所述第一温度为100℃，所述第二温度为220℃，所述退火处理于所述第一温度下进行退火的时间为2h，所述退火处理于所述第二温度下进行退火的时间为30min。
需要说明的是，将InP薄膜13转移到所述异质衬底2后，InP衬底余料14经过处理后可以循环利用，如作为图2中的InP衬底1继续使用。
综上所述，本发明提供一种InP薄膜异质衬底的制备方法，所述制备方法至少包括：提供InP衬底，且所述InP衬底具有注入面；于所述注入面进行离子共注入，并于所述InP衬底的预设深度处形成缺陷层；提供异质衬底，将所述注入面与所述异质衬底键合；沿所述缺陷层剥离部分所述InP衬底，使所述InP衬底的一部分转移至所述异质衬底上，以在所述异质衬底上形成InP薄膜，获得InP薄膜异质衬底。通过上述方案，采用的共离子注入，可以有效地降低剥离及转移InP薄膜所需的离子注入剂量，进而缩短了制备周期，节约了生产成本；同时，使用该方法还可以解决部分材料使用单一离子注入无法实现剥离的问题；降低离子注入过程中注入离子的临界剂量，缓解转移InP薄膜时产生的损伤，提高InP薄膜的质量；采用离子注入剥离技术制备InP薄膜异质衬底是，不需要低温或高温注入，从而降低控制注入温度所需的额外能耗，放置高温注入过程中样品表面气泡，有利于后续键合。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种InP薄膜异质衬底的制备方法，其特征在于，所述制备方法至少包括：
S1：提供InP衬底，且所述InP衬底具有注入面；
S2：于所述注入面进行离子共注入，以在所述InP衬底的预设深度处形成缺陷层；
S3：提供异质衬底，将所述InP衬底与所述异质衬底进行键合，所述InP衬底的注入面为键合面；
S4：沿所述缺陷层剥离部分所述InP衬底，使所述InP衬底的一部分转移至所述异质衬底上，以在所述异质衬底上形成InP薄膜，获得InP薄膜异质衬底。
2.根据权利要求1所述的InP薄膜异质衬底的制备方法，其特征在于，步骤S2中，于所述注入面向所述InP衬底进行共注入的离子为H离子和He离子。
3.根据权利要求2所述的InP薄膜异质衬底的制备方法，其特征在于，于所述注入面向所述InP衬底进行离子共注入的顺序为：
先注入He离子，再注入H离子；或者先注入H离子，再注入He离子；或者同时注入H离子和He离子。
4.根据权利要求2所述的InP薄膜异质衬底的制备方法，其特征在于，所述H离子的注入剂量为1E16cm-2～1E17cm-2，所述He离子的注入剂量为1E16cm-2～1E17cm-2。
5.根据权利要求2～4中任一项所述的InP薄膜异质衬底的制备方法，其特征在于，所述He离子的注入深度与所述H离子的注入深度相同或相近。
6.根据权利要求1所述的InP薄膜异质衬底的制备方法，其特征在于，步骤S2中，离子注入InP衬底中所形成的所述缺陷层的深度为10nm～10μm。
7.根据权利要求1所述的InP薄膜异质衬底的制备方法，其特征在于，步骤S2中，在所述离子注入过程中，所述InP衬底温度保持在-100℃～100℃。
8.根据权利要求1所述的InP薄膜异质衬底的制备方法，其特征在于，步骤S3中，所述异质衬底为硅、二氧化硅、蓝宝石、碳化硅、金刚石、氮化镓、砷化镓或者玻璃中的任意一种。
9.根据权利要求1所述的InP薄膜异质衬底的制备方法，其特征在于，步骤S3中，所述键合方法为直接键合、生长介质层键合、聚合物键合、旋涂玻璃键合中的任意一种。
10.根据权利要求1所述的InP薄膜异质衬底的制备方法，其特征在于，在步骤S3中，进行键合前至少还包括对经过离子注入的所述InP衬底进行退火的过程，其中，退火温度小于150℃。
11.根据权利要求1所述的InP薄膜异质衬底的制备方法，其特征在于，步骤S4中，通过将步骤S3得到的结构进行退火处理，以沿所述缺陷层剥离部分所述InP衬底，获得所述InP薄膜异质衬底。
12.根据权利要求11所述的InP薄膜异质衬底的制备方法，其特征在于，所述退火处理为先于第一温度下进行退火，再于第二温度下进行退火，其中，所述第一温度低于所述第二温度。
13.根据权利要求12所述的InP薄膜异质衬底的制备方法，其特征在于，所述第一温度为50℃～200℃；所述第二温度为200℃～400℃。
14.根据权利要求13所述的InP薄膜异质衬底的制备方法，其特征在于，于所述第一温度下进行退火的时间为1h～10h；于所述第二温度下进行退火的时间为1min～240min。
CN201710071303.6A 2017-02-09 2017-02-09 一种InP薄膜异质衬底的制备方法 Pending CN106711026A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710071303.6A CN106711026A (zh) 2017-02-09 2017-02-09 一种InP薄膜异质衬底的制备方法
PCT/CN2017/094038 WO2018145411A1 (zh) 2017-02-09 2017-07-24 一种InP薄膜异质衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710071303.6A CN106711026A (zh) 2017-02-09 2017-02-09 一种InP薄膜异质衬底的制备方法

Publications (1)

Publication Number Publication Date
CN106711026A true CN106711026A (zh) 2017-05-24

Family

ID=58910390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710071303.6A Pending CN106711026A (zh) 2017-02-09 2017-02-09 一种InP薄膜异质衬底的制备方法

Country Status (2)

Country Link
CN (1) CN106711026A (zh)
WO (1) WO2018145411A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018145411A1 (zh) * 2017-02-09 2018-08-16 中国科学院上海微系统与信息技术研究所 一种InP薄膜异质衬底的制备方法
CN109192670A (zh) * 2018-08-17 2019-01-11 中国科学院上海微系统与信息技术研究所 柔性半导体复合薄膜及其制备方法
CN110391131A (zh) * 2018-04-23 2019-10-29 中国科学院上海微系统与信息技术研究所 异质薄膜复合结构及其制备方法
CN111146681A (zh) * 2019-12-19 2020-05-12 中国科学院上海微系统与信息技术研究所 一种SiC基InP光子集成模块及其制备方法
CN111244227A (zh) * 2020-01-19 2020-06-05 中国科学院上海微系统与信息技术研究所 一种硅基光子集成模块及其制备方法
CN112382559A (zh) * 2020-11-13 2021-02-19 中国科学院上海微系统与信息技术研究所 一种异质薄膜结构及其制备方法
CN113130376A (zh) * 2021-04-13 2021-07-16 中国科学院上海微系统与信息技术研究所 一种多层异质单晶薄膜衬底的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374664A (zh) * 2015-10-23 2016-03-02 中国科学院上海微系统与信息技术研究所 一种InP薄膜复合衬底的制备方法
CN105895801A (zh) * 2016-07-06 2016-08-24 中国科学院上海微系统与信息技术研究所 利用离子注入剥离技术制备单晶氧化物阻变存储器的方法
CN105895576A (zh) * 2016-07-06 2016-08-24 中国科学院上海微系统与信息技术研究所 一种离子注入剥离制备半导体材料厚膜的方法
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微系统与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法
CN106209003A (zh) * 2016-07-06 2016-12-07 中国科学院上海微系统与信息技术研究所 利用薄膜转移技术制备薄膜体声波器件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863877A (en) * 1987-11-13 1989-09-05 Kopin Corporation Ion implantation and annealing of compound semiconductor layers
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
CN106711026A (zh) * 2017-02-09 2017-05-24 中国科学院上海微系统与信息技术研究所 一种InP薄膜异质衬底的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374664A (zh) * 2015-10-23 2016-03-02 中国科学院上海微系统与信息技术研究所 一种InP薄膜复合衬底的制备方法
CN105895801A (zh) * 2016-07-06 2016-08-24 中国科学院上海微系统与信息技术研究所 利用离子注入剥离技术制备单晶氧化物阻变存储器的方法
CN105895576A (zh) * 2016-07-06 2016-08-24 中国科学院上海微系统与信息技术研究所 一种离子注入剥离制备半导体材料厚膜的方法
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微系统与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法
CN106209003A (zh) * 2016-07-06 2016-12-07 中国科学院上海微系统与信息技术研究所 利用薄膜转移技术制备薄膜体声波器件的方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018145411A1 (zh) * 2017-02-09 2018-08-16 中国科学院上海微系统与信息技术研究所 一种InP薄膜异质衬底的制备方法
CN110391131A (zh) * 2018-04-23 2019-10-29 中国科学院上海微系统与信息技术研究所 异质薄膜复合结构及其制备方法
CN109192670A (zh) * 2018-08-17 2019-01-11 中国科学院上海微系统与信息技术研究所 柔性半导体复合薄膜及其制备方法
CN111146681A (zh) * 2019-12-19 2020-05-12 中国科学院上海微系统与信息技术研究所 一种SiC基InP光子集成模块及其制备方法
CN111146681B (zh) * 2019-12-19 2022-03-15 中国科学院上海微系统与信息技术研究所 一种SiC基InP光子集成模块及其制备方法
CN111244227A (zh) * 2020-01-19 2020-06-05 中国科学院上海微系统与信息技术研究所 一种硅基光子集成模块及其制备方法
CN112382559A (zh) * 2020-11-13 2021-02-19 中国科学院上海微系统与信息技术研究所 一种异质薄膜结构及其制备方法
CN113130376A (zh) * 2021-04-13 2021-07-16 中国科学院上海微系统与信息技术研究所 一种多层异质单晶薄膜衬底的制备方法
CN113130376B (zh) * 2021-04-13 2024-04-09 中国科学院上海微系统与信息技术研究所 一种多层异质单晶薄膜衬底的制备方法

Also Published As

Publication number Publication date
WO2018145411A1 (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
CN106711026A (zh) 一种InP薄膜异质衬底的制备方法
WO2018086380A1 (zh) 一种大尺寸iii-v异质衬底的制备方法
CN108493334B (zh) 一种薄膜异质结构的制备方法
JP4651099B2 (ja) 直接ウェハ結合による低欠陥のゲルマニウム膜の製造
WO2018006883A1 (zh) 利用薄膜转移技术制备薄膜体声波器件的方法
CN110880920B (zh) 异质薄膜结构的制备方法
CN108336219A (zh) 一种薄膜异质结构的制备方法
KR101341199B1 (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘 태양전지
CN110534474B (zh) 衬底上薄膜的制备方法
US20120235283A1 (en) Silicon on insulator structures having high resistivity regions in the handle wafer
CN106711027A (zh) 晶圆键合方法及异质衬底制备方法
CN105957831A (zh) 一种用于制造支撑衬底上的单晶材料薄层结构的方法
CN109979809A (zh) 一种单晶薄膜的制备方法、单晶薄膜及谐振器装置
CN105374664A (zh) 一种InP薄膜复合衬底的制备方法
CN106953234A (zh) 硅基单片集成激光器及其制作方法
CN100505166C (zh) 在异质基底上制备高质量GaN单晶厚膜的方法
CN100492590C (zh) 生长应变层的方法
CN109427538A (zh) 一种异质结构的制备方法
CN110391131A (zh) 异质薄膜复合结构及其制备方法
CN104617166A (zh) 基于Si衬底的InGaAs红外探测器及其制备方法
CN110600549B (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
CN113421849A (zh) 一种带绝缘埋层的硅衬底的制备工艺
CN105428301A (zh) 利用微波退火技术低温制备goi的方法
KR102026506B1 (ko) 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법
CN111262127B (zh) 一种硅基InGaAs激光器衬底的制备方法、衬底和激光器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524