WO2009107188A1 - 単結晶ＳｉＣの成長方法 - Google Patents

単結晶ＳｉＣの成長方法 Download PDF

Info

Publication number
WO2009107188A1
WO2009107188A1 PCT/JP2008/053185 JP2008053185W WO2009107188A1 WO 2009107188 A1 WO2009107188 A1 WO 2009107188A1 JP 2008053185 W JP2008053185 W JP 2008053185W WO 2009107188 A1 WO2009107188 A1 WO 2009107188A1
Authority
WO
WIPO (PCT)
Prior art keywords
single crystal
crystal sic
temperature
substrate
melting point
Prior art date
Application number
PCT/JP2008/053185
Other languages
English (en)
French (fr)
Inventor
信彦 中村
徹 松浪
浩 川見
信吉 浜田
公人 西川
Original Assignee
財団法人地球環境産業技術研究機構
株式会社エコトロン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財団法人地球環境産業技術研究機構, 株式会社エコトロン filed Critical 財団法人地球環境産業技術研究機構
Priority to PCT/JP2008/053185 priority Critical patent/WO2009107188A1/ja
Priority to JP2010500465A priority patent/JP5263900B2/ja
Publication of WO2009107188A1 publication Critical patent/WO2009107188A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/02—Zone-melting with a solvent, e.g. travelling solvent process
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C30B19/04—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux the solvent being a component of the crystal composition

Definitions

  • the present invention relates to a single crystal SiC growth method in which single crystal SiC is epitaxially grown on a single crystal SiC substrate.
  • SiC is superior in heat resistance and mechanical strength, is resistant to radiation, can easily control valence electrons of electrons and holes by adding impurities, and has a wide band gap. Therefore, it is expected as a semiconductor material for next-generation power devices and high-frequency devices.
  • single crystal SiC is susceptible to crystal defects such as basal plane dislocations, screw dislocations, and micropipes due to the effects of heat, and crystal grain boundaries due to nucleation are likely to occur. There is a problem that it is difficult to obtain stable single crystal SiC.
  • Patent Documents 1 to 3 a single heat treatment is performed by interposing a Si melt layer having a predetermined thickness between a single crystal SiC substrate and a carbon atom supply substrate.
  • a metastable solvent epitaxial method (MSE method) for epitaxially growing single crystal SiC on a crystalline SiC substrate has been proposed.
  • This MSE method has the advantage that micro-pipe defects are suppressed and single crystal SiC having a high flatness can be realized, and also has the advantage of a high growth rate.
  • Patent Documents 1 to 3 can suppress the occurrence of micropipe defects, they sufficiently suppress the generation of crystal defects such as basal plane dislocations and spiral dislocations other than micropipes. I could't say that.
  • the present invention can sufficiently suppress the generation of not only micropipe defects but also crystal defects such as basal plane dislocations and screw dislocations, and obtain a single crystal SiC epitaxial layer that is stable in terms of performance and quality. It is an object of the present invention to provide a method for growing single crystal SiC that can be produced.
  • the present inventor has found that a single-crystal SiC epitaxial layer in which generation of crystal defects is sufficiently suppressed can be obtained by adding a new device to the conventional MSE method to solve the above problems.
  • the invention has been completed. Hereinafter, the present invention will be described for each claim.
  • a single crystal SiC is epitaxially grown on the single crystal SiC substrate by performing a heat treatment with a Si melt layer having a predetermined thickness interposed between the single crystal SiC substrate and the carbon atom supply substrate.
  • the growth method of The single crystal SiC growth method includes a degassing / dehydration process for removing gas / water in the reaction system, a Si heating process for raising the temperature to a temperature higher than the melting point of Si, and a Si melting process at a temperature higher than the melting point of Si.
  • the Si temperature raising step is a first temperature raising step in which the temperature is raised to a predetermined temperature in the vicinity of the Si melting point that does not exceed the Si melting point at a predetermined heating rate that maintains the in-plane temperature of the single crystal SiC substrate. And a second temperature raising step in which the temperature is raised from a predetermined temperature in the vicinity of the Si melting point not exceeding the Si melting point to a temperature equal to or higher than the Si melting point.
  • the temperature is raised to a predetermined temperature in the vicinity of the Si melting point that does not exceed the Si melting point at a predetermined heating rate that keeps the in-plane temperature of the single crystal SiC substrate constant. Since the first temperature raising step to be performed is provided, single crystal SiC can be epitaxially grown sufficiently uniformly on the single crystal SiC substrate even in the plane, and generation of crystal defects can be sufficiently suppressed.
  • the present inventor has not sufficiently maintained the in-plane temperature of the single crystal SiC substrate. I found out that is the cause.
  • the rate of temperature increase is slowed down to a predetermined temperature near the Si melting point that does not exceed the Si melting point compared to the conventional MSE method.
  • a single crystal SiC substrate is heated at a predetermined rate to keep the in-plane temperature uniform, a single crystal SiC epitaxial layer in which generation of crystal defects such as basal plane dislocations and spiral dislocations is suppressed can be obtained. I understood that.
  • the second temperature raising step is a temperature raising step in which the temperature is raised to a temperature equal to or higher than the Si melting point following the first temperature raising step, and a Si melt is generated.
  • the temperature increase rate in this step may be determined by appropriately selecting a temperature increase rate capable of generating a Si melt having no temperature variation, and is the same as the temperature increase rate in the first temperature increase step. Alternatively, different heating rates may be used.
  • the Si melt remains even after the end of the SiC growth process, the remaining Si solidifies when the temperature is lowered to take out the grown SiC substrate. Since the thermal expansion coefficients of SiC and Si are different, stress may be generated in the SiC substrate during the temperature lowering process, which may cause crystal defects. Therefore, it is preferable to completely evaporate the Si melt. Specifically, it is preferable that the evaporation process is performed after the predetermined SiC growth, which has been determined in advance, is placed at a temperature higher than the Si melting point.
  • the invention according to claim 4 The single crystal SiC growth method according to claim 3, wherein the evaporation process is a process of evaporating a Si melt while maintaining the epitaxial growth temperature.
  • the Si melt since the Si melt is evaporated while maintaining the epitaxial growth temperature after the end of the SiC growth step, the Si melt can be completely evaporated in a short time.
  • the invention described in claim 5 4.
  • the invention of claim 5 utilizes the fact that Si evaporates even in the temperature range from the epitaxial growth temperature to the Si melting point. By evaporating the Si melt in the temperature range from the epitaxial growth temperature to the Si melting point, the influence on the productivity can be reduced and the Si melt can be evaporated.
  • the invention described in claim 6 6.
  • the temperature-lowering process for lowering the temperature of the single-crystal SiC substrate that has been subjected to the evaporation process at a predetermined temperature-lowering rate that relieves thermal stress of the single-crystal SiC substrate is performed.
  • a buffer layer comprising a single crystal SiC substrate and a first single crystal SiC epitaxial layer formed on the single crystal SiC substrate by the single crystal SiC growth method according to any one of claims 1 to 6. And a single crystal SiC epitaxial substrate comprising an active layer made of a second single crystal SiC epitaxial growth layer formed on the buffer layer.
  • the SiC epitaxial layer generated by the MSE method has a characteristic (defect propagation reduction function) that is difficult to propagate crystal defects such as basal plane dislocations and spiral dislocations. . That is, the buffer layer suppresses the crystal defect generated in the single crystal SiC substrate from propagating to the active layer.
  • the buffer layer formed of the first single crystal SiC epitaxial layer is a buffer layer in which crystal defects are sufficiently suppressed.
  • a single crystal SiC epitaxial substrate having an active layer with extremely suppressed crystal defects can be provided.
  • a known method such as a vapor phase growth method or a liquid phase growth method can be adopted and is not particularly limited.
  • the invention according to claim 8 provides: A method for producing a single crystal SiC epitaxial substrate according to claim 7, A first single crystal SiC epitaxial layer generation step for generating a first single crystal SiC epitaxial layer on a single crystal SiC substrate by the single crystal SiC growth method according to any one of claims 1 to 6. , And a second single crystal SiC epitaxial layer generation step of generating a second single crystal SiC epitaxial layer by vapor deposition on the first single crystal SiC epitaxial layer. It is a manufacturing method.
  • the invention of claim 8 is the method for producing a single crystal SiC epitaxial substrate according to claim 7, wherein the second single crystal SiC epitaxial layer is generated by vapor phase growth.
  • the vapor phase growth method is preferable as a method for generating the second single crystal SiC epitaxial layer because the thickness of the layer can be easily and accurately controlled as compared with other growth methods. For this reason, according to the invention of claim 8, in addition to the effect of the buffer layer by the MSE method, a single crystal SiC epitaxial substrate provided with an active layer whose thickness is accurately and uniformly controlled can be provided. . A high-quality and high-performance semiconductor device can be provided with a high yield.
  • micropipe defects not only micropipe defects but also crystal defects such as basal plane dislocations and screw dislocations can be sufficiently suppressed to obtain a single crystal SiC epitaxial layer that is stable in terms of performance and quality. It is possible to provide a method for growing single crystal SiC.
  • an active layer with extremely few crystal defects can be obtained by forming the single crystal SiC epitaxial layer obtained by the present invention as a buffer layer and forming a second single crystal SiC epitaxial growth layer as an active layer thereon. Therefore, it is possible to provide a high-quality and high-performance semiconductor device with a high yield.
  • FIG. 1 is a schematic diagram for explaining an embodiment of a method for growing single crystal SiC according to the present invention.
  • reference numeral 8 denotes a container (susceptor).
  • the carbon atom supply substrate 3, the Si plate 2, the spacer 4, the single crystal SiC substrate 1, the spacer 4 ′, and the carbon atom supply substrate 3 are placed inside the container 8 from below. 'Is arranged in order, and the weight 6 is arranged at the top.
  • a space 5 is provided by sandwiching a spacer 4 between the single crystal SiC substrate 1 and the Si plate 2.
  • the Si melt generated by melting from the Si plate 2 at a temperature equal to or higher than the melting point of Si is held, and single crystal SiC is epitaxially grown on the surface of the single crystal SiC substrate 1.
  • a space 7 is provided by disposing a spacer 4 ′ between the single crystal SiC substrate 1 and the carbon atom supply substrate 3 ′.
  • the space 7 is provided for the purpose of preventing the Si melt that has entered the back surface side (upper side in the drawing) of the single crystal SiC substrate 1 from coming into contact with the carbon atom supply substrate 3 ′.
  • the single crystal SiC substrate 1 a conventionally known single crystal SiC substrate can be used, and a commercially available single crystal SiC substrate may be used.
  • Single crystal SiC is epitaxially grown on the single crystal SiC substrate.
  • CMP method chemical mechanical polishing method
  • the Si plate 2 is melted at a temperature equal to or higher than the melting point to generate a Si melt in the space 5.
  • the carbon atom supply substrate 3 supplies carbon onto the single crystal SiC substrate 1 through the Si plate 2 and the Si melt layer (space 5) during heat treatment.
  • the material is not particularly limited as long as carbon can be supplied onto the single crystal SiC substrate 1.
  • a polycrystalline SiC substrate, a carbon substrate, a porous SiC substrate, a sintered SiC substrate, an amorphous SiC substrate, or the like can be used. Can be used. It is preferable that the surface of the carbon atom supply substrate is polished to a mirror surface in advance, and oils, oxide films, metals, and the like attached to the surface are removed by washing or the like.
  • the spacer 4 defines the distance between the single crystal SiC substrate 1 and the Si plate 2 and defines the thickness of the Si melt layer and the epitaxially grown single crystal SiC epitaxial layer in the space 5. Thereby, the thickness of the single crystal SiC epitaxial layer can be made uniform over the entire growth surface.
  • the configuration of the spacer 4 is not particularly limited as long as the distance between the single crystal SiC substrate 1 and the Si plate 2 can be appropriately defined.
  • the spacer 4 is formed on the single crystal SiC substrate 1 by machining. It may be formed on the single crystal SiC substrate 1 by lithography, vapor deposition, sputtering, ion plating, vapor phase growth, or the like. Further, it may be formed on the Si plate 2 instead of being formed on the single crystal SiC substrate 1. Alternatively, the spacer 4 may be sandwiched between the single crystal SiC substrate 1 and the Si plate 2.
  • the cross-sectional shape of the spacer 4 is not particularly limited, and for example, various shapes such as a cylindrical shape and a rectangular parallelepiped shape can be used.
  • the thickness of the spacer 4 is not particularly limited as long as the carbon supplied from the carbon atom supply substrate 3 can move to the surface of the single crystal SiC substrate 1, but is 1 for proper movement. ⁇ 50 ⁇ m is preferred.
  • Degassing / Dehydrating Step Each member is housed in a container 8 as shown in FIG. 1 and, for example, the pressure is reduced to a pressure of 10 ⁇ 4 Pa or lower to form a vacuum atmosphere.
  • Degassing / dehydrating is performed by raising the temperature in the container 8 from room temperature to 500 ° C. using a heating means (not shown) and holding the temperature for 30 minutes.
  • the conditions of this step are not limited.
  • the temperature may be raised to 200 ° C. and held for 60 minutes. Further, the temperature may be raised from 200 ° C. to 500 ° C. at a rate of 5 ° C./min, and degassing / dehydration may be performed in the process.
  • Second Si temperature raising step and Si melting step the temperature is raised to a predetermined growth temperature, for example, 1800 ° C., at a temperature raising rate of 20 to 40 ° C./min so that the evaporation of Si can be suppressed. Do.
  • the melting point of Si is 1420 ° C., and Si melt is formed in the space 5 from the Si plate 2.
  • the temperature rise rate is increased so that the evaporation of Si can be suppressed.
  • an inert gas such as Ar is introduced to grow the atmospheric pressure.
  • the evaporation may be suppressed using a method of suppressing the evaporation of Si by increasing the height, a container having high airtightness such as carbon or a high melting point metal.
  • SiC growth step Thereafter, the growth temperature is maintained for a predetermined time, and the Si melt is completely evaporated. During this time, carbon dissolves from the carbon atom supply substrate 3 into the Si melt formed in the space 5 through the Si plate, and single crystal SiC is epitaxially grown on the single crystal SiC substrate. The epitaxial growth stops when the Si melt is completely evaporated.
  • Temperature drop step in order to prevent thermal stress from accumulating on the single crystal SiC substrate 1 on which the single crystal SiC is epitaxially grown from the growth temperature to a predetermined temperature of 1000 ° C. or lower, for example, 800 ° C., 0.1 to 10 ° C. The temperature is lowered at a rate of temperature reduction per minute.
  • the single crystal SiC substrate 1 in which the single crystal SiC epitaxial layer according to the present invention is generated by taking out the single crystal SiC substrate 1 that is naturally cooled and epitaxially growing the single crystal SiC at a temperature of 100 ° C. or lower is generated. 1 can be obtained.
  • a single crystal SiC substrate on which a single crystal SiC epitaxial layer was generated was obtained under the specific heat treatment conditions shown below.
  • a 4H—SiC single crystal substrate was used as the single crystal SiC substrate, and a polycrystalline SiC substrate was used as the carbon atom supply substrate 3, and a spacer having a thickness of 50 ⁇ m was sandwiched therebetween.
  • the temperature is raised from 500 ° C. to 1300 ° C. at a rate of 10 ° C./min, and thereafter, from 1300 ° C. to 1800 ° C. which is the growth temperature, 30.0 ° C. /
  • the temperature was increased at a temperature increase rate of minutes.
  • it was held at a growth temperature (1800 ° C.) for 40 minutes to produce an epitaxial growth layer having a thickness of 7.1 ⁇ m.
  • the temperature is lowered at a rate of 1.0 ° C./min so that thermal stress is not accumulated on the single crystal SiC substrate on which single crystal SiC is epitaxially grown from the growth temperature (1800 ° C.) to 800 ° C., and further natural cooling is performed.
  • the single crystal SiC substrate was taken out at 40 ° C. During the temperature drop, no cracks were observed.
  • the obtained single crystal SiC epitaxial layer was an epitaxial layer with extremely few crystal defects.
  • the single crystal SiC epitaxial growth layer was completely removed by polishing treatment to expose the single crystal SiC substrate. Thereafter, similarly, molten KOH etching was performed, and etch pit observation was performed. The observation results are shown in Table 1 as the SiC substrate surface.
  • the result on the SiC substrate surface is the dislocation density (unit: piece / cm 2 ) of each defect
  • the result on the MSE film surface is the dislocation density (unit: piece / cm 2 ) for the basal plane dislocation defect, About a micropipe defect and a screw dislocation defect, it shows by the ratio (unit:%) with respect to the result of the SiC substrate surface.
  • the single crystal SiC epitaxial layer according to the present invention has a characteristic of suppressing the propagation of crystal defects. Therefore, the single crystal SiC epitaxial layer is used as a buffer layer on the second single crystal by vapor phase growth.
  • an active layer made of an SiC epitaxial growth layer is generated, crystal defects are not propagated to the active layer, and an active layer with very few crystal defects can be generated.
  • the single crystal SiC epitaxial layer of the example was used as a buffer layer, and an active layer composed of a second single crystal SiC epitaxial growth layer was formed thereon by vapor phase growth.
  • H 2 (hydrogen) 50 SLM as a carrier gas C 3 H 8 (propane) as a carbon raw material, SiH 4 (silane) as a silicon raw material, N 2 (nitrogen) as an n-type dopant, carbon / silicon
  • the ratio (C / S) is 1.1, the growth temperature is 1650 ° C., the pressure is 6.7 ⁇ 10 3 Pa, and a single crystal SiC epitaxial growth layer is formed on the buffer layer by the step-controlled epitaxial method (vapor phase growth method).
  • the active layer was formed. As a result, an active layer with a carrier concentration of 4 ⁇ 10 15 to 6 ⁇ 10 15 cm ⁇ 2 and a thickness of about 10 ⁇ m was obtained.
  • Such a single crystal SiC epitaxial substrate has an active layer with few crystal defects, it can be suitably used for light emitting diodes, various semiconductor diodes, electronic devices and the like.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　単結晶ＳｉＣ基板と炭素原子供給基板との間に所定の厚さのＳｉ融液層を介在させた状態で熱処理を行うことによって、単結晶ＳｉＣ基板上に単結晶ＳｉＣをエピタキシャル成長させる単結晶ＳｉＣの成長方法であって、反応系内のガス／水分を除去する脱ガス／脱水工程、単結晶ＳｉＣ基板の面内温度の均熱を保つ所定の昇温速度で、Ｓｉ融点を超えないＳｉ融点近傍の所定の温度まで昇温を行う第１の昇温工程、Ｓｉ融点以上の温度まで昇温する第２の昇温工程、Ｓｉの融点以上の温度でＳｉ融液を形成させるＳｉ融解工程、エピタキシャル成長温度で単結晶ＳｉＣ基板上に単結晶ＳｉＣをエピタキシャル成長させるＳｉＣ成長工程の順に行われる単結晶ＳｉＣの成長方法。

Description

単結晶ＳｉＣの成長方法
　本発明は、単結晶ＳｉＣ基板上に単結晶ＳｉＣをエピタキシャル成長させる単結晶ＳｉＣの成長方法に関する。
　ＳｉＣは、耐熱性、機械的強度に優れており、放射線に強く、不純物の添加によって電子や正孔の価電子制御を容易に行うことができ、さらに禁制帯幅が広い等といった特性を備えていることから、次世代のパワーデバイス、高周波デバイス用の半導体材料として期待されている。
　しかし、単結晶ＳｉＣは、熱の影響によって基底面転位、螺旋転位、マイクロパイプ等の結晶欠陥が発生しやすく、また核生成に起因する結晶粒界が発生しやすい等、性能的、品質的に安定した単結晶ＳｉＣを得ることが難しいという問題がある。
　これらの問題を解決する手段として、特許文献１～３において、単結晶ＳｉＣ基板と炭素原子供給基板との間に所定の厚さのＳｉ融液層を介在させた状態で熱処理を行うことによって単結晶ＳｉＣ基板上に単結晶ＳｉＣをエピタキシャル成長させる準安定溶媒エピタキシャル法（ＭＳＥ法）が提案されている。このＭＳＥ法は、マイクロパイプ欠陥が抑制され、平坦度が高い単結晶ＳｉＣを実現できるという利点を有しており、しかも成長速度が速いという利点も有している。
ＷＯ２００２／０９９１６９号公報 特開２００５－１２６２４８号公報 特開２００５－１２６２４９号公報
　しかし、特許文献１～３に示された技術は、マイクロパイプ欠陥の発生は抑制することができるものの、マイクロパイプ以外の基底面転位や螺旋転位等の結晶欠陥の発生を十分に抑制しているとまでは言えなかった。
　そこで、本発明は、マイクロパイプ欠陥のみならず、基底面転位や螺旋転位等の結晶欠陥の発生をも十分に抑制して、性能的、品質的に安定した単結晶ＳｉＣエピタキシャル層を得ることができる単結晶ＳｉＣの成長方法を提供することを課題とする。
　本発明者は、従来のＭＳＥ法に新たな工夫を加えることにより、上記の課題を解決して、結晶欠陥の発生が十分に抑制された単結晶ＳｉＣエピタキシャル層を得ることができることを見出し、本発明を完成するに至った。
　以下、本発明を請求項毎に説明する。
　請求項１に記載の発明は、
　単結晶ＳｉＣ基板と炭素原子供給基板との間に所定の厚さのＳｉ融液層を介在させた状態で熱処理を行うことによって、前記単結晶ＳｉＣ基板上に単結晶ＳｉＣをエピタキシャル成長させる単結晶ＳｉＣの成長方法であって、
　前記単結晶ＳｉＣの成長方法は、反応系内のガス／水分を除去する脱ガス／脱水工程、Ｓｉの融点以上の温度まで昇温するＳｉ昇温工程、前記Ｓｉの融点以上の温度でＳｉ融液を形成させるＳｉ融解工程、エピタキシャル成長温度で単結晶ＳｉＣ基板上に単結晶ＳｉＣをエピタキシャル成長させるＳｉＣ成長工程の順に行われ、
　前記Ｓｉ昇温工程が、単結晶ＳｉＣ基板の面内温度の均熱を保つ所定の昇温速度で、Ｓｉ融点を超えないＳｉ融点近傍の所定の温度まで昇温を行う第１の昇温工程と、前記Ｓｉ融点を超えないＳｉ融点近傍の所定の温度からＳｉ融点以上の温度まで昇温する第２の昇温工程からなることを特徴とする単結晶ＳｉＣの成長方法である。
　請求項１の発明においては、Ｓｉ昇温工程において、単結晶ＳｉＣ基板の面内温度の均熱を保つ所定の昇温速度で、Ｓｉ融点を超えないＳｉ融点近傍の所定の温度まで昇温を行う第１の昇温工程を設けているため、単結晶ＳｉＣ基板上に単結晶ＳｉＣを面内においても十分均一にエピタキシャル成長させることができ、結晶欠陥の発生を十分に抑制することができる。
　本発明者は、従来のＭＳＥ法において、基底面転位や螺旋転位等の結晶欠陥が発生する原因につき検討した結果、単結晶ＳｉＣ基板の面内温度の均熱が十分に保たれていなかったことが原因であることを突き止めた。
　そして、単結晶ＳｉＣ基板の面内温度の均熱を十分に保つ手段につき検討した結果、Ｓｉ融点を超えないＳｉ融点近傍の所定の温度まで、従来のＭＳＥ法に比べ昇温速度を遅くして、単結晶ＳｉＣ基板の面内温度の均熱を保つ所定の昇温速度で昇温させた場合、基底面転位や螺旋転位等の結晶欠陥の発生が抑制された単結晶ＳｉＣエピタキシャル層が得られることが分かった。
　なお、第２の昇温工程は、第１の昇温工程の後に続いてＳｉ融点以上の温度まで昇温する昇温工程であり、Ｓｉ融液が生成される工程である。この工程における昇温速度は、温度ばらつきのないＳｉ融液を生成できる昇温速度を適宜選択して決定すればよく、前記第１の昇温工程における昇温速度と同じ昇温速度であっても、異なる昇温速度であってもよい。
　請求項２に記載の発明は、
　前記第２の昇温工程における昇温速度が、前記第１の昇温工程における昇温速度より速いことを特徴とする請求項１に記載の単結晶ＳｉＣの成長方法である。
　Ｓｉ融点以上の温度になると、Ｓｉが融解してＳｉ融液を生成するが、その一方でＳｉ融液の蒸発も始まる。Ｓｉ融点よりも高いエピタキシャル成長温度に到達するまでの間、Ｓｉ融液は成長に関与せず蒸発していくため、成長工程において必要なＳｉ融液量を確保するためにも、Ｓｉの蒸発量を抑制する必要がある。
　そこで、第２の昇温工程における昇温速度を、前記第１の昇温工程における昇温速度より速くすることにより、昇温時間を短縮させて、Ｓｉの蒸発を抑制することが好ましい。そして、昇温時間を短縮することにより、単結晶ＳｉＣ基板上における単結晶ＳｉＣのエピタキシャル成長に直接的には関係せずに蒸発するＳｉ量を低減することができ、製造コストの低減を図ることができる。
　請求項３に記載の発明は、
　前記ＳｉＣ成長工程の終了後、Ｓｉ融液を完全に蒸発させる蒸発処理を行うことを特徴とする請求項１または請求項２に記載の単結晶ＳｉＣの成長方法である。
　ＳｉＣ成長工程の終了後もＳｉ融液が残っていると、成長したＳｉＣ基板を取り出すために降温する際、残ったＳｉが凝固する。ＳｉＣとＳｉの熱膨張率は異なるため、降温過程でＳｉＣ基板に応力が発生して結晶欠陥を生じさせるおそれがある。そのため、Ｓｉ融液を完全に蒸発させることが好ましい。具体的には、予め定められていた所定のＳｉＣ成長が終了した後も、Ｓｉ融点よりも高い温度下に置き、蒸発処理を行わせることが好ましい。
　請求項４に記載の発明は、
　前記蒸発処理が、前記エピタキシャル成長温度を保持してＳｉ融液を蒸発させる処理であることを特徴とする請求項３に記載の単結晶ＳｉＣの成長方法である。
　請求項４の発明においては、ＳｉＣ成長工程の終了後、エピタキシャル成長温度を保持したままＳｉ融液を蒸発させるため、Ｓｉ融液を短時間に完全に蒸発させることができる。
　請求項５に記載の発明は、
　前記蒸発処理が、前記エピタキシャル成長温度からＳｉ融点までの温度領域でＳｉ融液を蒸発させる処理であることを特徴とする請求項３に記載の単結晶ＳｉＣの成長方法である。
　請求項５の発明は、エピタキシャル成長温度からＳｉ融点までの温度領域においても、Ｓｉが蒸発することを利用するものである。エピタキシャル成長温度からＳｉ融点までの温度領域でＳｉ融液を蒸発させることにより、生産性への影響を小さくして、Ｓｉ融液を蒸発させることができる。
　請求項６に記載の発明は、
　前記蒸発処理の終了した単結晶ＳｉＣ基板を、前記単結晶ＳｉＣ基板の熱応力を緩和させる所定の降温速度で降温させる降温処理を行うことを特徴とする請求項１ないし請求項５のいずれか１項に記載の単結晶ＳｉＣの成長方法である。
　成長したＳｉＣ基板を取り出すためには、取り出し温度まで降温する必要がある。しかし、降温速度が速い場合には、ＳｉＣ基板へ熱応力の蓄積が行われ、基底面転位や螺旋転位等の結晶欠陥が発生するおそれがある。そのため、単結晶ＳｉＣ基板の熱応力を緩和させる所定の降温速度で降温させる降温処理を行い、降温に伴うＳｉＣ基板への熱応力の蓄積を抑制することが好ましい。
　請求項７に記載の発明は、
　単結晶ＳｉＣ基板と、請求項１ないし請求項６のいずれか１項に記載の単結晶ＳｉＣの成長方法により単結晶ＳｉＣ基板上に形成された第１の単結晶ＳｉＣエピタキシャル層からなるバッファ層と、前記バッファ層上に形成された第２の単結晶ＳｉＣエピタキシャル成長層からなる活性層とを備えてなることを特徴とする単結晶ＳｉＣエピタキシャル基板である。
　本発明者の検討によれば、ＭＳＥ法により生成されたＳｉＣエピタキシャル層が、基底面転位や螺旋転位等の結晶欠陥を伝播しにくい特性（欠陥伝播低減機能）を有していることが分かった。即ち、単結晶ＳｉＣ基板に発生した結晶欠陥が活性層に伝播することをバッファ層が抑制する。
　そして、請求項７の発明において、第１の単結晶ＳｉＣエピタキシャル層からなるバッファ層は、結晶欠陥が十分に抑制されたバッファ層である。
　その結果、このようなバッファ層の上に第２の単結晶ＳｉＣエピタキシャル成長層からなる活性層を形成すると、極めて結晶欠陥の抑制された活性層を備えた単結晶ＳｉＣエピタキシャル基板を提供することができる。なお、第２の単結晶ＳｉＣエピタキシャル成長層を形成する手段としては、気相成長法や液相成長法等、公知の方法を採用することができ、特に限定されない。
　請求項８に記載の発明は、
　請求項７に記載の単結晶ＳｉＣエピタキシャル基板の製造方法であって、
　請求項１ないし請求項６のいずれか１項に記載の単結晶ＳｉＣの成長方法により単結晶ＳｉＣ基板上に第１の単結晶ＳｉＣエピタキシャル層を生成する第１の単結晶ＳｉＣエピタキシャル層生成工程と、
　前記第１の単結晶ＳｉＣエピタキシャル層上に気相成長法によって第２の単結晶ＳｉＣエピタキシャル層を生成する第２の単結晶ＳｉＣエピタキシャル層生成工程と
を含むことを特徴とする単結晶ＳｉＣエピタキシャル基板の製造方法である。
　請求項８の発明は、請求項７に記載の単結晶ＳｉＣエピタキシャル基板の製造方法であって、気相成長法によって第２の単結晶ＳｉＣエピタキシャル層を生成している。
　気相成長法は、他の成長法に比べ、層の厚さを容易にかつ精度よく制御することができるため、第２の単結晶ＳｉＣエピタキシャル層の生成方法として好ましい。このため、請求項８の発明によれば、ＭＳＥ法によるバッファ層の効果に加え、さらに、厚さが精度よく均一に制御された活性層を備えた単結晶ＳｉＣエピタキシャル基板を提供することができる。そして、高品質、かつ高機能の半導体デバイスを歩留まりよく提供することができる。
　なお、具体的な気相成長法としては特に限定されず、例えば、ＣＶＤ法、ＰＶＤ法、ＭＢＥ法等、従来から公知の方法を採用することができる。
　本発明によれば、マイクロパイプ欠陥のみならず、基底面転位や螺旋転位等の結晶欠陥の発生をも十分に抑制して、性能的、品質的に安定した単結晶ＳｉＣエピタキシャル層を得ることができる単結晶ＳｉＣの成長方法を提供することができる。
　また、本発明により得られた単結晶ＳｉＣエピタキシャル層をバッファ層とし、その上に第２の単結晶ＳｉＣエピタキシャル成長層を活性層として形成させることにより、結晶欠陥が極めて少ない活性層を得ることができ、高品質、かつ高機能の半導体デバイスを歩留まりよく提供することができる。
本発明に係る単結晶ＳｉＣの成長方法を説明する概略図である。
符号の説明
１　　　　　　単結晶ＳｉＣ基板
２　　　　　　Ｓｉ板
３、３’　　　炭素原子供給基板
４、４’　　　スペーサー
５、７　　　　空間
６　　　　　　重石
８　　　　　　容器
　以下、本発明の実施の形態につき図面を用いて説明する。なお、本発明は、以下の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、以下の実施の形態に対して種々の変更を加えることが可能である。
（実施の形態）
　図１は、本発明に係る単結晶ＳｉＣの成長方法の一実施の形態を説明する概略図である。図１において、８は容器（サセプタ）であり、容器８の内部に、下から、炭素原子供給基板３、Ｓｉ板２、スペーサー４、単結晶ＳｉＣ基板１、スペーサー４’、炭素原子供給基板３’が順に配置され、最上部には重石６が配置されている。
　そして、単結晶ＳｉＣ基板１とＳｉ板２との間にスペーサー４を挟み込むことにより、空間５が設けられている。空間５では、Ｓｉの融点以上の温度でＳｉ板２から融解して生成されたＳｉ融液が保持され、また、単結晶ＳｉＣ基板１の表面に単結晶ＳｉＣがエピタキシャル成長する。
　同様に、単結晶ＳｉＣ基板１と炭素原子供給基板３’の間にスペーサー４’を配置することにより、空間７が設けられている。空間７は、単結晶ＳｉＣ基板１の裏面側（図面上方側）へ廻り込んだＳｉ融液が炭素原子供給基板３’と接触して介在しないようにすることを目的に設ける。
　単結晶ＳｉＣ基板１としては、従来から公知の単結晶ＳｉＣ基板を用いることができ、市販の単結晶ＳｉＣ基板を用いてもよい。なお、この単結晶ＳｉＣ基板上に単結晶ＳｉＣがエピタキシャル成長する。なお、予め、エピタキシャル成長させる側の面をＣＭＰ法（化学的機械研磨法）によって平坦化処理し、研磨痕等を除去しておくことが好ましい。
　Ｓｉ板２は、融点以上の温度で融解して空間５においてＳｉ融液を生成する。
　炭素原子供給基板３は、熱処理時に、Ｓｉ板２およびＳｉ融液層（空間５）を介して単結晶ＳｉＣ基板１上に炭素を供給する。材質としては、単結晶ＳｉＣ基板１上に炭素を供給できるものであれば特に限定されず、例えば、多結晶ＳｉＣ基板、炭素基板、ポーラスＳｉＣ基板、焼結ＳｉＣ基板、非晶質ＳｉＣ基板等を用いることができる。なお、予め、これら炭素原子供給基板の表面を鏡面に研磨加工し、表面に付着した油類、酸化膜、金属等を洗浄等によって除去しておくことが好ましい。
　スペーサー４は、単結晶ＳｉＣ基板１とＳｉ板２との間隔を規定し、空間５において、Ｓｉ融液層およびエピタキシャル成長した単結晶ＳｉＣエピタキシャル層の厚さを規定する。これにより、単結晶ＳｉＣエピタキシャル層の厚さを成長面全面にわたって均一にすることができる。
　スペーサー４の構成としては、単結晶ＳｉＣ基板１とＳｉ板２との間隔を適切に規定できるものであればよく、特に限定されず、例えば、単結晶ＳｉＣ基板１上に機械加工によって形成されたものであってもよく、単結晶ＳｉＣ基板１上にリソグラフィー法、蒸着法、スパッタリング法、イオンプレーティング法、気相成長法等によって形成されたものであってもよい。また、単結晶ＳｉＣ基板１上に形成するのではなく、Ｓｉ板２上に形成してもよい。また、単結晶ＳｉＣ基板１とＳｉ板２とでスペーサー４を挟み込む構成であってもよい。
　スペーサー４の断面形状としては特に限定されず、例えば、円柱形状や直方体形状等種々の形状のものを用いることができる。
　また、スペーサー４の厚さとしては、炭素原子供給基板３から供給される炭素が単結晶ＳｉＣ基板１表面に移動できる厚さであればよく、特に限定されないが、適切な移動のためには１～５０μｍが好ましい。
　次に、本実施の形態における単結晶ＳｉＣの成長方法につき、工程順に説明する。
（１）脱ガス／脱水工程
　図１に示すように各部材を容器８に収納し、例えば、１０－４Ｐａ以下の圧力まで減圧して真空雰囲気とした後、この圧力状態を保持したまま、容器８内の温度を図示しない加熱手段を用いて、室温から５００℃まで昇温し、３０分保持することにより、脱ガス／脱水を行う。なお、脱ガス／脱水が適切に行えるのであれば、本工程の条件は限定されず、例えば、２００℃まで昇温後６０分保持でもよい。また、２００℃から５００℃まで５℃／分の昇温速度で昇温し、その過程で、脱ガス／脱水を行ってもよい。
（２）第１のＳｉ昇温工程
　次いで、Ｓｉ融点を超えないＳｉ融点近傍の所定の温度、例えば、１３００℃まで、単結晶ＳｉＣ基板１の面内温度の均熱を十分に保つために、７．０～１０．０℃／分の昇温速度で昇温を行う。
（３）第２のＳｉ昇温工程およびＳｉ融解工程
　次いで、所定の成長温度、例えば、１８００℃まで、Ｓｉの蒸発を抑制できるように、２０～４０℃／分の昇温速度で昇温を行う。Ｓｉの融点は１４２０℃であり、Ｓｉ板２よりＳｉ融液が空間５に形成される。
　なお、本実施の形態においては、真空雰囲気下での熱処理であるため、昇温速度を速くしてＳｉの蒸発を抑制できるようにしたが、Ａｒ等の不活性ガスを導入して成長雰囲気圧力を高くしてＳｉの蒸発を抑制する方法や、カーボン製や高融点金属製等、密閉性の高い容器等を用いて蒸発を抑制してもよい。
（４）ＳｉＣ成長工程
　その後、所定の時間、成長温度を保持し、Ｓｉ融液を完全に蒸発させる。この間、炭素原子供給基板３から炭素がＳｉ板を介して空間５に形成されたＳｉ融液に溶け出し、単結晶ＳｉＣ基板上に単結晶ＳｉＣがエピタキシャル成長する。そして、Ｓｉ融液が完全に蒸発した時点でエピタキシャル成長が停止する。
（５）降温工程
　次いで、成長温度から１０００℃以下の所定の温度、例えば、８００℃まで、単結晶ＳｉＣをエピタキシャル成長させた単結晶ＳｉＣ基板１に熱応力が蓄積されないよう、０．１～１０℃／分の降温速度で降温を行う。
（６）取り出し工程
　さらに、自然冷却を行い、１００℃以下の温度で単結晶ＳｉＣをエピタキシャル成長させた単結晶ＳｉＣ基板１を取り出し、本発明に係る単結晶ＳｉＣエピタキシャル層が生成された単結晶ＳｉＣ基板１を得ることができる。
（実施例）
　以下に示す具体的な熱処理条件の下、単結晶ＳｉＣエピタキシャル層が生成された単結晶ＳｉＣ基板を得た。単結晶ＳｉＣ基板として４Ｈ－ＳｉＣ単結晶基板、炭素原子供給基板３として多結晶ＳｉＣ基板を用い、厚さ５０μｍのスペーサーを挟み込んだ。
　次いで、５００℃から１３００℃まで、１０℃／分の昇温速度で昇温を行い、その後、１３００℃から成長温度である１８００℃まで、Ｓｉの蒸発を抑制できるように、３０．０℃／分の昇温速度で昇温を行った。次に、成長温度（１８００℃）で４０分間保持し、厚さ７．１μｍのエピタキシャル成長層を生成させた。その後、成長温度（１８００℃）から８００℃まで、単結晶ＳｉＣをエピタキシャル成長させた単結晶ＳｉＣ基板に熱応力が蓄積されないよう、１．０℃／分の降温速度で降温を行い、さらに自然冷却して４０℃で単結晶ＳｉＣ基板を取り出した。なお、降温の間、クラックの発生などは見られなかった。
　得られた単結晶ＳｉＣエピタキシャル層は、結晶欠陥の極めて少ないエピタキシャル層であった。
（欠陥伝播低減機能の測定）
　上記実施例の単結晶ＳｉＣエピタキシャル層を有する単結晶ＳｉＣ基板の単結晶ＳｉＣエピタキシャル層面に溶融ＫＯＨエッチングを施し、エッチピット観察を行った。観察結果を、表１にＭＳＥ膜表面として示す。
　次に、単結晶ＳｉＣエピタキシャル成長層を研磨処理にて完全に除去して、単結晶ＳｉＣ基板を表出させた。その後、同様に、溶融ＫＯＨエッチングを施し、エッチピット観察を行った。観察結果を、表１にＳｉＣ基板表面として示す。
Figure JPOXMLDOC01-appb-T000001
　表１において、ＳｉＣ基板表面における結果は各欠陥の転位密度（単位：個／ｃｍ２）であり、ＭＳＥ膜表面における結果は、基底面転位欠陥については転位密度（単位：個／ｃｍ２）、マイクロパイプ欠陥と螺旋転位欠陥についてはＳｉＣ基板表面の結果に対する割合（単位：％）で示す。
　表１の結果より、単結晶ＳｉＣ基板におけるマイクロパイプ欠陥および螺旋転位欠陥のバッファ層表面への伝播を９５％以上低減でき、基底面転位についてはさらに大きく低減できていることが分かる。
　このように、本発明に係る単結晶ＳｉＣエピタキシャル層は、結晶欠陥の伝播を抑制する特性を有しているため、これをバッファ層として、その上に、気相成長法により第２の単結晶ＳｉＣエピタキシャル成長層からなる活性層を生成させると、活性層に結晶欠陥が伝播せず、結晶欠陥が極めて少ない活性層を生成させることができる。
　また、単結晶ＳｉＣ基板として、結晶欠陥が比較的多い安価な単結晶ＳｉＣ基板を用いた場合でも、活性層に結晶欠陥が伝播しないため、結晶欠陥が少ない活性層を生成することができる。
（活性層の生成）
　実施例の単結晶ＳｉＣエピタキシャル層をバッファ層として、その上に、気相成長法により第２の単結晶ＳｉＣエピタキシャル成長層からなる活性層を形成した。
　具体的には、キャリヤガスとしてＨ２（水素）５０ＳＬＭ、カーボン原料としてＣ３Ｈ８（プロパン）、シリコン原料としてＳｉＨ４（シラン）、ｎ型ドーパントとしてＮ２（窒素）を用い、カーボン／シリコン比（Ｃ／Ｓ）を１．１、成長温度を１６５０℃、圧力を６．７×１０３Ｐａとして、バッファ層上に単結晶ＳｉＣエピタキシャル成長層をステップ制御エピタキシャル法（気相成長法）によって生成し、活性層とした。以上により、キャリヤ濃度４×１０１５～６×１０１５ｃｍ－２、厚さ約１０μｍの結晶欠陥の少ない活性層が得られた。
　このような単結晶ＳｉＣエピタキシャル基板は、結晶欠陥が少ない活性層を有しているため、発光ダイオード、各種半導体ダイオード、電子デバイス等に好適に用いることができる。

Claims (8)

  1. 　単結晶ＳｉＣ基板と炭素原子供給基板との間に所定の厚さのＳｉ融液層を介在させた状態で熱処理を行うことによって、前記単結晶ＳｉＣ基板上に単結晶ＳｉＣをエピタキシャル成長させる単結晶ＳｉＣの成長方法であって、
    　前記単結晶ＳｉＣの成長方法は、反応系内のガス／水分を除去する脱ガス／脱水工程、Ｓｉの融点以上の温度まで昇温するＳｉ昇温工程、前記Ｓｉの融点以上の温度でＳｉ融液を形成させるＳｉ融解工程、エピタキシャル成長温度で単結晶ＳｉＣ基板上に単結晶ＳｉＣをエピタキシャル成長させるＳｉＣ成長工程の順に行われ、
    　前記Ｓｉ昇温工程が、単結晶ＳｉＣ基板の面内温度の均熱を保つ所定の昇温速度で、Ｓｉ融点を超えないＳｉ融点近傍の所定の温度まで昇温を行う第１の昇温工程と、前記Ｓｉ融点を超えないＳｉ融点近傍の所定の温度からＳｉ融点以上の温度まで昇温する第２の昇温工程からなることを特徴とする単結晶ＳｉＣの成長方法。
  2. 　前記第２の昇温工程における昇温速度が、前記第１の昇温工程における昇温速度より速いことを特徴とする請求項１に記載の単結晶ＳｉＣの成長方法。
  3. 　前記ＳｉＣ成長工程の終了後、Ｓｉ融液を完全に蒸発させる蒸発処理を行うことを特徴とする請求項１または請求項２に記載の単結晶ＳｉＣの成長方法。
  4. 　前記蒸発処理が、前記エピタキシャル成長温度を保持してＳｉ融液を蒸発させる処理であることを特徴とする請求項３に記載の単結晶ＳｉＣの成長方法。
  5. 　前記蒸発処理が、前記エピタキシャル成長温度からＳｉ融点までの温度領域でＳｉ融液を蒸発させる処理であることを特徴とする請求項３に記載の単結晶ＳｉＣの成長方法。
  6. 　前記蒸発処理の終了した単結晶ＳｉＣ基板を、前記単結晶ＳｉＣ基板の熱応力を緩和させる所定の降温速度で降温させる降温処理を行うことを特徴とする請求項１ないし請求項５のいずれか１項に記載の単結晶ＳｉＣの成長方法。
  7. 　単結晶ＳｉＣ基板と、請求項１ないし請求項６のいずれか１項に記載の単結晶ＳｉＣの成長方法により単結晶ＳｉＣ基板上に形成された第１の単結晶ＳｉＣエピタキシャル層からなるバッファ層と、前記バッファ層上に形成された第２の単結晶ＳｉＣエピタキシャル成長層からなる活性層とを備えてなることを特徴とする単結晶ＳｉＣエピタキシャル基板。
  8. 　請求項７に記載の単結晶ＳｉＣエピタキシャル基板の製造方法であって、
    　請求項１ないし請求項６のいずれか１項に記載の単結晶ＳｉＣの成長方法により単結晶ＳｉＣ基板上に第１の単結晶ＳｉＣエピタキシャル層を生成する第１の単結晶ＳｉＣエピタキシャル層生成工程と、
    　前記第１の単結晶ＳｉＣエピタキシャル層上に気相成長法によって第２の単結晶ＳｉＣエピタキシャル層を生成する第２の単結晶ＳｉＣエピタキシャル層生成工程と
    を含むことを特徴とする単結晶ＳｉＣエピタキシャル基板の製造方法。
PCT/JP2008/053185 2008-02-25 2008-02-25 単結晶ＳｉＣの成長方法 WO2009107188A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2008/053185 WO2009107188A1 (ja) 2008-02-25 2008-02-25 単結晶ＳｉＣの成長方法
JP2010500465A JP5263900B2 (ja) 2008-02-25 2008-02-25 単結晶ＳｉＣの成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/053185 WO2009107188A1 (ja) 2008-02-25 2008-02-25 単結晶ＳｉＣの成長方法

Publications (1)

Publication Number Publication Date
WO2009107188A1 true WO2009107188A1 (ja) 2009-09-03

Family

ID=41015602

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/053185 WO2009107188A1 (ja) 2008-02-25 2008-02-25 単結晶ＳｉＣの成長方法

Country Status (2)

Country Link
JP (1) JP5263900B2 (ja)
WO (1) WO2009107188A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2426238A1 (en) * 2009-04-30 2012-03-07 Ecotron Co., Ltd. METHOD FOR FABRICATING SiC SUBSTRATE
WO2012090268A1 (ja) * 2010-12-27 2012-07-05 株式会社エコトロン 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶ＳｉＣデバイス
WO2014122768A1 (ja) * 2013-02-08 2014-08-14 日新電機株式会社 単結晶炭化珪素基板およびその製造方法
JP2017057102A (ja) * 2015-09-15 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP2017071519A (ja) * 2015-10-06 2017-04-13 東洋炭素株式会社 液相エピタキシャル成長方法及びそれに用いる坩堝
WO2019044029A1 (ja) * 2017-09-01 2019-03-07 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63156095A (ja) * 1986-12-19 1988-06-29 Sanyo Electric Co Ltd ＳｉＣ単結晶の液相エピタキシヤル成長方法
JPH01133998A (ja) * 1987-11-18 1989-05-26 Sanyo Electric Co Ltd ＳｉＣ単結晶の液相エピタキシヤル成長方法
JP2000319099A (ja) * 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP2004292305A (ja) * 2003-03-10 2004-10-21 New Industry Research Organization 単結晶炭化ケイ素の液相エピタキシャル成長法及びそれに用いられる熱処理装置
JP2008016691A (ja) * 2006-07-07 2008-01-24 Kwansei Gakuin 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4431643B2 (ja) * 2003-10-21 2010-03-17 学校法人関西学院 単結晶炭化ケイ素成長方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63156095A (ja) * 1986-12-19 1988-06-29 Sanyo Electric Co Ltd ＳｉＣ単結晶の液相エピタキシヤル成長方法
JPH01133998A (ja) * 1987-11-18 1989-05-26 Sanyo Electric Co Ltd ＳｉＣ単結晶の液相エピタキシヤル成長方法
JP2000319099A (ja) * 1999-05-07 2000-11-21 Hiroyuki Matsunami ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP2004292305A (ja) * 2003-03-10 2004-10-21 New Industry Research Organization 単結晶炭化ケイ素の液相エピタキシャル成長法及びそれに用いられる熱処理装置
JP2008016691A (ja) * 2006-07-07 2008-01-24 Kwansei Gakuin 単結晶炭化ケイ素基板の表面改質方法、単結晶炭化ケイ素薄膜の形成方法、イオン注入アニール方法及び単結晶炭化ケイ素基板、単結晶炭化ケイ素半導体基板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2426238A1 (en) * 2009-04-30 2012-03-07 Ecotron Co., Ltd. METHOD FOR FABRICATING SiC SUBSTRATE
EP2426238A4 (en) * 2009-04-30 2014-08-27 Ecotron Co Ltd METHOD FOR PRODUCING A SIC SUBSTRATE
WO2012090268A1 (ja) * 2010-12-27 2012-07-05 株式会社エコトロン 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶ＳｉＣデバイス
WO2014122768A1 (ja) * 2013-02-08 2014-08-14 日新電機株式会社 単結晶炭化珪素基板およびその製造方法
JP2017057102A (ja) * 2015-09-15 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
WO2017047509A1 (ja) * 2015-09-15 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
RU2728484C2 (ru) * 2015-09-15 2020-07-29 Син-Эцу Кемикал Ко., Лтд. СПОСОБ ИЗГОТОВЛЕНИЯ СОСТАВНОЙ ПОДЛОЖКИ ИЗ SiC
US10829868B2 (en) 2015-09-15 2020-11-10 Shin-Etsu Chemical Co., Ltd. Manufacturing method of SiC composite substrate
JP2017071519A (ja) * 2015-10-06 2017-04-13 東洋炭素株式会社 液相エピタキシャル成長方法及びそれに用いる坩堝
WO2019044029A1 (ja) * 2017-09-01 2019-03-07 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2019044029A1 (ja) * 2017-09-01 2020-11-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7415558B2 (ja) 2017-09-01 2024-01-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP5263900B2 (ja) 2013-08-14
JPWO2009107188A1 (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5130468B2 (ja) ＳｉＣエピタキシャル基板の製造方法
JP6584428B2 (ja) 炭化珪素単結晶の製造方法及び炭化珪素単結晶基板
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
US10087549B2 (en) Method for producing sic single crystal having low defects by solution process
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP5068423B2 (ja) 炭化珪素単結晶インゴット、炭化珪素単結晶ウェハ及びその製造方法
US9732436B2 (en) SiC single-crystal ingot, SiC single crystal, and production method for same
US9702057B2 (en) Method for producing an n-type SiC single crystal from a Si—C solution comprising a nitride
JP2010089983A (ja) ＳｉＣ単結晶の形成方法
JPWO2016133172A1 (ja) 炭化珪素単結晶インゴットの製造方法及び炭化珪素単結晶インゴット
JP5263900B2 (ja) 単結晶ＳｉＣの成長方法
JP5418385B2 (ja) 炭化珪素単結晶インゴットの製造方法
JP5339239B2 (ja) ＳｉＣ基板の作製方法
JP5614387B2 (ja) 炭化珪素単結晶の製造方法、及び炭化珪素単結晶インゴット
JP5761264B2 (ja) ＳｉＣ基板の製造方法
JP6249494B2 (ja) 炭化珪素単結晶の製造方法
JP2016172674A (ja) 炭化珪素単結晶及びそれを用いた電力制御用デバイス基板
JP2010077023A (ja) 炭化珪素単結晶及びその製造方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP6335716B2 (ja) 炭化珪素単結晶インゴットの製造方法
JP2005314167A (ja) 炭化珪素単結晶成長用種結晶とその製造方法及びそれを用いた結晶成長方法
JP5948988B2 (ja) 炭化珪素単結晶の製造方法
JP2014009115A (ja) 基板製造方法
WO2015097852A1 (ja) 単結晶ＳｉＣエピタキシャル膜の形成方法
WO2011135669A1 (ja) ＳｉＣ基板の作製方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08711920

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010500465

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08711920

Country of ref document: EP

Kind code of ref document: A1