WO2019172023A1 - 配線回路、その製造方法 - Google Patents

配線回路、その製造方法 Download PDF

Info

Publication number
WO2019172023A1
WO2019172023A1 PCT/JP2019/007364 JP2019007364W WO2019172023A1 WO 2019172023 A1 WO2019172023 A1 WO 2019172023A1 JP 2019007364 W JP2019007364 W JP 2019007364W WO 2019172023 A1 WO2019172023 A1 WO 2019172023A1
Authority
WO
WIPO (PCT)
Prior art keywords
graphite
wiring
film
wiring circuit
etching
Prior art date
Application number
PCT/JP2019/007364
Other languages
English (en)
French (fr)
Inventor
村上　睦明
雄樹 川島
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to JP2020504942A priority Critical patent/JP7140822B2/ja
Publication of WO2019172023A1 publication Critical patent/WO2019172023A1/ja
Priority to US17/013,055 priority patent/US11328953B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • C01B32/21—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types

Definitions

  • the present invention relates to a wiring circuit including a graphite wiring, and a manufacturing method thereof.
  • Non-patent Document 1 Non-patent Document 1
  • the electrical conductivity of a substance is represented by the product of the number of electrons (carrier concentration) present in the substance and the mobility of the electrons (carrier mobility).
  • carrier concentration is high (8.9 ⁇ 10 22 cm ⁇ 3 ), but the value of the carrier mobility is only 16 cm 2 / Vsec.
  • the carrier concentration of the graphite crystal is about 1 ⁇ 10 19 cm ⁇ 3
  • the carrier mobility in the Basal plane (hereinafter referred to as ab plane) direction is 8000 to 14000 cm 2 / Vsec.
  • the carrier concentration is 1/10000 to 1/100000, and the carrier mobility is 780 to 875 times.
  • the electrical conductivity in the direction of the graphite ab plane is about 1/20 that of copper.
  • graphite is inferior to copper from the viewpoint of electrical conductivity, but because the number of carriers is small even when current is applied, it is effective in suppressing grain boundary effects and side wall effects, which are problematic in fine copper wiring. It is considered to be appropriate.
  • graphite wiring is expected is that the heat resistance temperature (decomposition / sublimation temperature) of graphite is approximately 3400 ° C., which is higher than the melting point of copper (1084 ° C.). Is mentioned.
  • high-quality graphite is considered to be able to increase the heat dissipation efficiency because it has a higher thermal conductivity than that of copper (Cu: 400 W / mK) (graphite ab plane direction: 1000 to 2000 W / mK). It shows the possibility of withstanding heat generation by applying a large current. Further, the resistance of the graphite ab plane hardly increases even if heat is generated by applying current. Therefore, it is considered that cutting due to self-heating like copper can be avoided, and such temperature characteristics are also considered to contribute to improvement of the current resistance density characteristics.
  • CNT wiring has a problem that it is difficult to reduce resistance and fine wiring is difficult.
  • the reason why low resistance cannot be realized is that the contact resistance increases because CNTs are in the form of very thin short fibers.
  • a proposal of graphene wiring there is a proposal (for example, Non-Patent Document 2) in which multilayer graphene is formed by a CVD method to form wiring.
  • the graphene wiring produced by the CVD method has a problem that the required thickness and high electrical conductivity are not compatible.
  • a graphene layer having good crystallinity is formed only by a few layers in contact with the metal catalyst by the CVD method (for example, the thickness of four layers is about 1.4 nm). This is because only a layer with extremely low crystallinity can be formed at a thickness greater than that. That is, the CVD method has a thickness of 2 nm or more, and it is extremely difficult to make all the layers high-quality multilayer graphene.
  • Patent Document 1 there is a proposal by the present inventors aiming to use a graphite film instead of copper wiring.
  • This proposal includes a graphite film having a thickness in the range of less than 9.6 ⁇ m and 20 nm or more, an area of 9 mm 2 or more, and a carrier mobility in the ab plane direction at 25 ° C. of 8000 cm 2 / Vsec or more.
  • a wiring laminate laminated with an insulating organic polymer film or an insulating inorganic substrate is described, and it is described that a graphite film is partially removed by a laser to form a wiring circuit.
  • Patent Document 2 describes a composite wiring material in which a joined body of ab surface of a graphite film and copper is produced and a current resistance density characteristic is 2 ⁇ 10 6 A / cm 2 or more.
  • this method has a problem that it is impossible to produce a wiring made of only graphite having a thickness of 20 nm or less, and it is difficult to handle a graphite film having a thickness of 300 nm or less as a self-supporting film, making it difficult to establish a manufacturing process. There is also a problem. Furthermore, there is another problem that it is difficult to produce a graphite film having a thickness of 300 nm or less (particularly 20 nm or less) having high electrical conductivity and carrier mobility characteristics by a polymer firing method (details will be described later).
  • An object of the present invention is to provide a wiring circuit including a graphite wiring having a thickness necessary for semiconductor wiring, high electrical conductivity, and high carrier mobility, and a manufacturing method thereof.
  • the present invention relates to the following wiring circuit.
  • a wiring circuit including graphite wiring, the wiring thickness is 3 nm or more and less than 300 nm, the electrical conductivity in the film surface direction of graphite is 18000 S / cm or more, and the carrier movement in the film surface direction of graphite
  • the wiring circuit according to [1], wherein a cross-sectional area of the wiring is 0.5 ⁇ m 2 or less.
  • the wiring circuit according to [1] or [2], wherein the line width of the wiring is 1 ⁇ m or less.
  • this invention relates to the manufacturing method of the following wiring circuits.
  • a method for manufacturing a wiring circuit including steps, wherein the steps are in the order of (1), (2), and (3).
  • the method includes (4) a resist film forming step for forming a resist film on the graphite thin film, (5) a resist film circuit forming step, and (6) a resist film removing step, and the steps are (1), (2) , (4), (5), (3), (6).
  • (7) including a graphite film cleaning step the steps are in the order of (7), (1), (2), (4), (5), (3), (6)
  • (8) includes a metal layer forming step of forming a metal layer on the substrate surface, and the steps are (8), (1), (2), (4), (5), (3), ( [6] The method for manufacturing a wiring circuit according to [9], which is in the order of 6).
  • the wiring circuit including the graphite wiring of the present invention has high electrical conductivity and is useful for a wiring circuit including a wiring made of copper.
  • FIG. 1 is a diagram illustrating an example of a procedure of a wiring circuit manufacturing process.
  • FIG. 2 is a schematic cross-sectional view of an example of a plasma etching apparatus.
  • the graphite wiring is a wiring made of graphite, that is, both a wiring made only of graphite and a wiring containing graphite.
  • the first condition that the graphite wiring should have is the electric conductivity in the film surface direction.
  • the electric conductivity in the film plane direction (graphite Basal plane direction, hereinafter ab plane) of the graphite used in the present invention is 18000 S / cm or more, more preferably 19000 S / cm or more, and more preferably 20000 S / cm or more. 21000 S / cm or more is most preferable.
  • the ab surface of the graphite is highly oriented in parallel with the film surface direction.
  • Such orientation may be evaluated by anisotropy of electrical conductivity in the film surface direction and film thickness direction of graphite.
  • the anisotropy (the electric conductivity in the film surface direction / the electric conductivity in the film thickness direction) is desirably 600 times or more, more preferably 800 times or more, and 1000 It is most preferable that it is more than twice.
  • the second condition that the graphite wiring should have is the carrier mobility in the film surface direction.
  • Membrane surface direction of the carrier mobility in the wiring of the graphite of the invention is 9500cm 2 / Vsec or more, more preferably more than 10000 cm 2 / Vsec, more 11000cm 2 / Vsec is most preferred.
  • the upper limit of the carrier mobility is, for example, 15000 cm 2 / Vsec.
  • the current resistance density characteristic of the graphite wiring is good. Since the value of the current resistance density characteristic varies depending on the cross-sectional area, shape, and measurement conditions of the wiring, the graphite wiring needs to exceed the current resistance density characteristics of the copper wiring measured under the same cross-sectional area, the same shape, and the same measurement conditions. .
  • the fact that the current resistance density characteristic varies depending on the shape of the wiring is derived from the fact that the heat dissipation characteristic varies depending on the shape of the wiring.
  • Sectional area of the graphite of the wiring of the present invention is preferably 0.5 [mu] m 2 or less, more preferably 0.4 .mu.m 2 or less, and most preferably 0.3 [mu] m 2 or less.
  • the current resistance density characteristic is further improved by setting the thickness to 50 nm and the line width to 10 ⁇ m.
  • the purpose of using the graphite wiring is to prevent a sudden increase in resistance value due to the miniaturization of the metal wiring, and the rapid increase in resistance value is a phenomenon that appears particularly noticeably when the wiring width is 1 ⁇ m or less. Therefore, when the cross-sectional area of the wiring in the present invention is 0.5 ⁇ m 2 or less, the condition that the line width is substantially 1 ⁇ m or less is added. That is, it is necessary for the graphite wiring to satisfy the following three conditions. (1) The thickness of the wiring is 3 nm or more and less than 300 nm. (2) The electric conductivity in the film surface direction of graphite is 18000 S / cm or more. (3) The carrier mobility in the film surface direction of graphite is 9500 cm 2 / Vsec or more.
  • a high-quality graphite film in the range of 500 nm or more and less than 9.6 ⁇ m in advance and thin the film by plasma etching in the circuit forming process.
  • plasma etching is performed using a highly oriented and high quality graphite film. Is based on the discovery that the etching progresses uniformly by selecting the conditions, and that the physical properties hardly change even when the layer is thinned.
  • the thickness is in the range of 500 nm to less than 9.6 ⁇ m
  • the electric conductivity in the film surface direction is 18000 S / cm or more
  • the carrier mobility in the film surface direction is 9500 cm 2 / Vsec or more.
  • a certain graphite film is produced. There are basically no limitations on the method for producing the graphite film as long as it satisfies such characteristics as electric conductivity and carrier mobility.
  • the polymer baking method is the most preferable method for the production.
  • the general method of polymer firing is as follows.
  • the raw material polymer used is an aromatic polymer such as aromatic polyimide, polyamide, polyquinoxaline, polyparaphenylene vinylene, polyoxadiazole, polybenzimidazole and the like.
  • the aromatic polymer is pyromellitic anhydride or 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride, 4,4-diaminodiphenyl ether, p-phenylenediamine. It is particularly preferred that it is a polyimide produced by combining any of the above.
  • a polymer film as a starting material is preheated in an inert gas to perform carbonization.
  • an inert gas nitrogen, argon or a mixed gas of argon and nitrogen is preferably used. Preheating is usually performed at a temperature of about 1000 ° C.
  • a polyimide film thermally decomposes around 500 to 600 ° C. and carbonizes around 1000 ° C.
  • the graphitization reaction is performed by setting the carbonized film in an ultra high temperature furnace. Graphitization is usually performed in an inert gas at a temperature of about 2800 ° C. The higher the treatment temperature, the higher the quality graphite can be converted.
  • the processing temperature (maximum processing temperature) for obtaining the graphite film is usually preferably 2700 ° C. or higher, and more preferably 2800 ° C. or higher.
  • the graphitization temperature required in the present invention is 3000 ° C. or higher. More preferably, the treatment is performed at a temperature of 3100 ° C. or higher, and most preferably 3200 ° C. or higher.
  • the upper limit of the graphitization temperature is not particularly limited, but may be about 3300 ° C.
  • the holding time at the maximum processing temperature is, for example, 10 minutes or more, preferably 20 minutes or more. When the maximum processing temperature is less than 3000 ° C., it is difficult to produce a graphite film having necessary physical properties.
  • the second condition is the thickness of the starting material film.
  • the preferred thickness of the starting polymer film is in the range of 1 ⁇ m to 19.2 ⁇ m.
  • the thickness of the starting polymer is almost halved by treatment at 3000 ° C. Therefore, the thickness range of the starting polymer film described above results in a graphite thin film having a thickness of 500 nm or more and less than 9.6 ⁇ m. Means things.
  • a graphite thin film having the characteristics that the electric conductivity in the film surface direction is 18000 S / cm or more and the carrier mobility in the film surface direction is 9500 cm 2 / Vsec or more.
  • the thickness region of such a graphite film is thinner than the film thickness obtained by the general polymer baking method described above, and the electric conductivity value in the film surface direction is also large.
  • circuit formation process (outline) A wiring circuit including a graphite wiring is produced from the graphite film. An example of the process is shown in FIG. 1 and described below.
  • a graphite film (1) is produced.
  • a silicon substrate (2) is prepared.
  • C) The graphite film (1) and the silicon substrate (2) are joined at the portion (4) (step (1)).
  • D) The graphite film (1) is made into a graphite thin film (5) by plasma etching (step (2)).
  • a resist film (6) is formed on the graphite thin film (5) (step (4)).
  • a circuit pattern (7) of a resist film is produced by exposure (step (5)).
  • the portion of the graphite thin film (8) exposed by removing the resist film is removed by etching (step (3)).
  • the remaining resist film is removed (step (6)) to complete a wiring circuit including graphite wiring.
  • wiring made of graphite thin film and wiring circuit made of silicon substrate can be stacked, and via holes can be formed to penetrate between the circuits, and via holes can be filled with a conductive material to connect multiple circuits.
  • the graphite film is cleaned (for example, cleaning with water or an organic solvent, surface cleaning with an ion beam or plasma), and preferably both the graphite film and the substrate surface are cleaned (preferably Is cleaned) and bonded in process 3 (step (1)).
  • the reason why the process 3 is performed is that the plasma etching performed in the process 4 (step (2)) is preferably performed with the graphite thin film attached to the substrate.
  • a more specific reason is that a uniform thinning can be promoted by holding the surface of the graphite thin film horizontally, and the devices in the subsequent processes can be formed by thinning and circuit formation while they are attached to the substrate. This is because the production can be easily advanced.
  • the substrate to which the graphite film is attached is not particularly limited, but is preferably a silicon substrate or a silicon substrate having a silicon oxide film formed on the surface in order to obtain a fine wiring circuit.
  • the bonding between the graphite film and the silicon substrate may be direct bonding without any bonding layer, or may be through some bonding layer.
  • Direct bonding of a substrate (preferably a silicon substrate) and a graphite film is a preferable bonding technique for the process of the present invention.
  • Direct bonding may be performed at room temperature, or may be performed at a temperature of 400 ° C. or lower.
  • Direct bonding is preferably performed in a vacuum or in an inert gas.
  • Direct bonding at a temperature exceeding 400 ° C. is not preferable because peeling may occur due to a difference in expansion coefficient between the material of the substrate (preferably silicon) and graphite.
  • the graphite surface and the substrate surface (preferably a silicon substrate) surface are preferably smooth and clean.
  • an ion beam, argon plasma or oxygen plasma is used. It is preferable to process.
  • the surface of the substrate (preferably a silicon substrate or a silicon oxide substrate) or the graphite surface may be activated by a method known to those skilled in the art.
  • the bonding layer is preferably a metal layer that is at least one selected from the group consisting of nickel, nickel alloy, phosphorus, phosphorus alloy, gold, and silver solder, more preferably nickel, It is at least one selected from the group consisting of phosphorus, nickel alloys and phosphorus alloys.
  • the metal layer as the bonding layer may be formed on at least one of the substrate surface and the graphite film surface, and is preferably formed on the substrate surface (step (8)). Joining with metal is performed under pressure and heating, and optimum temperature, pressure, and processing time can be adopted for these joining. Optimum temperature, pressure, and processing time can be used for joining the silver solder. If carried out under pressure, heated, 400 ° C.
  • the pressure is 1 kgf / cm 2 or more, it is preferably 300 kgf / cm 2 or less.
  • the thickness of the silver solder used for bonding is preferably 2 ⁇ m or less, more preferably 1 ⁇ m or less, and usually 0.5 ⁇ m or more.
  • bonding by nickel, 800 ⁇ 900 ° C., the pressure is 1 kgf / cm 2 or more, it is preferably carried out at 300 kgf / cm 2 or less.
  • the nickel layer used for bonding is preferably 40 nm or less, more preferably 20 nm or less, still more preferably 10 nm or less, and the lower limit is not particularly limited, but is, for example, 5 nm.
  • Step (2) the graphite film is thinned by plasma etching.
  • Plasma is a state in which positively charged particles and negatively charged electrons are distributed to the same extent in an ionized state and maintain electrical neutrality, and the physical properties of graphite change due to thinning by plasma ( It is important not to deteriorate.
  • the plasma etching method is an excellent method capable of proceeding uniform thinning at a preferable rate without changing the physical properties of the graphite film.
  • etching using oxygen plasma, air plasma, or hydrogen plasma is the most excellent method in terms of etching rate and uniform thinning, and oxygen plasma or air plasma is more preferable.
  • Non-Patent Document 5 Non-Patent Document 5
  • etching severe layers
  • oxygen plasma oxygen plasma under extremely weak conditions
  • a thickness of 350 nm corresponds to 1000 or more graphene layers.
  • the base material graphite is a highly oriented material, and the graphite interlayer is a bond with a relatively weak van der Waals force. It depends on progressing in the same way as peeling.
  • the portion etched by the CVD method is a carbon layer having low crystallinity. It can be estimated that an amorphous carbon portion can be removed by plasma etching.
  • a high quality graphite film as in the present invention can be thinned by plasma etching by the same mechanism as delamination.
  • the etching conditions are also important for realizing a uniform thin layer.
  • plasma etching using a fluorine-based (CF 4, etc.) active gas has a high etching rate, and it is difficult to achieve uniform thinning of the graphite film of the present invention by selecting the reaction conditions. It is difficult to control the thickness in the range of 300 nm.
  • etching using an active gas such as CF 4 can be effectively used for the purpose of forming a via hole (through hole) in the graphite film.
  • the preferable etching rate in the present invention is 200 nm / min to 0.2 nm / min, more preferably 50 nm / min to 0.5 nm / min, and most preferably 20 nm / min to 1 nm / min. It is also effective to change the etching rate in the etching process. For example, a method of increasing the initial etching rate and decreasing the etching rate after a desired thickness is preferably used.
  • the discharge methods are classified according to the frequency of the power source used for plasma generation.
  • Type plasma system (ICP) In the present invention, the method is not limited as long as uniform etching can be performed without impairing the physical properties of graphite. Specific experimental conditions used by us will be described later, but such conditions can be easily reproduced using a commercially available ICP plasma apparatus or CCP plasma apparatus.
  • the graphite film bonded on the substrate is thinned to an optimum thickness by plasma etching.
  • a graphite film having a thickness of 500 nm or more and less than 9.6 ⁇ m is converted into a graphite thin film having a thickness in the range of 3 nm or more and less than 300 nm.
  • a graphite thin film in a range of 3 nm or more and less than 300 nm can be produced by a method such as increasing the etching time.
  • the present invention is characterized in that a graphite film having a thickness of 500 nm or more and less than 9.6 ⁇ m is prepared in advance, and a graphite thin film having a thickness of 3 nm or more and less than 300 nm is prepared by plasma etching. Since the physical properties are not deteriorated by plasma etching, the thickness that is extremely difficult to produce is 3 nm to less than 300 nm, the electric conductivity in the film surface direction is 18000 S / cm or more, and the carrier mobility in the film surface direction is 9500 cm 2 / Vsec. A high quality graphite thin film as described above can be produced.
  • a photoresist film is formed on the upper surface of the graphite thin film bonded to the silicon substrate and thinned to an optimum thickness (step (4)).
  • the resist film serves to protect the graphite thin film in the wiring portion during the subsequent etching of the graphite thin film (step (3)).
  • the resist film is not particularly limited as long as it can produce a circuit having a desired wiring width, but a microphotoresist used for forming a fine circuit pattern is preferable for the purpose of the present invention. By using such a microphotoresist, a wiring pattern having a line width of 1 ⁇ m or less can be formed.
  • Formation of a wiring pattern made of a graphite thin film with a photoresist includes (p1) surface cleaning, a graphite thin film surface treatment for improving adhesion by making the surface hydrophobic, and (p2) uniform coating of photoresist. (P3) Pre-baking for the purpose of evaporating the solvent, (p4) An exposure process for aligning the photomask and the graphite thin film and transferring the pattern by applying light, (p5) A developing process for removing unexposed parts, (p6) ) It is performed according to each process of post-baking for the purpose of improving adhesion by thermal crosslinking. In this process, a known technique used in a semiconductor lithography process can be preferably used.
  • the wiring pattern by the photoresist formed here matches the wiring pattern formed by the graphite thin film, and the graphite thin film to be removed in the next process (step (3)) is exposed by removing the photoresist in the unexposed area. It becomes.
  • the exposed portion of the graphite thin film is removed by etching (step (3)).
  • the etching method is not particularly limited, and a known method used in a semiconductor lithography process can be preferably used. Among them, plasma etching, particularly etching using oxygen plasma or hydrogen plasma is preferably used for etching the graphite thin film.
  • the photoresist layer is removed (step (6)) to complete the wiring circuit including the graphite wiring.
  • the known method used by a semiconductor lithography process can be used preferably.
  • a separate metal layer may be added to the wiring including the graphite wiring formed.
  • a metal layer is preferably formed on the surface of the graphite layer before the circuit formation by the photoresist, and the metal layer improves the electrical conductivity of the graphite wiring.
  • any of various types of dry plating such as vapor deposition, sputtering, and CVD, and wet plating such as electroless plating and electrolytic plating can be applied.
  • the electroless plating include electroless copper plating, electroless nickel plating, electroless gold plating, electroless silver plating, and electroless tin plating.
  • the metal layer can be used as a part of the circuit. Unnecessary portions of the formed metal layer are removed in the plasma etching process.
  • a wiring circuit including graphite wiring formed on silicon by the above method is laminated as necessary.
  • the lamination method is not particularly limited, and a normal silicon substrate lamination method can be used. It is preferable to directly bond a plurality of silicon substrates.
  • via holes that penetrate through a plurality of silicon substrates are formed as necessary.
  • drilling may be performed with a known processing laser such as a carbon dioxide laser, YAG laser, YVO 4 laser, fiber laser, or excimer laser.
  • a processing laser such as a carbon dioxide laser, YAG laser, YVO 4 laser, fiber laser, or excimer laser.
  • an active gas such as CF 4 is used. Drilling by plasma etching may be performed.
  • the formed hole is filled with a conductive paste or the like, and vertical wiring (via) is formed.
  • a conductive paste or the like a conductive paste or the like
  • vertical wiring via
  • Many methods for realizing good wiring are known as methods for forming vias, and even in the graphite wiring of the present invention, vias can be formed by any means known to those skilled in the art.
  • the graphite wiring produced does not increase in resistance due to miniaturization.
  • graphite wiring is characterized by its high thermal conductivity in the surface direction, so that heat can be efficiently dissipated, and its thermal expansion coefficient is extremely small, resulting in embrittlement of the wiring circuit due to the difference in thermal expansion coefficient.
  • a silicon substrate on which graphite wiring is formed is produced by the process of the present invention.
  • a semiconductor device using such a silicon substrate can be realized by any means known to those skilled in the art.
  • the electric conductivity of the graphite thin film was measured by the van der Pauw method. The measurement was performed by using a sample cut into a square (20 mm ⁇ 20 mm) and attaching a silver paste electrode to each of four corners (ridges).
  • the instrument measurement used is Resi Test 8300, a resistivity / DC & AC Hall measurement system manufactured by Toyo Technica Co., Ltd.
  • the measurement of carrier mobility and carrier concentration was performed by applying a magnetic field to the sample used for electrical conductivity measurement and measuring its Hall coefficient.
  • the calculation when there are almost the same number of electrons and holes as in graphite needs to be analyzed using the Newton method.
  • the assumption is that the mobility (or density) of electrons and holes is the same in graphite, and we calculated the carrier density and carrier mobility by numerical calculation based on the above assumptions.
  • a raw material polymer film was prepared by the following method.
  • a curing agent composed of 20 g of acetic anhydride and 10 g of isoquinoline was mixed with 100 g of an 18% by mass DMF solution of polyamic acid obtained by synthesizing pyromellitic anhydride and 4,4′-diaminodiphenyl ether in a molar ratio of 1/1 and stirred. Then, after defoaming by centrifugation, it was cast on an aluminum foil, and a polyamic acid film having a uniform thickness in the range of 1 ⁇ m to 10 ⁇ m was produced on the aluminum foil using a spin coater.
  • the thickness was adjusted by changing the concentration and rotation speed of the amic acid solution.
  • the polyamic acid film was heated at 120 ° C. for 150 seconds, 300 ° C., 400 ° C., and 500 ° C. for 30 seconds, and then the aluminum foil was removed to prepare four types of polyimide films having different thicknesses.
  • a polyimide film (area 40 ⁇ 40 mm 2 ) was pretreated by raising the temperature to 1000 ° C. at a rate of 10 ° C./min in nitrogen gas using an electric furnace and keeping the temperature at 1000 ° C. for 1 hour.
  • the obtained carbonized sheet was set inside a cylindrical graphite heater and heated to a processing temperature (maximum processing temperature) of 3000 to 3200 ° C. at a temperature rising rate of 20 ° C./min. This temperature was maintained for 30 minutes (treatment time), and then the temperature was lowered at a rate of 40 ° C./min to produce a graphite film.
  • the treatment was performed under a pressure of 0.10 MPa (1.0 kg / cm 2 ) in an argon atmosphere.
  • FIG. 1 A schematic diagram of an AC plasma etching apparatus (magnetron method / AC electric field method) used in the examples is shown in FIG.
  • the apparatus is manufactured by Vacuum Device Corporation (PIB-20).
  • the discharge voltage can be selected from 0 V to 700 V, and the discharge current can be selected from 0 mA to 50 mA.
  • the maximum power (irradiation power) is 35W.
  • the type of plasma can be selected from any of air plasma, oxygen plasma, argon plasma, and hydrogen plasma.
  • the operating pressure can be selected from 0 to 100 Pa.
  • etching conditions and etching rate were examined using the above plasma etching apparatus.
  • (1) In the case of air plasma and irradiation power of 35 W. The etching rate is 11.7 nm / min, and the surface roughness is not changed by etching.
  • (2) In the case of air plasma and irradiation power 28W. The etching rate is 1.7 nm / min, and the surface roughness is improved.
  • (4) In the case of oxygen plasma and irradiation power of 28 W. The etching rate is 6.7 nm / min, and the surface roughness is improved.
  • Example 1 Sample 1 was used for bonding using a silicon substrate and silver solder. After the graphite film and the silicon substrate are washed with an organic solvent, the graphite film and the silver film are processed by a 1 ⁇ m-thick silver brazing (silver brazing containing titanium), heating at 830 ° C. for 10 minutes, and pressing (about 1 kgf / cm 2 ). Joined. Peeling experiments were performed, but all peeling occurred between the graphite layers, and no peeling from the silicon substrate interface was observed. From this, it was concluded that joining was extremely strong. Next, the irradiation power was set to 35 W, and oxygen plasma irradiation was performed for 88 minutes.
  • the irradiation power was set to 28 W and etching was performed in oxygen plasma for 12 minutes.
  • the thickness of the obtained graphite thin film was 280 nm.
  • the value of electric conductivity was 23300 S / cm, and the value of carrier mobility was 11600 cm 2 / Vsec. From this, it was found that the value of electric conductivity and carrier mobility hardly changed by plasma etching.
  • Example 2 A silicon substrate was joined in the same manner as in Example 1 except that Sample 2 was used. From this, it was concluded that sufficient bonding was performed. Next, the irradiation power was set to 35 W, and oxygen plasma irradiation was performed for 35 minutes. Further, the irradiation power was set to 28 W and etching was performed in oxygen plasma for 40 minutes. The obtained graphite thin film had a thickness of 120 nm. The value of electrical conductivity was 24000 S / cm, and the value of carrier mobility was 12000 cm 2 / Vsec. From this, it was found that the value of electric conductivity and carrier mobility hardly changed by plasma etching.
  • Example 3 The sample 3 and the silicon substrate were joined with nickel metal.
  • a nickel metal layer (estimated to have a thickness of about 10 nm) was formed on a silicon substrate, and joined to the graphite film by heating at 800 ° C. and pressure press (about 1 t). Peeling experiments were performed, but all peeling occurred between the graphite layers, and no peeling from the silicon substrate interface was observed. From this, it was concluded that sufficient bonding was performed.
  • the irradiation power was set to 35 W, and oxygen plasma irradiation was performed for 24 minutes. Further, the irradiation power was set to 28 W and etching was performed in oxygen plasma for 40 minutes.
  • the obtained graphite thin film had a thickness of 80 nm.
  • the value of electric conductivity was 21200 S / cm, and the value of carrier mobility was 11800 cm 2 / Vs. From this, it was found that the value of electric conductivity and carrier mobility hardly changed by plasma etching.
  • Example 4 Using sample 4, direct bonding to the silicon substrate was attempted. First, the surface of the graphite film and the surface of the silicon substrate were cleaned using an AC plasma apparatus (vacuum device (PIB-20) magnetron, AC electric field). The experimental condition is that the value of the discharge voltage / current is a voltage AC0 to 700 V / current AC0 to 50 mA (maximum 35 W). Surface cleaning was performed by exposure to plasma for 5 seconds using oxygen gas. Next, a silicon substrate and graphite were laminated and pressurized at room temperature (load: 10 kgf / cm 2 ). After the pressure treatment, an adhesive tape was attached to the graphite surface and a peeling experiment was conducted.
  • AC plasma apparatus vacuum device (PIB-20) magnetron, AC electric field.
  • the experimental condition is that the value of the discharge voltage / current is a voltage AC0 to 700 V / current AC0 to 50 mA (maximum 35 W). Surface cleaning was performed by exposure to plasma for 5 seconds using oxygen gas.
  • Example 5 A joining experiment similar to that of Example 4 was performed except that Sample 5 was used. Next, the irradiation power was set to 35 W, and oxygen plasma irradiation was performed for 9 minutes. Further, the irradiation power was set to 28 W and etching was performed in oxygen plasma for 40 minutes. The thickness of the obtained graphite thin film was 26 nm. The value of electrical conductivity was 19000 S / cm, and the value of carrier mobility was in the range of 9200 cm 2 / Vsec. From this, it was found that the value of electric conductivity and carrier mobility hardly changed by plasma etching.
  • Sample 6 was used for direct bonding to a silicon substrate.
  • the surface of the graphite film and the surface of the silicon substrate were cleaned using an AC plasma apparatus (vacuum device (PIB-20) magnetron, AC electric field).
  • the experimental condition is that the value of the discharge voltage / current is a voltage AC0 to 700 V / current AC0 to 50 mA (maximum 35 W).
  • Surface cleaning was performed by exposure to plasma for 5 seconds using oxygen gas.
  • a silicon substrate and graphite were laminated and pressurized at room temperature (load: 10 kgf / cm 2 ). After the pressure treatment, an adhesive tape was attached to the graphite surface and a peeling experiment was conducted.
  • Example 7 As in Example 6, the sample 6 was directly bonded to the silicon substrate, and then the irradiation power was set to 35 W, the oxygen plasma was irradiated for 12 minutes, and the irradiation power was set to 28 W for 300 minutes in air plasma. Etched. The thickness of the obtained graphite thin film was 8 nm. The value of electrical conductivity was 21000 S / cm, and the value of carrier mobility was in the range of 9800 cm 2 / Vsec. From this, it was found that the value of electric conductivity and carrier mobility hardly changed by plasma etching.
  • Example 8 As in Example 6, the sample 6 was directly bonded to the silicon substrate, and then the irradiation power was set to 35 W, the oxygen plasma was irradiated for 12 minutes, and the irradiation power was set to 28 W for 350 minutes in air plasma. Etched. The thickness of the obtained graphite film was 3.1 nm. The value of electric conductivity was 20100 S / cm, and the value of carrier mobility was 9500 cm 2 / Vsec. From this, it was found that the value of electric conductivity and carrier mobility hardly changed by plasma etching.
  • Wiring circuits were formed from the graphite thin films (film thicknesses of 280 nm and 42 nm) produced in Examples 1 and 4 according to the processes 5 to 8.
  • the fabricated circuit has a width of 1 ⁇ m and a length of 10 ⁇ m.
  • a direct current was applied to the obtained sample, and the current resistance density characteristic was measured. The measurement was performed in an inert gas (argon or nitrogen) under an environment of 25 ° C.
  • the current resistance density characteristics are improved and 1.9 ⁇ 10 7 A / cm 2 , which was higher than that of copper wiring of the same size.
  • the graphite wiring having a thickness of 280 nm or less has higher current resistance density characteristics than the copper wiring. Therefore, it can be seen that the graphite wiring circuit obtained by such a method is extremely useful as a semiconductor fine circuit.

Abstract

本発明の課題は、半導体配線において必要な厚さを有し、高い電気伝導度、高いキャリア移動度を有するグラファイトの配線を含む配線回路、およびその製造方法を提供することである。本発明は、グラファイトの配線を含む配線回路であり、配線の厚さが３ｎｍ以上３００ｎｍ未満であり、グラファイトの膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上であり、グラファイトの膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上である配線回路である。また、（１）グラファイト膜と基板を接合する接合工程、（２）グラファイト膜をプラズマエッチングによってグラファイト薄膜とするプラズマエッチング工程、（３）グラファイト薄膜をエッチングして配線回路を形成する配線回路形成工程を含む工程を、（１）、（２）、（３）の順に経て、配線回路を製造する方法も本発明に含まれる。

Description

配線回路、その製造方法
　本発明は、グラファイトの配線を含む配線回路、およびその製造方法に関する。
　半導体デバイスの高集積化が求められており、その内容はＣＭＯＳトランジスタの小型化と配線の微細化である。金属配線においては配線幅が３００ｎｍ以下（特に１００ｎｍ以下）になると、微細化に伴い結晶粒界や界面での電子の非弾性散乱が顕著になり、配線抵抗の急激な増大が起こる事が知られており、微細化に伴う耐電流密度特性の低下（すなわち電流を流す事が困難となる）が大きな問題となる（非特許文献１）。
　この様な金属配線の微細化における課題解決のために、金属配線に代わり得る新しい材料の検討が行なわれており、その候補としてカーボンナノチューブ（ＣＮＴ）やグラフェンなどのナノカーボンの研究が盛んである。ナノチューブもグラフェンもその基本結合様式は炭素ＳＰ2結合からなるグラファイトである。ＳＰ2構造のカーボン（すなわちグラファイト）の電気伝導機構の特徴と、それが金属配線に代わり得る材料候補として考えられている理由は以下の通りである。
　物質の電気伝導度はその物質中に存在する電子の数（キャリア濃度）とその電子の動き易さ（キャリア移動度）の積で表される。銅の電気伝導度が大きい理由はキャリア濃度が大きい事（８．９×１０22ｃｍ-3）に由来しているが、そのキャリア移動度の値は１６ｃｍ2／Ｖｓｅｃに過ぎない。一方、グラファイト結晶のキャリア濃度は約１×１０19ｃｍ-3程度であり，そのBasal面（以下ａ－ｂ面）方向のキャリア移動度は８０００～１４０００ｃｍ2／Ｖｓｅｃであって、銅に比べるとキャリア濃度は１／１００００～１／１０００００、キャリア移動度は７８０～８７５倍である。その結果、グラファイトａ－ｂ面方向の電気伝導度の大きさは銅のおよそ１／２０となる。このように、グラファイトは電気伝導度の観点からは銅に劣るが、電流を印加してもキャリア数が少ないために、微細銅配線において問題となるGrain Boundary EffectやSide Wall Effectの抑制には効果的であると考えられる。この事は線幅３００ｎｍ以下（特に１００ｎｍ以下）の微細配線における高品質グラファイト配線材料の可能性を示しており、グラファイト配線は微細化による抵抗化増加を防ぐ事が出来る可能性がある。
　グラファイト配線が期待されている他の理由としては、グラファイトの耐熱温度（分解・昇華温度）がおよそ３４００℃であって、銅の融点（１０８４℃）より高いため、耐電流密度特性を大きく出来ることが挙げられる。また、高品質グラファイトは、銅の熱伝導度（Ｃｕ:４００Ｗ／ｍＫ）に比べて熱伝導度が大きいため（グラファイトａ－ｂ面方向：１０００～２０００Ｗ／ｍＫ）放熱効率を高く出来ると考えられ、大電流印加による発熱に耐える可能性を示している。さらに、グラファイトａ－ｂ面の抵抗は電流印加による発熱が生じてもほとんど増加しない。従って、銅の様に自己発熱により切断する事を回避できると考えられ、この様な温度特性も耐電流密度特性の向上に寄与すると考えられる。
　しかし、従来のナノカーボンによって金属に代替する配線を実現する技術には大きな問題がある。ＣＮＴ配線は低抵抗化が困難で、微細配線が難しいという課題がある。低抵抗化が実現できない理由としてはＣＮＴが極めて細い短繊維状であるために接触抵抗が増加することが挙げられる。一方、グラフェン配線の提案としては、ＣＶＤ法により多層グラフェンを作製して配線を形成する提案（例えば、非特許文献２）がある。しかしながら、ＣＶＤ法によって作製されたグラフェン配線には必要な厚さと高電気伝導性が両立しないという問題がある。その理由は、ＣＶＤ法で良質な結晶性を有するグラフェン層が形成されるのは、金属触媒に接触した２～３層に過ぎず、（例えば４層としてもその厚さは約１．４ｎｍになる）それ以上の厚さでは結晶性の極めて低い層しか出来ない事に由来する。すなわちＣＶＤ法では２ｎｍ以上の厚さを有し、すべての層を高品質多層グラフェンとする事は極めて困難である。
　これに対して、銅配線の代わりにグラファイト膜を用いる事を目指した本発明者らによる提案がある（特許文献１）。この提案には、厚さが９．６μｍ未満２０ｎｍ以上の範囲であり、面積が９ｍｍ2以上であり、２５℃におけるａ－ｂ面方向のキャリア移動度が８０００ｃｍ2／Ｖｓｅｃ以上であるグラファイト膜が、絶縁性の有機高分子フィルムまたは絶縁性の無機基板と積層された配線用積層板が記載され、グラファイト膜をレーザーによって部分的に除去して配線回路を形成する事、が記載されている。また、特許文献２には、グラファイトフィルムのａ－ｂ面と銅との接合体を作製し、耐電流密度特性を２×１０6Ａ／ｃｍ2以上とする複合配線材料が記載されている。
　しかしこの手法では、２０ｎｍ以下のグラファイトのみからなる配線を作製する事が出来ないという問題があり、また３００ｎｍ以下の厚さのグラファイト膜を自立膜として取り扱う事は困難で、製造プロセスの確立が難しいという課題もある。さらに、高分子焼成法（詳細は後述）によって、高い電気伝導度やキャリア移動度特性を有する、３００ｎｍ以下（特に２０ｎｍ以下）の厚さのグラファイト膜の作製が困難であるという課題もある。
WO２０１５／０４５６４１ 特開２０１６－０２５０６８号公報
東芝レビュー、Vol.66, No2, 46 (2011) A. Naeemi and J.D. Meindi, Proc of the 11th IEEE IItC（2008）p．183 K. Nagashio, et al., J. Appl. Phys., 49, 051304(2010) Y. Zhang, et al., Appl. Phys. Lett., 86, 073104(2005) H. Al-Mumen, et al., Nano-Micro Lett., 6(2),116-124(2014) T. Feng, et al., Materials Lett., 73, 187(2012) C-M. Seah., et al., Carbon, 105, 496(2016)
　本発明の課題は、半導体配線において必要な厚さを有し、高い電気伝導度、高いキャリア移動度を有するグラファイトの配線を含む配線回路、およびその製造方法を提供する。
　本発明は、以下の配線回路に関する。
［１］グラファイトの配線を含む配線回路であり、配線の厚さが３ｎｍ以上３００ｎｍ未満であり、グラファイトの膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上であり、グラファイトの膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上である配線回路。
［２］配線の断面積が０．５μｍ2以下である［１］に記載の配線回路。
［３］配線の線幅が１μｍ以下である［１］あるいは［２］に記載の配線回路。
　また、本発明は、以下の配線回路の製造方法に関する。
［４］（１）グラファイト膜と基板を接合する接合工程、（２）グラファイト膜をプラズマエッチングによってグラファイト薄膜とするプラズマエッチング工程、（３）グラファイト薄膜をエッチングして配線回路を形成する配線回路形成工程を含む配線回路の製造方法であり、工程が（１）、（２）、（３）の順である配線回路の製造方法。
［５］基板がシリコン基板である［４］に記載の配線回路の製造方法。
［６］基板が表面に酸化膜が形成されたシリコン基板である［４］に記載の配線回路の製造方法。
［７］プラズマエッチングが、酸素プラズマエッチングあるいは空気プラズマエッチングである［４］～［６］のいずれかに記載の配線回路の製造方法。
［８］さらに、（４）グラファイト薄膜上にレジスト膜を形成するレジスト膜形成工程、（５）レジスト膜回路形成工程、（６）レジスト膜除去工程を含み、工程が（１）、（２）、（４）、（５）、（３）、（６）の順である［４］～［７］のいずれかに記載の配線回路の製造方法。
［９］さらに、（７）グラファイト膜清浄化工程を含み、工程が（７）、（１）、（２）、（４）、（５）、（３）、（６）の順である［８］に記載の配線回路の製造方法。
［１０］さらに、（８）基板面に金属層を形成する金属層形成工程を含み、工程が（８）、（１）、（２）、（４）、（５）、（３）、（６）の順である［８］あるいは［９］に記載の配線回路の製造方法。
［１１］金属層が、ニッケル、リン、ニッケル合金、リン合金、金および銀ロウからなる群より選ばれる［１０］に記載の配線回路の製造方法。
　本発明のグラファイトの配線を含む配線回路は、高い電気伝導性を有し、銅からなる配線を含む配線回路に対して有用である。
図１は、配線回路の作製プロセスの手順の一例を示した図である。 図２は、プラズマエッチング装置の一例の概略断面図である。
（グラファイトの配線を含む配線回路）
　グラファイトの配線とはグラファイトからなる配線であり、すなわち、グラファイトのみからなる配線、及びグラファイトを含む配線の両方を意味する。グラファイトの配線が、具備すべき第一の条件は膜面方向の電気伝導度である。本発明に用いられるグラファイトの膜面方向（グラファイトBasal面方向、以下ａ－ｂ面）の電気伝導度は、１８０００Ｓ／ｃｍ以上であり、１９０００Ｓ／ｃｍ以上がより好ましく、２００００Ｓ／ｃｍ以上がより好ましく、２１０００Ｓ／ｃｍ以上が最も好ましい。
　電気伝導度が１８０００Ｓ／ｃｍ未満である場合には、発生するジュール熱が大きすぎて、配線用途に使用する事は難しい場合がある。電気伝導度は高いほど望ましいが、グラファイトの膜面方向の電気伝導度の理論値の上限は、２６０００Ｓ／ｃｍ程度と考えられている。
　膜面方向の電気伝導度を高くするためには、グラファイトのａ－ｂ面が膜面方向と並行に高度に配向している事が必要である。このような配向性は、グラファイトの膜面方向と膜厚方向の電気伝導度の異方性を評価すればよい。本発明においてその異方性、（膜面方向の電気伝導度／膜厚方向の電気伝導度）の大きさは、６００倍以上である事が望ましく、８００倍以上である事はより好ましく、１０００倍以上である事は最も好ましい。
　グラファイトの配線が具備すべき第２の条件は、膜面方向のキャリア移動度である。本発明のグラファイトの配線における膜面方向のキャリア移動度は９５００ｃｍ2／Ｖｓｅｃ以上であり、１００００ｃｍ2／Ｖｓｅｃ以上がより好ましく、１１０００ｃｍ2／Ｖｓｅｃ以上が最も好ましい。前記キャリア移動度の上限は、例えば１５０００ｃｍ2／Ｖｓｅｃである。
　グラファイトの配線の耐電流密度特性がよいことが好ましい。耐電流密度特性の値は配線の断面積や形状、測定条件によって異なるため、グラファイト配線は同じ断面積、同じ形状、同じ測定条件で測定した銅配線の耐電流密度特性を上回る事が必要である。耐電流密度特性が配線の形状によって異なる事は、その放熱特性が配線の形状によって異なることに由来する。
　本発明のグラファイトの配線の断面積は、０．５μｍ2以下が好ましく、０．４μｍ2以下がより好ましく、０．３μｍ2以下が最も好ましい。
　また、断面積が０．５μｍ2であっても、例えば、厚さを５０ｎｍとし、線幅を１０μｍとする事によって耐電流密度特性はさらに向上する。しかし、グラファイト配線を用いる目的が金属配線の微細化に伴う急激な抵抗値増加防止であり、急激な抵抗値増加は配線幅が１μｍ以下において特に顕著に現われる現象である。従って本発明における配線の断面積が０．５μｍ2以下である場合には、実質的には線幅が１μｍ以下という条件が付加される。
　すなわち、グラファイトの配線としては、以下の３条件満たす必要がある。
（１）配線の厚さが３ｎｍ以上３００ｎｍ未満である。
（２）グラファイトの膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上である。
（３）グラファイトの膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上である。
　特に、配線の断面積が０．５μｍ2以下（通常、０．００５μｍ2以上）であって、配線の線幅が１μｍ以下（通常、０．３μｍ以上）である場合にも、耐電流密度特性を５．０×１０6Ａ／ｃｍ2以上にでき、好ましくは１．０×１０7Ａ／ｃｍ2以上であり、より好ましくは１．５×１０7Ａ／ｃｍ2以上であり、上限は特に限定されないが、例えば５．０×１０7Ａ／ｃｍ2である。
（グラファイト膜の作製）
　一般的なグラファイト作製法で、３ｎｍ以上３００ｎｍ未満の厚さと、上述の様な電気・電子物性を持つグラファイト膜を作製する事は難しい。特殊な高分子膜を熱処理してグラファイト化する方法（以下高分子焼成法）によって大面積グラファイトが得られるが、膜厚が３００ｎｍ以下になると焼成中にシワが多発し、さらにその取り扱いが難しいために高品質グラファイト膜の作製は極めて難しくなる。
　本発明では、あらかじめ５００ｎｍ以上９．６μｍ未満の範囲の高品質グラファイト膜を作製し、回路形成工程でプラズマエッチングによって薄層化を行なうことが好ましい。これは第一に、膜厚が５００ｎｍ以上９．６μｍ未満の範囲であれば高品質グラファイト膜の作製が比較的容易である事、また、高配向性・高品質のグラファイト膜を用いてプラズマエッチングを行なえば、その条件選択によって均一にエッチングが進行し、薄層化してもその物性はほとんど変化しないという発見に基づいている。
　本発明では、好ましくは、まず厚さ５００ｎｍ以上９．６μｍ未満の範囲であり、膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上であり、膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上であるグラファイト膜を作製する。この様な電気伝導度、キャリア移動度等の特性を満足するものであれば基本的にグラファイト膜の製造方法についての制限はない。しかし、その製造方法として高分子焼成法は最も好ましい方法である。
　高分子焼成法の一般的手法は以下の通りである。用いられる原料高分子としては、芳香族ポリイミド、ポリアミド、ポリキノキサリン、ポリパラフェニレンビニレン、ポリオキサジアゾール、ポリベンズイミダゾール、等の芳香族高分子である。これらの高分子の中でも、前記芳香族高分子がピロメリット酸無水物、あるいは３，３’，４，４’－ビフェニルテトラカルボン酸二無水物と、４，４－ジアミノジフェニルエーテル、ｐ－フェニレンジアミンのいずれかをそれぞれに組み合わせて作製されるポリイミドである事は特に好ましい。
　高分子焼成法では出発物質である高分子フィルムを不活性ガス中で予備加熱し、炭素化を行う。不活性ガスは、窒素、アルゴンあるいはアルゴンと窒素の混合ガスが好ましく用いられる。予備加熱は通常１０００℃程度の温度で行う。通常ポリイミドフィルムは５００～６００℃付近で熱分解し、１０００℃付近で炭化する。
　グラファイト化反応は、炭素化されたフィルムを超高温炉内にセットして行う。グラファイト化は不活性ガス中、通常２８００℃程度の温度で行う。処理温度は高ければ高いほど良質のグラファイトに転化出来る。グラファイト膜を得るための処理温度（最高処理温度）は通常２７００℃以上が好ましく、２８００℃以上の温度で処理する事がより好ましいとされている。
　本発明におけるグラファイト作製法では、上記一般的な高分子焼成法と異なる２つの条件が必要となる。第一はグラファイト化の温度である。本発明において必要なグラファイト化の温度は３０００℃以上である。３１００℃以上の温度で処理する事がより好ましく、３２００℃以上である事は最も好ましい。グラファイト化の温度の上限は特に限定されないが、３３００℃程度であってもよい。当該最高処理温度での保持時間は、例えば、１０分以上、好ましくは２０分以上である。最高処理温度が３０００℃未満の場合、必要な物性を有するグラファイト膜を作製する事は難しい。
　第二の条件は出発原料フィルムの厚さである。本発明において出発高分子フィルムの好ましい厚さは１μｍ～１９．２μｍの範囲である。芳香族ポリイミドにおいては３０００℃処理によって出発高分子の厚さはほぼ半分となるので、前記した出発高分子フィルムの厚さの範囲は、結果的に５００ｎｍ以上９．６μｍ未満のグラファイト薄膜が得られる事を意味する。この様なグラファイト化の最高処理温度と最適膜厚を選択する事により、膜面方向電気伝導度が１８０００Ｓ／ｃｍ以上、膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上の特性を持つグラファイト薄膜を得る事が出来る。この様なグラファイト膜の厚さ領域は先に述べた一般的な高分子焼成法で得られる膜厚よりも薄く、膜面方向の電気伝導度の値も大きい。
（回路形成プロセス（概要））
　グラファイト膜から、グラファイトの配線を含む配線回路を作製する。そのプロセスの一例を図１に示し、以下に説明する。
　（ａ）高分子焼成法により、厚さ５００ｎｍ以上９．６μｍ未満の範囲、膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上であり、膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上であるグラファイト膜（１）を作製する。また、シリコン基板（２）を用意する。
　（ｂ）少なくともグラファイト膜の表面、好ましくはグラファイト膜（１）の表面、およびシリコン基板（２）の表面の両方の表面（３）を清浄化する（工程（７）とも呼ぶ）。
　（ｃ）グラファイト膜（１）とシリコン基板（２）を、（４）の部分で接合する（工程（１））。
　（ｄ）グラファイト膜（１）をプラズマエッチングによってグラファイト薄膜（５）とする（工程（２））。
　（ｅ）グラファイト薄膜（５）上に、レジスト膜（６）を形成する（工程（４））。
　（ｆ）露光によって、レジスト膜の回路パターン（７）を作製する（工程（５））。
　（ｇ）レジスト膜除去によって露出したグラファイト薄膜（８）の部分を、エッチング除去する（工程（３））。
　（ｈ）残されたレジスト膜を除去して（工程（６））グラファイトの配線を含む配線回路を完成させる。
　また、必要に応じて、グラファイト薄膜からなる配線とシリコン基板からなる配線回路を積層し、さらに回路間を貫通するビアホールを形成して、ビアホールを導電性素材で穴埋めして複数の回路間を接続し、デバイスを完成することも可能である。
　以下それぞれのプロセスについて記載する。
（プロセス１）
　前記の方法に従って、厚さが５００ｎｍ以上９．６μｍ未満の範囲、膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上、膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上であるグラファイト膜を作製する。
（プロセス２、３）
　プロセス２（工程（７））においてはグラファイト膜の清浄化（例えば、水又は有機溶剤による洗浄、イオンビーム又はプラズマによる表面清浄）を行い、好ましくはグラファイト膜と基板表面の両方を清浄化（好ましくは洗浄）を行い、プロセス３（工程（１））において接合する。プロセス３を行う理由は、プロセス４（工程（２））において行なわれるプラズマエッチングは、グラファイト薄膜を基板上に貼り付けた状態で実施する事が好ましいからである。より具体的な理由は、グラファイト薄膜表面を水平に保持する事で均一な薄層化を推進できる、また基板に貼り付けた状態で薄層化、回路形成を行なうことで、以降のプロセスにおけるデバイス作製を容易に進める事が出来るからである。
　グラファイト膜を貼り付ける基板に関しては特に制限はないが、微細な配線回路とするためには、シリコン基板、または表面に酸化シリコン膜が形成されたシリコン基板である事が好ましい。グラファイト膜とシリコン基板の接合は、全く接合層を介さない直接接合でも良く、何らかの接合層を介していても良い。
　基板（好ましくはシリコン基板）とグラファイト膜の直接接合は、本発明のプロセスにとって好ましい接合手法である。直接接合は常温で行っても良く、４００℃以下の温度で行なっても良い。直接接合は真空中、または不活性ガス中で行なう事が好ましい。４００℃を超える温度で直接接合を行う事は、基板の材質（好ましくはシリコン）とグラファイトの膨張率の差によって剥がれが発生する事があり、好ましくない。良好な直接接合を実現するためにはグラファイト表面、および基板表面（好ましくはシリコン基板）表面が平滑で清浄である事が好ましく、表面を清浄化するためにイオンビームや、アルゴンプラズマ又は酸素プラズマで処理する事が好ましい。また、必要に応じて基板（好ましくはシリコン基板あるいは酸化シリコン基板）表面やグラファイト表面を、当該業者にとって既知の方法で活性化してもよい。
　接合層を介して接着する場合、接合層はニッケル、ニッケル合金、リン、リン合金、金、銀ロウからなる群より選ばれる少なくとも１種である金属層である事が好ましく、より好ましくはニッケル、リン、ニッケル合金およびリン合金からなる群より選ばれる少なくとも１種である。接合層としての金属層は、基板面、グラファイト膜面の少なくともいずれかに形成すればよく、基板面に形成することが好ましい（工程（８））。金属による接合は加圧、加熱下で行い、これらの接合には最適な温度、圧力、処理時間を採用することができる。銀ロウの接合には、最適な温度、圧力、処理時間を採用することができる。加圧、加熱下で行う場合、４００℃以上、９００℃以下、加圧は１ｋｇｆ／ｃｍ2以上、３００ｋｇｆ／ｃｍ2以下である事が好ましい。接合に用いられる銀ロウの厚みは２μｍ以下が好ましく、より好ましくは１μｍ以下であり、通常０．５μｍ以上である。また、ニッケルによる接合は、８００～９００℃、加圧は１ｋgｆ／ｃｍ2以上、３００ｋｇｆ／ｃｍ2以下で行なう事が好ましい。接合に用いられるニッケル層は４０ｎｍ以下である事が好ましく、２０ｎｍ以下である事はより好ましく、１０ｎｍ以下である事はさらに好ましく、下限は特に限定されないが例えば５ｎｍである。
（プロセス４）（工程（２））
　次にグラファイト膜をプラズマエッチング処理して薄層化する。プラズマは正の電荷を持つ粒子と負の電荷を持つ電子は電離状態で同程度分布し、電気的中性を保っている状態の事であり、プラズマによる薄層化によってグラファイトの物性が変化（劣化）しない事が重要である。幾つかのエッチング手法を検討した結果、プラズマエッチング法は、グラファイト膜の物性をほとんど変化させず好ましい速度で均一な薄層化を進行させる事が可能な優れた方法である事を見出した。中でも酸素プラズマ、空気プラズマ、水素プラズマによるエッチングは、エッチング速度、均一薄層化の点で最も優れた方法であり、酸素プラズマ、又は空気プラズマがより好ましい。
　高配向性・高品質グラファイト膜を用いれば工業的なプロセスとして成立する程度のエッチング速度で薄層化しても、均一エッチングできる。ＣＶＤ法で作製した（数層の）多層グラフェンを極めて弱い条件の酸素プラズマでエッチングし、単層～数層（２～３層）のグラフェンを作製できる事が報告されている（非特許文献５～７）。この事は極めて弱い条件であればエッチングを均一に進行させる事が出来る事を意味している。しかしながら、速い速度でエッチングしても均一エッチングが可能である事は知られていなかった。例えば実施例に示す様に、３５０ｎｍ／３０分の速度でエッチングしても、平滑性は失われない。３５０ｎｍの厚さは１０００層以上のグラフェン層に相当する。
　この様な速度でのエッチングが可能である理由は、母材であるグラファイトが高配向した素材であり、グラファイト層間は比較的弱いファンデル・ワールス力での結合であるために、プラズマエッチングが層間剥離と同じように進行する事に由っている。前記非特許文献５～７で開示されるようなＣＶＤ法によって作製された多層グラフェンのプラズマエッチングでは、ＣＶＤ法によってエッチングされる部分は結晶性の低い炭素層であると推定されるので、その様なアモルファス炭素部分をプラズマエッチングにより除去できる事は推定可能である。しかしながら、プラズマエッチングによって本発明の様な高品質グラファイト膜を層間剥離と同じような機構で薄層化できるという事は新たな発見である。
　一方で、均一な薄層化実現にはエッチング条件も重要である。例えば、フッ素系（ＣＦ4など）の活性ガスを用いたプラズマエッチングはエッチング速度が速く、その反応条件を選択する事で本発明のグラファイト膜の均一薄層化を実現する事は難しく、２ｎｍ～３００ｎｍの範囲の厚さを制御する事は困難である。ただし、ＣＦ4などの活性ガスを用いたエッチングはグラファイト膜にビアホール（貫通孔）を形成する目的には有効に用いる事が出来る。
　本発明において好ましいエッチング速度は、２００ｎｍ／分～０．２ｎｍ／分であり、５０ｎｍ／分～０．５ｎｍ／分である事はより好ましく、２０ｎｍ／分～１ｎｍ／分である事は最も好ましい。また、エッチングプロセスにおいてそのエッチング速度を変える事は有効である。たとえば、初期のエッチング速度を速くし、希望する厚さになってからエッチング速度を遅くするなどの方法が好ましく用いられる。
　プラズマの生成に用いる電源の周波数によって放電方式を分類すると高周波放電（ＲＦ）とマイクロ波放電があり、さらにプラズマ発生の方式にはマイクロ波ＥＣＲプラズマ方式、容量結合型プラズマ方式（ＣＣＰ）、誘導結合型プラズマ方式（ＩＣＰ）がある。本発明においてグラファイトの物性を損なわず均一なエッチングが出来れば、その方式は制限されない。我々の用いた具体的な実験条件は後述するが、この様な条件は市販のＩＣＰプラズマ装置やＣＣＰプラズマ装置を用いて容易に再現する事が出来る。
　基板（好ましくはシリコン基板）上に接合されたグラファイト膜はプラズマエッチングによって最適な厚さまで薄層化とする。このプロセスによって厚さ５００ｎｍ以上９．６μｍ未満のグラファイト膜を、３ｎｍ以上３００ｎｍ未満の範囲の厚さのグラファイト薄膜とする。原理的には９．６μｍ以上の厚さのグラファイト膜を用いても、エッチング時間を長くする等の方法で、３ｎｍ以上３００ｎｍ未満の範囲のグラファイト薄膜を作製する事が可能である。しかしながら、９．６μｍ以上の厚さのグラファイト膜をプラズマエッチングによって３００ｎｍ以下の厚さにする事は、時間的にもエネルギー的にも無駄が多い。
　すなわち、本発明はあらかじめ厚さ５００ｎｍ以上９．６μｍ未満のグラファイト膜を作製し、プラズマエッチングによって３ｎｍ以上３００ｎｍ未満の範囲のグラファイト薄膜を作製する事を特徴としている。プラズマエッチングによって物性が劣化する事が無いため、作製が極めて困難な厚さが３ｎｍ以上３００ｎｍ未満、膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上、膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上である高品質グラファイト薄膜を作製する事が出来る。
　この様な厚さと物性を有するグラファイト薄膜を、プラズマエッチングプロセスを経ずに、直接作製する事が極めて困難な理由は２つある。第一はすでに述べた様に、高分子原料膜が極めて薄い場合には高品質グラファイトを得る事が難しくなるという点である。また、第二は３ｎｍ以上３００ｎｍ未満の範囲のグラファイト薄膜は、自立膜として単独で取り扱う事が困難であるため、たとえこの様なグラファイト薄膜を作製できたとしても、それを用いた微細回路形成プロセスの構築は事実上不可能であるという点である。この様に基板と一体でプラズマエッチングを行なう事により、３００ｎｍ以下（特に３００ｎｍ未満）のグラファイト配線接作製の課題を解決出来るが、特に本発明は２０ｎｍ以下のグラファイトの配線を形成するのに、好ましい手法となる。
（プロセス５）
　シリコン基板上に接合され、最適な厚さに薄層化されたグラファイト薄膜の上面にフォトレジスト膜を形成する（工程（４））。レジスト膜は後工程であるグラファイト薄膜のエッチング（工程（３））の際に配線部分のグラファイト薄膜を保護する役目を果たす。レジスト膜としては、希望の配線幅の回路を作製出来る物であれば特に制限はないが、微細な回路パターン形成に用いられるマイクロフォトレジストは本発明の目的にとって好ましい。この様なマイクロフォトレジストを用いる事で１μｍ以下の線幅の配線パターンを形成する事ができる。
　フォトレジストによるグラファイト薄膜からなる配線パターンの形成は、（ｐ１）表面洗浄、および表面を疎水性にして密着性を向上し塗布性能を上げるためのグラファイト薄膜表面処理、（ｐ２）フォトレジストの均一塗布、（ｐ３）溶媒を蒸発させる目的のプリベーク、（ｐ４）フォトマスクとグラファイト薄膜を位置合わせし、光を当ててパターンを転写する露光工程、（ｐ５）未露光部を除去する現像工程、（ｐ６）熱架橋で密着性を向上させる目的のポストベーク、の各プロセスに従って行なわれる。このプロセスでは半導体リソグラフィープロセスで用いられる既知の手法を好ましく使用する事ができる。ここで形成されたフォトレジストによる配線パターンはグラファイト薄膜によって形成される配線パターンと一致し、未露光部のフォトレジスト除去によって、次のプロセス（工程（３））で除かれるグラファイト薄膜が露出した状態となる。
（プロセス６、７）
　次にグラファイト薄膜の露出部分をエッチングによって除去する（工程（３））。エッチングの手法には特に制限はなく半導体リソグラフィープロセスで用いられる既知の手法を好ましく使用する事ができる。中でも、グラファイト薄膜のエッチングにはプラズマエッチング、特に酸素プラズマ、水素プラズマによるエッチングが好ましく用いられる。不用なグラファイト部分を除去した後にフォトレジスト層を除去（工程（６））して、グラファイトの配線を含む配線回路を完成させる。フォトレジスト層の除去手法には特に制限はなく、半導体リソグラフィープロセスで用いられる既知の手法を好ましく使用する事ができる。
　形成されたグラファイトの配線を含む配線に、別途さらに金属層を付与してもよい。この様な金属層はフォトレジストによる回路形成の前にグラファイト層表面に形成しておく事が好ましく、金属層はグラファイト配線の電気伝導度を改善する。金属層の形成方法としては、蒸着、スパッタ、ＣＶＤ等の各種乾式めっき、無電解めっき、電解メッキ等の湿式めっきのいずれも適用可能である。無電解めっきの種類としては無電解銅めっき、無電解ニッケルめっき、無電解金めっき、無電解銀めっき、無電解錫めっき等を挙げる事ができる。また、グラファイト層とシリコン基板との接合を金属によって行うと、その金属層を回路の一部として使用する事が出来る。形成された金属層の不要部分はプラズマエッチングの工程で取り除かれる。
（プロセス８）
　上記の手法でシリコン上に形成されたグラファイトの配線を含む配線回路を、必要に応じて積層する。積層方法には特に制限はなく、通常のシリコン基板の積層方法を用いる事が出来る。複数枚のシリコン基板を直接接合する事は好ましい。
　各層に形成されたグラファイト回路間を縦に接続するために、必要に応じて複数のシリコン基板を貫通するビアホール形成を行なう。この様なビアホール形成には、炭酸ガスレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー、ファイバーレーザー、エキシマレーザーなどの公知の加工用レーザーによる穴あけを行なっても良く、例えば、ＣＦ4などの活性ガスを用いたプラズマエッチングによる穴あけを行なっても良い。
　穴あけ後、形成された穴を導電性のペースト等によって充填し、縦配線（ビア）形成を行なう。ビア形成の手法として、良好な配線を実現するための多くの手法が知られており、本発明のグラファイト配線においても、当業者に知られているあらゆる手段によってビア形成を行う事が出来る。
　作製されるグラファイトの配線は、金属配線回路とは異なり微細化によって抵抗値が増加する事がない。さらに、グラファイトの配線はその面方向の熱伝導度が極めて高いために放熱が効率的に行なわれるという特徴があり、またその熱膨張係数が極めて小さく熱膨張係数の差異による配線回路の脆化を防止できるという特徴もある。本発明のプロセスによってグラファイト配線が形成されたシリコン基板が作製されるが、この様なシリコン基板を用いた半導体デバイスは当業者に知られているあらゆる手段によって実現され得る。
　本願は、２０１８年３月９日に出願された日本国特許出願第２０１８－０４２６４０号に基づく優先権の利益を主張するものである。２０１８年３月９日に出願された日本国特許出願第２０１８－０４２６４０号の明細書の全内容が、本願に参考のため援用される。
＜電気伝導度、キャリア移動度の測定＞
　グラファイト薄膜の電気伝導度の測定はファン・デル・ポー法によって行った。測定は正方形（２０ｍｍ×２０ｍｍ）に切断した試料を用い、それぞれの４つの角（稜）に銀ペースト電極を取り付けて行った。用いた機器測定は、（株）東洋テクニカ製、比抵抗／ＤＣ＆ＡＣホール測定システム、Resi Test 8300である。
　キャリア移動度、キャリア濃度の測定は電気伝導度測定に用いた試料に磁場を印加し、そのホール係数を測定する事で行った。グラファイトの様に電子とホールがほぼ同じ数だけ存在する場合の計算は、Ｎｅｗｔｏｎ法を用いてその解析を行う必要がある。この解析では、電子とホールの密度、両者の易動度で合計４個のパラメータがあり、３種の測定値、電気伝導度、ホール係数、磁気抵抗から３つの連立方程式となるので仮定が必要になる。その仮定はグラファイトでは電子とホールの移動度（あるいは密度）が等しいとする事であり、我々も上記仮定で数値計算によりキャリア密度、キャリア移動度を算出した。
＜グラファイト膜の作製＞
　原料高分子膜を以下の方法で作製した。ピロメリット酸無水物と４，４’－ジアミノジフェニルエーテルをモル比で１／１の割合で合成したポリアミド酸の１８質量％のＤＭＦ溶液１００ｇに無水酢酸２０ｇとイソキノリン１０ｇからなる硬化剤を混合、攪拌し、遠心分離による脱泡の後、アルミ箔上に流延塗布し、さらスピンコーターを用いてアルミ箔上に１μｍ～１０μｍの範囲の均一な厚さのポリアミド酸フィルムを作製した。アミド酸溶液の濃度、回転数を変えることで厚さの調整を行なった。ポリアミド酸膜を１２０℃で１５０秒間、３００℃、４００℃、５００℃で各３０秒間加熱した後アルミ箔を除去し、厚さの異なる４種類のポリイミドフィルムを作製した。
　ポリイミドフィルム（面積４０×４０ｍｍ2）を、電気炉を用いて窒素ガス中、１０℃／分の速度で１０００℃まで昇温し、１０００℃で１時間保って予備処理した。次に得られた炭素化シートを円筒状のグラファイトヒーターの内部にセットし、２０℃／分の昇温速度で３０００～３２００℃の処理温度（最高処理温度）まで昇温した。この温度で３０分間（処理時間）保持し、その後４０℃／分の速度で降温し、グラファイト膜を作製した。処理はアルゴン雰囲気で０．１０ＭＰａ（１．０ｋｇ／ｃｍ2）の加圧下で行った。最高処理温度を変える事で６種類のグラファイト膜を作製した。得られたグラファイト膜の面積は１４８０ｍｍ2～１２００ｍｍ2の範囲にあった。グラファイト膜の内部は極めて綺麗に配向した層構造で形成されており、グラファイト面方向に高い配向性を有する膜であった。
　上記６種類のグラファイト膜（試料１～６）の最高処理温度（℃）、厚さ（μｍ）、膜面方向の電気伝導度（Ｓ／ｃｍ）、膜面方向のキャリア移動度（ｃｍ2／Ｖｓｅｃ）を表１に示した。これらのグラファイト膜は厚さが４．６μｍ～７２０ｎｍの範囲にあり、この様な厚さの範囲であれば、電気伝導度は１９０４０～２４３００Ｓ／ｃｍの範囲、キャリア移動度は９７００～１２２００ｃｍ2／Ｖｓｅｃ範囲であった。また、膜厚方向の電気伝導度は６．０～８．５ S／ｃｍの範囲であった。
＜プラズマエッチング装置＞
　実施例で用いたＡＣプラズマエッチング装置（マグネトロン方式・交流電場方式）の概略図を図２に示した。装置は真空デバイス社製（ＰＩＢ－２０）である。この装置では放電電圧が０Ｖ～７００Ｖから、放電電流が０ｍＡ～５０ｍＡから選択できる。最大の仕事率（照射電力）は３５Ｗである。また、プラズマの種類は空気プラズマ、酸素プラズマ、アルゴンプラズマ、水素プラズマのいずれかから選択できる。動作圧は０～１００Ｐａから選択できる。
　上記プラズマエッチング装置を用いて、エッチング条件とエッチング速度の関係を検討した。（１）空気プラズマ、照射電力３５Ｗの場合。エッチング速度１１．７ｎｍ／分、エッチングによって表面粗度は変化しない。（２）空気プラズマ、照射電力２８Ｗの場合。エッチング速度は１．７ｎｍ／分、表面粗度は向上する。（３）酸素プラズマ、照射電力３５Ｗの場合。エッチング速度は４８ｎｍ／分。エッチングによって表面粗さはほとんど変化しない。（４）酸素プラズマ、照射電力２８Ｗの場合。エッチング速度は６．７ｎｍ／分、表面粗度は向上する。
＜実施例１＞
　試料１を用いてシリコン基板と銀ロウを用いた接合を行った。グラファイト膜およびシリコン基板を有機溶剤により洗浄の後、厚さ１μｍの銀ロウ（チタンを含む銀ロウ）、８３０℃で、１０分間加熱、加圧プレス（約１ｋｇｆ／ｃｍ2）処理によってグラファイト膜と接合した。剥離実験を行ったが、剥離はすべてグラファイト層間で起こり、シリコン基板界面との剥離は観察されなかった。この事から接合は極めて強固に行われていると結論した。次に、照射電力を３５Ｗとし、８８分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして１２分間酸素プラズマ中でエッチングした。その結果、得られたグラファイト薄膜の厚さは２８０ｎｍとなった。電気伝導度の値は２３３００Ｓ／ｃｍ、キャリア移動度の値は１１６００ｃｍ2／Ｖｓｅｃであった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例２＞
　試料２を用いた以外は実施例１と同様にシリコン基板との接合を行った。この事から十分な接合が行われていると結論した。次に、照射電力を３５Ｗとし、３５分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして４０分間酸素プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは１２０ｎｍとなった。電気伝導度の値は２４０００Ｓ／ｃｍであり、キャリア移動度の値は１２０００ｃｍ2／Ｖｓｅｃであった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例３＞
　試料３とシリコン基板とのニッケル金属による接合を行った。シリコン基板上にニッケル金属層（厚さ１０ｎｍ程度と推定）を形成し、８００℃で加熱、加圧プレス（約１ｔ）処理によってグラファイト膜と接合した。剥離実験を行ったが、剥離はすべてグラファイト層間で起こり、シリコン基板界面との剥離は観察されなかった。この事から十分な接合が行われていると結論した。次に、照射電力を３５Ｗとし、２４分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして４０分間酸素プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは８０ｎｍとなった。電気伝導度の値は２１２００Ｓ／ｃｍであり、キャリア移動度の値は１１８００ｃｍ2／Ｖｓであった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例４＞
　試料４を用いてシリコン基板との直接接合を試みた。最初にグラファイト膜の表面とシリコン基板表面をＡＣプラズマ装置（真空デバイス社製（ＰＩＢ－２０）マグネトロン、交流電場）を用いて表面清浄化を行なった。実験条件は、放電電圧／電流の値は電圧ＡＣ０～７００Ｖ／電流ＡＣ０～５０ｍＡ（最大３５Ｗ）である。酸素ガスを用いて５秒間プラズマに暴露し表面清浄化を行なった。次にシリコン基板とグラファイトを積層し、常温加圧（荷重：１０ｋｇｆ／ｃｍ2）した。加圧処理後、グラファイト面に接着テープを貼り付け剥離実験を行った。剥離実験の結果剥離はグラファイト層間で発生した。この結果からグラファイト膜とシリコン基板が接合されていると結論した。次に、照射電力を３５Ｗとし、１５分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして６５分間酸素プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは４２ｎｍであった。電気伝導度の値は２０６００Ｓ／ｃｍであり、キャリア移動度の値は１００６０ｃｍ2／Ｖｓｅｃ範囲であった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例５＞
　試料５を用いた以外は実施例４と同様な接合実験を行なった。次に、照射電力を３５Ｗとし、９分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして４０分間酸素プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは２６ｎｍであった。電気伝導度の値は１９０００Ｓ／ｃｍであり、キャリア移動度の値は９２００ｃｍ2／Ｖｓｅｃ範囲であった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例６＞
　試料６を用いてシリコン基板との直接接合を行った。最初にグラファイト膜の表面とシリコン基板表面をＡＣプラズマ装置（真空デバイス社製（ＰＩＢ－２０）マグネトロン、交流電場）を用いて表面清浄化を行なった。実験条件は、放電電圧／電流の値は電圧ＡＣ０～７００Ｖ／電流ＡＣ０～５０ｍＡ（最大３５Ｗ）である。酸素ガスを用いて５秒間プラズマに暴露し表面清浄化を行なった。次にシリコン基板とグラファイトを積層し、常温加圧（荷重：１０ｋｇｆ／ｃｍ2）した。加圧処理後、グラファイト面に接着テープを貼り付け剥離実験を行った。剥離実験の結果剥離はグラファイト層間で発生した。この結果からグラファイト膜とシリコン基板が直接接合されていると結論した。次に、照射電力を３５Ｗとし、１２分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして２０分間、酸素プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは１４ｎｍであった。電気伝導度の値は２１８００Ｓ／ｃｍであり、キャリア移動度の値は１０１００ｃｍ2／Ｖｓｅｃであった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例７＞
　実施例６と同様に試料６を用いてシリコン基板との直接接合を行い、次に、照射電力を３５Ｗとし、１２分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして３００分間、空気プラズマ中でエッチングした。得られたグラファイト薄膜の厚さは８ｎｍであった。電気伝導度の値は２１０００Ｓ／ｃｍであり、キャリア移動度の値は９８００ｃｍ2／Ｖｓeｃの範囲であった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
＜実施例８＞
　実施例６と同様に試料６を用いてシリコン基板との直接接合を行い、次に、照射電力を３５Ｗとし、１２分間、酸素プラズマ照射し、さらに照射電力を２８Ｗとして３５０分間、空気プラズマ中でエッチングした。得られたグラファイト膜の厚さは３．１ｎｍであった。電気伝導度の値は２０１００Ｓ／ｃｍであり、キャリア移動度の値は９５００ｃｍ2／Ｖｓｅｃであった。この事からプラズマエッチングによって電気伝導度の値やキャリア移動度の値がほとんど変化しない事が分かった。
　以上の実施例１～８で得られたグラファイト薄膜の特性を表１にまとめた。
Figure JPOXMLDOC01-appb-T000001
＜実施例９＞
　実施例１、４で作製されたグラファイト薄膜（膜厚２８０ｎｍ、４２ｎｍ）を回路形成プロセス５～プロセス８のプロセスに従って配線回路を形成した。作製した回路は幅１μｍ、長さ１０μｍである。得られた試料に直流電流を印加して耐電流密度特性を測定した。測定は不活性ガス（アルゴンまたは窒素）中、２５℃の環境下で行った。グラファイト回路の厚さが２８０ｎｍ（＝０．２８μｍ）である場合（すなわち、配線の断面積は１μｍ×０．２８μｍ＝０．２８μｍ2）、その耐電流密度特性は１．５×１０7Ａ／ｃｍ2であり、同じ形状の銅配線の耐電流密度特性と同等であった。グラファイト薄膜の厚さが４２ｎｍ（＝０．０４２μｍ）である場合（すなわち、配線の断面積は１μｍ×０．０４２μｍ＝０．０４２μｍ2）には、耐電流密度特性は向上し、１．９×１０7Ａ／ｃｍ2となり、この値は同じサイズの銅配線を上回るものであった。この事から厚さ２８０ｎｍ以下のグラファイト配線は銅配線よりも高い耐電流密度特性を有していると結論した。従ってこの様な手法によって得られるグラファイト配線回路は半導体微細回路としてきわめて有用である事が分かる。
符号の簡単な説明
１　グラファイト膜
２　シリコン基板
３　グラファイト膜およびシリコン基板表面の清浄化部分
４　接合部分
５　プラズマエッチングされたグラファイト薄膜
６　レジスト膜
７　レジスト膜の回路パターン
８　レジスト膜除去によって露出したグラファイト薄膜
９　グラファイトの配線を含む配線回路
１０　グラファイト膜
１１　基板
１２　高周波電源
１３　プラズマ（酸素、空気、または水素）

Claims (11)

  1. グラファイトの配線を含む配線回路であり、
    配線の厚さが３ｎｍ以上３００ｎｍ未満であり、
    グラファイトの膜面方向の電気伝導度が１８０００Ｓ／ｃｍ以上であり、
    グラファイトの膜面方向のキャリア移動度が９５００ｃｍ2／Ｖｓｅｃ以上である配線回路。
  2. 配線の断面積が０．５μｍ2以下である
    請求項１に記載の配線回路。
  3. 配線の線幅が１μｍ以下である
    請求項１あるいは請求項２に記載の配線回路。
  4. （１）グラファイト膜と基板を接合する接合工程、
    （２）グラファイト膜をプラズマエッチングによってグラファイト薄膜とするプラズマエッチング工程、
    （３）グラファイト薄膜をエッチングして配線回路を形成する配線回路形成工程を含む配線回路の製造方法であり、
    工程が（１）、（２）、（３）の順である配線回路の製造方法。
  5. 基板がシリコン基板である
    請求項４に記載の配線回路の製造方法。
  6. 基板が、表面に酸化膜が形成されたシリコン基板である
    請求項４に記載の配線回路の製造方法。
  7. プラズマエッチングが、酸素プラズマエッチングあるいは空気プラズマエッチングである請求項４～請求項６のいずれかに記載の配線回路の製造方法。
  8. さらに、
    （４）グラファイト薄膜上にレジスト膜を形成するレジスト膜形成工程、
    （５）レジスト膜回路形成工程、
    （６）レジスト膜除去工程を含み、
    工程が（１）、（２）、（４）、（５）、（３）、（６）の順である
    請求項４～請求項７のいずれかに記載の配線回路の製造方法。
  9. さらに、
    （７）グラファイト膜清浄化工程を含み、
    工程が（７）、（１）、（２）、（４）、（５）、（３）、（６）の順である
    請求項８に記載の配線回路の製造方法。
  10. さらに、
    （８）基板面に金属層を形成する金属層形成工程を含み、
    工程が（８）、（１）、（２）、（４）、（５）、（３）、（６）の順である
    請求項８あるいは請求項９に記載の配線回路の製造方法。
  11. 金属層が、ニッケル、リン、ニッケル合金、リン合金、金、および銀ロウからなる群より選ばれる請求項１０に記載の配線回路の製造方法。
PCT/JP2019/007364 2018-03-09 2019-02-26 配線回路、その製造方法 WO2019172023A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020504942A JP7140822B2 (ja) 2018-03-09 2019-02-26 配線回路、その製造方法
US17/013,055 US11328953B2 (en) 2018-03-09 2020-09-04 Wiring circuit and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018042640 2018-03-09
JP2018-042640 2018-03-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/013,055 Continuation US11328953B2 (en) 2018-03-09 2020-09-04 Wiring circuit and method for producing same

Publications (1)

Publication Number Publication Date
WO2019172023A1 true WO2019172023A1 (ja) 2019-09-12

Family

ID=67846665

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/007364 WO2019172023A1 (ja) 2018-03-09 2019-02-26 配線回路、その製造方法

Country Status (3)

Country Link
US (1) US11328953B2 (ja)
JP (1) JP7140822B2 (ja)
WO (1) WO2019172023A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138202A1 (ja) * 2018-12-28 2020-07-02 国立研究開発法人産業技術総合研究所 グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
WO2022000120A1 (zh) * 2020-06-28 2022-01-06 深圳清华大学研究院 一种石墨岛滑块阵列的制备方法
US11328953B2 (en) * 2018-03-09 2022-05-10 Kaneka Corporation Wiring circuit and method for producing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113797A (ja) * 2009-11-26 2011-06-09 Nec Corp 導電性細線、これを用いたデバイス、および導電性細線の形成方法
JP2012060010A (ja) * 2010-09-10 2012-03-22 Fujitsu Ltd 半導体装置及びその製造方法
JP2012074682A (ja) * 2010-08-29 2012-04-12 Shibaura Institute Of Technology 配線パターンの形成方法
WO2015045641A1 (ja) * 2013-09-26 2015-04-02 株式会社カネカ グラファイトシート、その製造方法、配線用積層板、グラファイト配線材料、および配線板の製造方法
JP2016025068A (ja) * 2014-07-24 2016-02-08 株式会社カネカ 配線材料、配線材料の製造方法、および配線材料を用いた配線板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6953985B2 (en) * 2002-06-12 2005-10-11 Freescale Semiconductor, Inc. Wafer level MEMS packaging
US7859359B2 (en) * 2008-02-25 2010-12-28 Broadcom Corporation Method and system for a balun embedded in an integrated circuit package
US8451581B2 (en) * 2010-01-14 2013-05-28 Qualcomm Incorporated Passive coupler between package substrate and system board
JP5839267B2 (ja) * 2011-09-28 2016-01-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9449945B2 (en) * 2013-03-08 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Filter and capacitor using redistribution layer and micro bump layer
US9313851B2 (en) * 2014-05-19 2016-04-12 Infineon Technologies Ag Standby power for LED drivers
US20160301249A1 (en) * 2015-04-09 2016-10-13 Infineon Technologies Ag Communicating between galvanically isolated devices using waveguides
US9691743B2 (en) * 2015-09-21 2017-06-27 Nxp Usa, Inc. Localized redistribution layer structure for embedded component package and method
US9660037B1 (en) * 2015-12-15 2017-05-23 Infineon Technologies Austria Ag Semiconductor wafer and method
DE102016103790B8 (de) * 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
US10050316B2 (en) * 2016-05-13 2018-08-14 Infineon Technologies Ag Communication between battery cells
EP3466878A4 (en) * 2016-06-07 2020-01-22 Kaneka Corporation ARTICLE TREATED IN GRAPHITE SHEET AND METHOD FOR MANUFACTURING ARTICLE TREATED IN GRAPHITE SHEET
WO2019172023A1 (ja) * 2018-03-09 2019-09-12 株式会社カネカ 配線回路、その製造方法
DE102019110840A1 (de) * 2019-04-26 2020-10-29 Infineon Technologies Ag Rf-vorrichtungen mit konformen antennen und verfahren zu deren herstellung
DE102019115307A1 (de) * 2019-06-06 2020-12-10 Infineon Technologies Ag Halbleitervorrichtungen mit planaren wellenleiter-übertragungsleitungen
DE102019128779B4 (de) * 2019-10-24 2021-05-12 Infineon Technologies Ag Hochfrequenz-Vorrichtung mit Hochfrequenz-Signalführungselement und zugehöriges Herstellungsverfahren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011113797A (ja) * 2009-11-26 2011-06-09 Nec Corp 導電性細線、これを用いたデバイス、および導電性細線の形成方法
JP2012074682A (ja) * 2010-08-29 2012-04-12 Shibaura Institute Of Technology 配線パターンの形成方法
JP2012060010A (ja) * 2010-09-10 2012-03-22 Fujitsu Ltd 半導体装置及びその製造方法
WO2015045641A1 (ja) * 2013-09-26 2015-04-02 株式会社カネカ グラファイトシート、その製造方法、配線用積層板、グラファイト配線材料、および配線板の製造方法
JP2016025068A (ja) * 2014-07-24 2016-02-08 株式会社カネカ 配線材料、配線材料の製造方法、および配線材料を用いた配線板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328953B2 (en) * 2018-03-09 2022-05-10 Kaneka Corporation Wiring circuit and method for producing same
WO2020138202A1 (ja) * 2018-12-28 2020-07-02 国立研究開発法人産業技術総合研究所 グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
JPWO2020138202A1 (ja) * 2018-12-28 2021-11-04 国立研究開発法人産業技術総合研究所 グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
JP7199743B2 (ja) 2018-12-28 2023-01-06 国立研究開発法人産業技術総合研究所 グラファイト薄膜／シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板
WO2022000120A1 (zh) * 2020-06-28 2022-01-06 深圳清华大学研究院 一种石墨岛滑块阵列的制备方法

Also Published As

Publication number Publication date
US20200402850A1 (en) 2020-12-24
US11328953B2 (en) 2022-05-10
JP7140822B2 (ja) 2022-09-21
JPWO2019172023A1 (ja) 2021-03-04

Similar Documents

Publication Publication Date Title
US11328953B2 (en) Wiring circuit and method for producing same
TWI645981B (zh) 石墨片材、其製造方法、配線用積層板、石墨配線材料及配線板之製造方法
US20200180963A1 (en) 3d graphene
TWI426830B (zh) 雜訊抑制配線構件及其製造方法
JP2017114070A (ja) キャリア付銅箔及びコアレス支持体用積層板、並びに配線層付コアレス支持体及びプリント配線板の製造方法
Kostogrud et al. The main sources of graphene damage at transfer from copper to PET/EVA polymer
JP2018026427A (ja) 基板固定装置及びその製造方法
JP2019009270A (ja) 基板固定装置
JP2018101766A (ja) 放熱基板
JP2015199624A (ja) 多層グラフェンの製造方法
WO2019082795A1 (ja) 極薄銅箔及びキャリア付極薄銅箔、並びにプリント配線板の製造方法
JP2020043261A (ja) 放熱構造体、電子装置、及び放熱構造体の製造方法
JP2004327931A (ja) 金属被膜ポリイミド基板及びその製造方法
KR102258442B1 (ko) 그래핀 시트의 제조 방법 및 그 그래핀 시트
JP6440295B2 (ja) コイル
Muhsan et al. Fabrication and characterization of graphene-based paper for heat spreader applications
JP6353308B2 (ja) 配線材料、配線材料の製造方法、および配線材料を用いた配線板の製造方法
WO2019172418A1 (ja) グラファイト薄膜及びその製造方法
CN114822919A (zh) 一种石墨烯-金属复合膜及其制造方法
JP2005262707A (ja) 銅張り積層フィルムおよびフレキシブル回路基板用材料
JP4086803B2 (ja) フレキシブルプリント回路基板の製造方法
JP5656888B2 (ja) グラフェントランジスタ
JP2018195784A (ja) セラミックス回路基板の製造方法
JPH11274685A (ja) プリント回路基板の加工方法
WO2022211042A1 (ja) プリント配線基板用積層体および多層プリント配線基板用接合体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19764134

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020504942

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19764134

Country of ref document: EP

Kind code of ref document: A1