KR19990063376A - 반도체 기판, 박막 반도체 소자,이들의 제조 방법 및 양극화성 장치 - Google Patents

반도체 기판, 박막 반도체 소자,이들의 제조 방법 및 양극화성 장치 Download PDF

Info

Publication number
KR19990063376A
KR19990063376A KR1019980057604A KR19980057604A KR19990063376A KR 19990063376 A KR19990063376 A KR 19990063376A KR 1019980057604 A KR1019980057604 A KR 1019980057604A KR 19980057604 A KR19980057604 A KR 19980057604A KR 19990063376 A KR19990063376 A KR 19990063376A
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor
substrate
porous
layer
Prior art date
Application number
KR1019980057604A
Other languages
English (en)
Inventor
다께시 마쯔시따
미사오 구스노끼
다까아끼 다쯔미
Original Assignee
이데이 노부유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼가이샤 filed Critical 이데이 노부유끼
Publication of KR19990063376A publication Critical patent/KR19990063376A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

제조 비용을 저감하고 또한 자원 절약화를 도모할 수 있는 반도체 기판, 박막 반도체 소자, 이들의 제조 방법 및 양극화성 장치를 제공한다.
사파이어로 이루어지는 기판 본체(11) 상에 다공질의 반도체로 이루어지는 분리층(12)을 개재하여 반도체 박막(13)을 형성한다. 반도체 박막(13)은 다공질층(12)으로부터 분리되어 박막 반도체 소자에 이용된다. 반도체 박막(13)이 분리된 기판 본체(11)는, 부착하고 있는 분리층(12)이 에칭에 의해 제거된 후 다시 이용된다. 사파이어는 고강도, 고강성, 고내마모성, 고내열성, 고내식성, 고내약품성을 갖고 있으므로, 기판 본체(11)를 반복 이용하더라도 열화나 손상이 생기지 않는다. 따라서, 재이용 횟수를 증가시킬 수 있어, 제조 비용의 삭감 및 자원 절약화를 도모할 수 있다.

Description

반도체 기판, 박막 반도체 소자, 이들의 제조 방법 및 양극화성 장치
본 발명은 기판 본체의 일면측에 분리층을 개재하여 반도체 박막이 형성된 반도체 기판, 그것을 이용하여 형성된 박막 반도체 소자, 이들의 제조 방법 및 양극화성(陽極化成) 장치에 관한 것이다.
태양 전지 등의 박막 반도체 소자의 분야에서는, 예를 들면 실리콘(Si)으로 이루어지는 기판 본체 상에 다공질의 분리층을 개재하여 실리콘의 반도체 박막을 형성한 후, 이 반도체 박막을 분리층에 있어서 기판 본체로부터 분리하여 재이용하는 연구가 진행되고 있다(특개 평8-213645호). 이 방법에 따르면 자원 절약화 및 저비용화를 도모할 수 있다. 또, 이와 같이 기판 본체를 재이용하기 위해서는, 반도체 박막과 기판 본체를 용이하게 분리할 수 있는 것이 필요하고, 분리층을 다공율에 변화를 갖는 다공질층에 의해 구성하는 것 등이 검토되어 있다.
예를 들면, 도 9에 도시한 바와 같이 하여 박막 반도체 소자를 형성하는 것이 가능하게 된다. 즉 우선, 저항율이 0.01∼0.02Ω㎝인 p형의 단결정 실리콘으로 이루어지는 기판 본체(11)를 준비하고(a), 그 일면측에 양극화성에 의해 다공질의 분리층(12)을 형성한다(b). 이 양극화성은 기판 본체(11)를 양극으로 하여 전해액으로 통전을 행하는 것이고, 예를 들면, 도 10에 도시한 바와 같이, 기판 본체(11)의 일면측에 전해액조(41)를 배치함과 동시에 전해액조(41) 내에 전극(42)을 배치하여 통전을 행한다. 혹은, 도 11에 도시한 바와 같이, 기판 본체(11)를 2개의 전해액조(43, 44) 사이에 배치함과 동시에, 각 전해액조(43, 44) 내에 전극(45, 46)을 각각 배치하여 통전을 행한다.
또, 이 양극화성에서는, 0.5∼3㎃/㎠의 소전류 밀도로 8분간 전류를 흘려 표면에 다공율이 낮은 저다공질층을 형성한 후, 3∼20㎃/㎠의 중전류 밀도로 8분간 전류를 흘려 내부에 다공율이 중간 정도인 중다공질층을 형성하고, 40∼300㎃/㎠의 대전류 밀도로 수초간 전류를 흘려 중다공질층의 내부에 다공율이 높은 고다공질층을 형성한다. 분리층(12)을 형성한 후, 가열 처리를 행하고, 분리층(12)의 표면에 반도체 박막(13)을 형성한다(c). 계속해서, 이 반도체 박막(13)의 표면에 접착층(14a)을 통해 접착 기판(15a)을 붙이고, 인장함으로써 반도체 박막(13)을 기판 본체(11)로부터 분리하여 접착 기판(15a)에 전사한다(d). 분리된 반도체 박막(13)은 부착하고 있는 분리층(12)이 제거되고, 접착층(14b)을 통해 접착 기판(15b)이 붙여져서 태양 전지 등의 박막 반도체 소자가 된다(e). 한편, 기판 본체(11)는 분리층(12)이 제거되고 반도체 박막(13)의 형성에 다시 이용된다.
그러나, 기판 본체(11)를 구성하는 단결정 실리콘은 벽개면(壁開面)을 갖고 있으므로, 기판 본체(11)의 기계적 강도는 약하고, 작은 외력이라도 벽개면에 있어서 기판 본체(11)는 간단하게 파괴되어 버린다. 또한 재이용을 반복하면, 가열 처리에 의해 결정 결함이 증대하여 기판 본체(1l)의 기계적 강도는 한층 더 약해진다. 또한, 재이용 횟수를 많게 하려고 응력을 걸지 않도록 취급하거나, 결정 결함이 발생하지 않도록 승온(昇溫) 시간이나 강온(降溫) 시간을 길게 하면, 제조에 장시간을 요하게 된다. 따라서, 기판 본체(11)의 재이용 횟수를 많게 하는 것은 어렵다고 하는 문제가 있었다.
또한 기판 본체(11)를 재이용하기 위해서는, 반도체 박막(13)을 분리한 후에 기판 본체(11)의 표면에 잔존하고 있는 분리층(12)을 제거하여 양호한 표면 상태로 하지 않으면 안되고, 에칭이나 경우에 따라서는 표면 연마 혹은 전해 연마 등을 행할 필요가 있었다. 그 때문에, 기판 본체(11)의 두께가 재이용을 반복함으로써 얇게 되고, 재이용 횟수가 한정됨과 동시에, 재이용을 도모하기 위한 공정으로서 표면 연마 등의 공정이 증가하고, 제조 비용이 증가된다고 하는 문제도 있었다.
또한, 대면적을 얻기 위해 긴 기판 본체(11)를 얻고자 하면, 원주 형상의 단결정 실리콘의 잉곳을 길이 방향을 따라 추출하지 않으면 안되고, 잉곳 중 사용할 수 없는 부분이 많아져서, 재료의 낭비가 생긴다고 하는 문제가 있었다.
여기서, 이들 문제를 해결하는 수단으로서, 기판 본체(11)를 사파이어에 의해 구성하는 것이 생각된다. 사파이어는 고강도, 고강성, 고내마모성, 고내열성, 고내식성, 고내약품성을 갖고 있고, 재이용할 수 있는 반도체 모니터 웨이퍼를 구성하는 재료로서 알려져 있다. 또한, 대구경 단결정을 얻는 것이 가능하고 대면적의 박막 반도체 소자를 얻는 것이 가능하다. 또한, 그 표면에 단결정 실리콘의 층을 형성하는 것이 가능한 것도 1964년에 Manasevit 등에 의해 보고되어 있다.
그러나 대면적의 반도체 박막(13)을 기판 본체(11)로부터 분리하기 위해서는, 대면적에 있어서 균일한 다공율을 갖는 분리층(12)을 기판 본체(11)의 표면에 형성해야만 한다. 이러한 분리층(12)을 형성하는 방법으로서는 양극화성이 알맞고, 기판 본체(11)의 표면에 실리콘의 층을 형성하고, 그것을 양극화성에 의해 다공질화하는 것이 바람직하다. 그런데, 사파이어는 기판 본체(11)의 구성재료로서 종래 이용하고 있던 p형 실리콘과 달리 절연체이므로, 도 10이나 도 11에 도시한 종래의 양극화성 장치에서는 전류를 흘리는 것이 불가능하며, 다공질화하는 것이 불가능하다. 즉, 사파이어로 이루어지는 기판 본체(11)를 이용하여 상술한 문제점을 해결하는 데에는 이러한 제조 상의 문제점이 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 제조 비용을 저감하고 또한 자원 절약화를 도모할 수 있는 반도체 기판, 박막 반도체 소자, 이들의 제조 방법 및 양극화성 장치를 제공하는 것이다.
본 발명에 따른 반도체 기판은 사파이어로 이루어지는 기판 본체와, 이 기판 본체의 일면측에 분리층을 개재하여 형성된 반도체 박막을 구비한 것이다.
본 발명에 따른 박막 반도체 소자는, 사파이어로 이루어지는 기판 본체의 일면측에 분리층을 개재하여 형성됨과 동시에 분리층에 있어서 분리되어 접착 기판에 전사된 반도체 박막을 구비한 것이다.
본 발명에 따른 반도체 기판의 제조 방법은, 사파이어로 이루어지는 기판 본체의 일면측에 반도체로 이루어지는 다공질화층을 형성하는 성장층 형성 공정과, 다공질화층을 다공질화하고, 분리층을 형성하는 분리층 형성 공정과, 분리층의 기판 본체와 반대측에 반도체 박막을 형성하는 반도체 박막 형성 공정을 포함하는 것이다.
본 발명에 따른 박막 반도체 소자의 제조 방법은 사파이어로 이루어지는 기판 본체의 일면측에 분리층을 개재하여 반도체 박막을 형성하는 반도체 박막 형성 공정과, 반도체 박막을 분리층에 있어서 기판 본체로부터 분리하고, 접착 기판에 전사하는 분리 공정을 포함하는 것이다.
본 발명에 따른 양극화성 장치는, 피다공질화 대상물을 다공질화하는 것으로, 전해액을 수납하는 전해액조와, 이 전해액조에 수납된 전해액 내에 침지됨과 동시에, 전해액에 접촉하도록 배치된 피다공질화 대상물의 일면측에 있어서 상대적으로 이동 가능하게 된 한쌍의 전극을 구비한 것이다.
본 발명에 따른 반도체 기판에서는, 기판 본체가, 고강도, 고강성, 고내마모성, 고내열성, 고내식성, 고내약품성을 지니고 또한 대구경의 단결정이 얻어지는 사파이어에 의해 구성되어 있다.
본 발명에 따른 박막 반도체 소자에서는 본 발명의 반도체 기판을 이용하여 형성되어 있다.
본 발명에 따른 반도체 기판의 제조 방법에서는, 우선, 사파이어로 이루어지는 기판 본체의 일면측에 다공질화층이 형성된다. 다음에 다공질화층이 다공질화에 의해 분리층으로 된 후, 반도체 박막이 형성된다.
본 발명에 따른 박막 반도체 소자의 제조 방법에서는 사파이어로 이루어지는 기판 본체의 일면측에 분리층을 개재하여 반도체 박막이 형성된다. 그 후, 이 반도체 박막은 분리층에 있어서 분리되어 접착 기판에 전사된다.
본 발명에 따른 양극화성 장치에서는 전해액조에 전해액을 수납하여 피다공질화 대상물을 전해액에 접촉하도록 배치한다. 또한 한쌍의 전극을 전해액에 침지시켜 피다공질화 대상물의 일면측에서 상대적으로 이동시켜 전류를 흘린다. 이에 따라 피다공질화 대상물이 다공질화된다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 기판의 구성을 나타낸 단면도.
도 2는 본 발명의 제1 실시 형태에 따른 박막 반도체 소자의 구성을 나타낸 단면도.
도 3은 도 1에 도시한 반도체 기판 및 도 2에 도시한 박막 반도체 소자의 제조 방법을 설명하기 위한 각 공정도.
도 4는 도 3에 계속되는 박막 반도체 소자의 각 공정도.
도 5는 본 발명의 양극화성 장치의 구성을 나타낸 단면도.
도 6은 다공질화층에 있어서의 전류 밀도와 시간과의 관계를 나타낸 특성도.
도 7은 본 발명의 제2 실시 형태에 따른 반도체 기판의 구성을 나타낸 단면도.
도 8은 도 7에 도시한 반도체 기판의 제조 방법을 설명하기 위한 단면도.
도 9는 종래의 반도체 기판 및 박막 반도체 소자의 제조 방법을 설명하기 위한 각 공정도.
도 10은 종래의 양극화성 장치의 구성을 나타낸 단면도.
도 11은 종래의 다른 양극화성 장치의 구성을 나타낸 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 기판 본체
12 : 분리층
12a, 12c : 저다공질층
12b : 고다공질층
13 : 반도체 박막
14a, 14b : 접착층
15a, 15b : 접착 기판
21 : 다공질화층
21a, 21c : 고농도층
21c : 저농도층
31, 41, 43, 44 : 전해액조
32 : 받침대
33 : 직류 전원
34, 35, 42, 45, 46 : 전극
36 : 지지 부재
36a, 36b : 지지판
36c : 차폐판
이하, 본 발명의 실시 형태에 대해 도면을 참조하여 상세히 설명한다. 또 이하의 실시 형태에 있어서는, 반도체 기판과 함께, 그것을 이용하여 형성되는 박막 반도체 소자 및 이들을 제조할 때에 이용하는 양극화성 장치에 대해서도 함께 설명한다.
(제1 실시 형태)
도 1은 본 발명의 제1 실시 형태에 따른 반도체 기판의 구성을 나타낸 것이다. 이 반도체 기판은, 기판 본체(11)의 일면측에 분리층(12)을 개재하여 반도체 박막(13)이 형성되어 있다. 기판 본체(11)는, 고강도, 고강성, 고내마모성, 고내열성, 고내식성, 고내약품성을 갖는 사파이어에 의해 구성되어 있다. 이 기판 본체(11)에는, 예를 들면, 대구경으로 임의의 단면 형상의 결정을 얻을 수 있는 EFG(Edge-defined Film-fed Growth)법에 의해 작성된 판 형상(예를 들면, 폭 20㎝, 길이 100㎝, 두께 0.1㎝)의 단결정이 이용된다.
분리층(12)은 예를 들면 다공질의 반도체에 의해 구성되어 있다. 분리층(12)을 구성하는 반도체로서는, 단결정 혹은 다결정의 실리콘 게르마늄(Ge), 실리콘 게르마늄 혼정(SiGe 混晶) 혹은 갈륨니트라이드(GaN) 등이 있고, 특히 실리콘이 바람직하다. 사파이어로 이루어지는 기판 본체(11)의 표면에 결정을 성장시켜도 양호한 결정성을 얻는 것이 가능하기 때문이다.
또, 분리층(12)을 구성하는 반도체는 p형 불순물을 첨가한 p형 반도체도 좋고, n형 불순물을 첨가한 n형 반도체도 좋으며, 불순물을 첨가하지 않은 것이어도 좋다. 단, 본 실시 형태에 있어서는 후술하는 바와 같이 분리층(12)을 양극화성에 의해 다공질화하므로, 분리층(12)은 저항율이 0.01∼0.02Ω㎝ 정도의 p형 반도체에 의해 구성하는 것이 바람직하다.
분리층(12)은, 또한, 두께(기판 본체 11의 표면에 수직 방향의 두께)가 1∼10㎛(바람직하게는 5㎛)이고, 두께 방향에 있어서 다공율이 변화하고 있다. 예를 들면, 반도체 박막(13)의 근방은 다공율이 낮고, 반도체 박막(13)의 근방으로부터 기판 본체(11)의 근방을 향해 다공율이 높아지고 있다. 이와 같이 반도체 박막(13)의 근방의 다공율을 낮게 하는 것은, 그 표면에 우수한 결정성을 갖는 반도체 박막(13)을 형성할 수 있으므로 바람직하다. 또, 분리층(12) 중 가장 다공율이 높은 부분의 다공율은, 40∼70% 정도인 것이 바람직하다. 반도체 박막(13)과 기판 본체(11)를 용이하게 분리할 수 있도록 하기 위해서이다.
반도체 박막(13)은 단결정 혹은 다결정의 실리콘, 게르마늄, 실리콘 게르마늄 혼정, 갈륨 비소(GaAs), 갈륨인(GaP) 혹은 갈륨니트라이드 등의 반도체로 구성되어 있다. 반도체 박막(13)을 구성하는 반도체는 분리층(12)을 구성하는 반도체와 동일해도 좋고 달라도 좋다. 반도체 박막(13)의 두께 (기판 본체 11의 표면에 수직인 방향의 두께)는, 1∼50㎛ 정도가 바람직하고, 용도에 따라 적절하게 선택된다.
이 반도체 박막(13)은 분리층(12)에 있어서 기판 본체(11)와 분리되고, 박막 반도체 소자에 이용된다. 도 2는 그 박막 반도체 소자의 구성을 나타내는 것이다. 이 박막 반도체 소자는, 반도체 박막(13)의 한쌍의 면에 접착층(14a, 14b)을 통해 접착 기판(15a, 15b)이 각각 접착되어 있다. 이 박막 반도체 소자는 태양 전지 등의 수광 소자로서, 혹은 발광 소자나 액정 디스플레이 소자나 집적회로 등으로서 이용된다.
접착층(14a, 14b)은 예를 들면, 광 경화성의 수지 접착제 등 적절한 접착제로 각각 구성되어 있다. 접착 기판(15)은 박막 반도체 소자의 용도에 따라, 예를 들면, 폴리에틸렌 테레프 탈레이트(PET) 혹은 폴리카보네이트 등의 투명 수지나 유리 등의 절연체 스테인레스 등의 금속 또는 실리콘 등의 반도체로 구성되어 있다.
이러한 구성을 갖는 반도체 기판 및 박막 반도체 소자는 다음과 같이 하여 제조할 수 있다.
도 3 및 도 4는 그 각 제조 공정을 나타내는 것이다. 본 실시 형태에서는, 우선 도 3의 (a)에 도시한 바와 같이, 예를 들면 EFG법에 의해 형성한 사파이어의 단결정으로 이루어지는 기판 본체(11)를 준비한다. 다음에, 도 3의 (b)에 도시한 바와 같이, 이 기판 본체(11)의 일면측에, p형 반도체로 이루어지는 다공질화층(21)을 형성한다. 예를 들면 CVD(Chemical Vapor Deposition)법에 의해 실란가스(SiH4)를 이용하고, 붕소(B)를 첨가한 p형 실리콘으로 이루어지는 두께 1∼10㎛의 다공질화층(21)을 에피택셜 성장시킨다 (다공질화층 형성 공정). 계속해서, 도 3의 (c)에 도시한 바와 같이, 양극화성을 행하여 다공질화층(21)을 다공질화하고 분리층(12)을 형성한다(분리층 형성 공정).
도 5는 여기서 이용하는 양극화성 장치의 구성을 나타내는 것으로, (a)는 평면도, (b)는 (a)의 I-I선에 따른 단면도이다. 이 양극화성 장치는, 적절한 전해액(예를 들면 불화수소(HF) 수용액과 에틸 알코올(C2H5OH)과의 혼합액)을 수납하는 전해액조(31)를 구비하고 있고, 그 내측에는 피다공질화 대상물(여기서는 다공질화층 21이 형성된 기판 본체 11)을 전해액 내에 배치하기 위한 받침대(32)가 설치되어 있다. 이 양극화성 장치는 또, 직류 전원(33)에 각각 접속된 백금(Pt) 등으로 이루어지는 한쌍의 전극(34, 35)을 구비하고 있다. 이 전극(34, 35)은 지지 부재(36)에 의해 기판 본체(11)의 일면측에서 이동 가능하게 지지되어 있다. 전극(34, 35)은 각각 평판 형상으로 되어 있고, 평판면이 다공질화층(21)에 대향하도록 배치되어 있다. 또, 도시하지 않지만, 전극(33, 34)에 미세 구멍을 형성하고, 양극화성에 의해 발생하는 수소(H2)를 상측으로 밀어내도록 하여도 좋다.
지지 부재(36)는 전극(34, 35)을 지지하는 지지판(36a, 36b)과, 이들 사이(거의 한가운데)에 설치된 차폐판(36c)을 갖고 있다. 이 차폐판(36b)은, 한쌍의 전극(34, 35) 사이에서 다공질화층(21)을 통하지 않고서 전해액만을 통해 흐르는 전류(도면에서 화살표 a로 나타낸 전류)를 차폐하기 위한 것이다. 이 지지 부재(36)는 다공질화층(21)을 손상하지 않고서 용이하게 이동시킬 수 있도록 지지판(36a, 36b) 및 차폐판(36c)과 다공질화층(21) 사이에 각각 간극을 두고 배치되어 있다.
단, 차폐판(36c)과 다공질화층(21) 사이의 간극은 필요 이상으로 크게 하지 않는 쪽이 바람직하며, 0.5㎜ 이하가 바람직하다. 이 간극이 크면, 한쌍의 전극(34, 35) 사이에서 다공질화층(21)을 통하지 않고서 흐르는 전류가 많아지기 때문이다. 또, 차폐판(36c)의 적어도 다공질화층(21) 측의 일부를 전해액에 용해하지 않고 유연한 재료(예를 들면 폴리테트라 플로로 에틸렌수지를 유연하고 강인한 섬유 구조로 한 것)에 의해 구성하고, 길이를 지지판(36a, 36b)보다도 길게 하여, 차폐판(36c)을 다공질화층(21)에 접촉시키도록 하여도 좋다. 또한, 전해액의 저항율을 높게 함(예를 들면 불화수소의 농도를 낮게 함)에 따라, 한쌍의 전극(34, 35) 사이에서 다공질화층(21)을 통하지 않고서 흐르는 전류를 적게 하도록 하여도 좋다.
또한, 지지판(36a)과 지지판(36b) 사이의 거리는 짧은 쪽이 바람직하며, 10㎝ 이하, 또한 4㎝ 이하가 바람직하다. 장치의 크기를 작게 함과 동시에 다공질화층(21)에 유입되는 전류 밀도는 후술하는 바와 같이 전극(34, 35)과의 위치 관계에서 다르므로, 전류 밀도가 불균일해지는 영역을 되도록이면 작게 하고, 다공질화층(21)을 균일하게 다공질화할 수 있도록 하기 위해서이다.
이러한 양극화성 장치를 이용하면 한쌍의 전극(34, 35) 사이에 전류를 흘림으로써, 절연성의 기판 본체(11)의 표면에 형성된 다공질화층(21)에도 전해액을 통해 전류를 흘릴 수 있어, 다공질화하는 것이 가능해진다.
따라서 여기서는 이 양극화성 장치를 이용하여 분리층(12)을 형성한다. 즉, 전해액조(31)에 전해액을 수납함과 동시에, 받침대(32)에 다공질화층(2l)을 상측으로 하여 기판 본체(11)를 얹어 놓고, 한쌍의 전극(34, 35)을 지지 부재(36)에 의해 다공질화층(21)의 상면 근방에서 이동시키면서 이들 사이에 전류를 흘려 다공질화층(21)을 다공질화시킨다. 이 때, 한쌍의 전극(34, 35) 사이에서는 도면에서 파선의 화살표 a, b, c로 나타낸 바와 같이 전류가 흐른다. 또, 전해액에는 예를 들면 50%의 불화수소 용액과 에틸 알코올과의 혼합액을 이용하여 전극(34, 35)에 흘리는 전류는 예를 들면 10∼200㎃/㎠로 하고, 전극(34, 35)의 이동 속도는 예를 들면 1㎝/분으로 한다.
여기서, 전극(34, 35: 지지 부재 36)을 도면에서 굵은 화살표로 나타낸 바와 같이 좌측으로부터 우측으로 이동시킨다고 하면, 다공질화층(21) 중 전극(34) 아래의 위치 X1에서는, 그것 보다도 전극(35) 도달 위치 X2에 비해 양극화성을 일으키는 전류 밀도(전해액 내에서 다공질화층 21에 유입되는 전류 밀도)가 커진다. 즉, 양극화성에서는 전류 밀도가 큰 쪽이 다공율이 높아지므로, 위치 X1에 있어서의 다공율의 쪽이 위치 X2에 있어서의 다공율보다도 높아진다.
또한, 전극(34)과 전극(35)과의 한가운데의 위치 X3에서는, 전극(34, 35)을 이동시키기 전에는 전극(34)으로부터 떨어져 있으므로 양극화성을 일으키는 전류 밀도는 거의 0이지만, 이동을 개시하면 도 6에 도시한 바와 같이 양극화성을 일으키는 전류 밀도가 서서히 증가하여 전극(34)이 가장 접근한 때에 최대가 되고, 전극(34)이 조금 떨어지면 급격히 0이 된다. 따라서, 위치 X3에서는, 최초에는 전류 밀도가 작으므로 표면 근방이 낮은 다공율로 다공질화되고, 전극(34, 35)이 이동되면 그에 따라 전류 밀도가 증가하므로, 표면 근방으로부터 기판 본체(11) 근방을 향해 서서히 높은 다공율로 다공질화된다. 또한, 전극(34)이 가장 접근한 때에 전류 밀도가 최대가 되므로, 기판 본체(11) 근처의 위치에 가장 다공율이 높은 부분이 형성된다.
또 위치 X3보다도 우측의 각 위치(위치 X4, X5…)에서도, 전극(34, 35)의 이동에 따라 위치 X3와 마찬가지로 양극화성을 일으키는 전류 밀도가 변화하고, 마찬가지로 다공질화된다. 따라서, 전극(34, 35)을 이동시킴으로써, 다공질화층(21)의 전체가 거의 균일하게 다공질화된다.
이와 같이 하여 분리층(l2)을 형성한 후, 예를 들면 수소(H) 분위기 중에서 가열(예를 들면 1100℃)하고, 분리층(12)의 표면을 원활하게 한다(가열 공정).
그 후, 도 3의 (d)에 도시한 바와 같이, 분리층(12) 상에 반도체로 이루어지는 반도체 박막(13)을 형성한다. 예를 들면, CVD법에 의해 실란 가스를 이용하여 단결정 실리콘으로 이루어지는 반도체 박막(13)을 에피택셜 성장시킨다(반도체 박막 형성 공정). 또, 분리층(12)에서는, 이 가열 공정 및 반도체 박막 형성 공정에 의해 재결정화가 일어나고, 다공율이 높은 부분의 강도가 현저하게 약해진다. 이에 따라 반도체 기판이 형성된다.
이와 같이 하여 반도체 기판을 형성한 후, 반도체 박막(13)에 용도에 따라 적절한 처리를 실시한다. 예를 들면, 태양 전지로서 이용하는 경우에는, 도시는 하지 않지만, 반도체 박막(13)에 불순물을 확산처리하는 등 하여, n형 확산층이나 반사 방지막이나 전극을 형성한다. 그 후, 도 4의 (a)에 도시한 바와 같이, 반도체 박막(13)의 표면에 적절한 접착 기판(15a)을 적절한 접착층(14a)에 의해 붙이고, 도 4의 (b)에 도시한 바와 같이, 기판 본체(11)와 접착 기판(15a)을 상호 반대측으로 인장하고, 분리층(12a)에 있어서 이들을 분리한다(분리 공정). 이에 따라, 반도체 박막(13)은 기판 본체(11)로부터 분리되어 접착 기판(15)에 전사된다. 또, 이와 같이 하여 반도체 박막(13)을 분리하기 위해서는, 접착층(14a)을 구성하는 접착제로 분리층(12)의 강도보다도 접착 강도가 강한 것을 이용하는 것이 바람직하다.
이와 같이 하여 분리된 반도체 박막(13)은 부착되어 있는 분리층(12)이 에칭에 의해 제거된 후, 그 면에 적절한 접착층(14b)을 통해 적절한 접착 기판(15a)이 붙여지고 박막 반도체 소자로 된다. 또한 분리된 기판 본체(11)는, 부착되어 있는 분리층(12)이 에칭에 의해 제거되고 반도체 기판 및 박막 반도체 소자의 제조에 다시 이용된다.
이와 같이 본 실시 형태에 따른 반도체 기판에 의하면 기판 본체(l1)를 사파이어에 의해 구성하도록 하였으므로, 기판 본체(11)를 반복 재이용하더라도 그 열화 및 손상을 삭감시킬 수 있다. 따라서, 기판 본체(1) 상의 재이용 횟수를 증가시키는 것이 가능하고, 제조 비용의 저감 및 자원 절약화를 도모할 수 있다. 또한, 기판 본체(11)의 면적을 크게 하는 것이 가능하므로, 대면적의 반도체 박막(13) 즉 대면적의 박막 반도체 소자를 형성할 수 있어, 제조 비용을 더욱 저감시키는 것이 가능함과 동시에, 재료의 낭비도 적어져서, 자원 절약화를 더욱 도모할 수 있다.
본 실시 형태에 따른 박막 반도체 소자에 의하면, 본 실시 형태에 따른 반도체 기판으로부터 분리한 반도체 박막(13)을 이용하고 있으므로, 본 실시 형태에 따른 반도체 기판과 마찬가지로, 제조 비용의 저감 및 자원 절약화를 도모하는 것이 가능하게 된다.
본 실시 형태에 따른 양극화성 장치에 의하면, 다공질화층(21)의 일면측에 한쌍의 전극(34, 35)을 이동시켜 양극화성을 행하도록 하였으므로, 절연성의 사파이어로 이루어지는 기판 본체(11)를 이용하더라도 용이하게 분리층(12)을 형성할 수 있다. 따라서, 본 실시 형태에 따른 반도체 기판 및 박막 반도체 소자를 용이하게 실현할 수 있다.
또한, 대면적에 대해 양극화성을 행하는 경우에는, 일반적으로 분리층(12)에 있어서의 저항 분포의 얼룩이나 전류 밀도의 얼룩에 의해 다공율이 불균일해지기 쉽지만, 본 실시 형태에 따른 양극화성 장치에 의하면, 전극(34, 35)을 이동시키도록 하였으므로, 전류가 흐르는 범위는 좁고 대면적에 대해 양극화성을 행하더라도 표면에 평행한 방향에 있어서의 다공율을 균일하게 할 수 있다. 따라서, 분리층(12)에 있어서의 분리를 용이하게 할 수 있다.
또한, 다공질화층(21)의 일면측에 한쌍의 전극(34, 35)을 배치하도록 하였으므로, 이동시킴으로써 전류 밀도를 변화시킬 수 있어, 용이하게 분리층(12)의 두께 방향에 있어서의 다공율을 변화시키는 것이 가능하다. 따라서, 분리층(12)에 있어서의 분리를 용이하게 하는 것이 가능하다.
본 실시 형태에 따른 반도체 기판의 제조 방법에 의하면 본 실시 형태에 따른 양극 화성 장치를 이용하여 분리층(12)을 형성하도록 하였으므로, 본 실시 형태에 따른 반도체 기판을 용이하게 형성할 수 있다. 따라서, 본 실시 형태에 따른 반도체 기판을 용이하게 실현할 수 있다. 또한, 분리층(12)의 표면과 평행한 방향에 있어서의 다효율을 균일하게 할 수 있고, 분리층(12)에 있어서의 분리를 용이하게 할 수 있다. 또한, 분리층(12)의 두께 방향에 있어서의 다효율을 용이하게 변화시키는 것이 가능하다.
본 실시 형태에 따른 박막 반도체 소자의 제조 방법에 의하면, 본 실시 형태에 따른 반도체 기판의 제조 방법을 포함하고 있으므로 본 실시 형태에 따른 반도체 기판의 제조 방법과 동일한 효과를 갖는다.
(제2 실시 형태)
도 7은 본 발명의 제2 실시 형태에 따른 반도체 기판의 구성을 나타내는 것이다. 이 반도체 기판은, 분리층(12)의 구성이 다른 것을 제외하고, 제1 실시 형태에 따른 반도체 기판과 동일한 구성을 갖고 있다. 따라서, 여기서는, 동일한 구성 요소에는 동일한 부호를 붙여 그 상세한 설명은 생략한다.
분리층(12)은, 불순물 농도 및 다공율이 다른 복수의 층에 의해 구성되어 있고, 두께 방향에 있어서 불순물 농도 및 다공율이 변화하고 있다. 예를 들면 이 분리층(12)은 기판 본체(11)측으로부터 순서대로, 불순물 농도가 예를 들면 약 2×1019㎝-3이고 다공율이 낮은 저다공질층(12a)과, 분순물 농도가 예를 들면 1×1014∼1×1018㎝-3이고 다공율이 높은 고다공질층(12b)과, 불순문 농도가 예를 들면 약 2×1019㎝-3이고 다공율이 낮은 저다공질층(12c)을 갖고 있다. 이와 같이 저다공질층(12a, 12c)과 고다공질층(12b)에서 불순물 농도를 다르게 하고 있는 것은, 이 분리층(12)을 양극화성에 의해 형성할 때에, 불순물 농도에 따라 그 다공율을 제어하도록 하고, 전류 밀도를 크게 하지 않고 전극(34, 35)의 이동 속도를 빨리 하기 위해서이다. 또, 고다공질층(12b)은, 반도체 박막(13)을 기판 본체(11)와 분리하기 위한 것으로, 이들을 용이하게 분리할 수 있도록 다공율은 40∼70% 정도인 것이 바람직하다.
덧붙여서 말하면, 분리층(12)은 반드시 저다공질층(12a)과 고다공질층(12b)과 저다공질층(12c)에 의해 구성되지 않더라도 좋지만, 반도체 박막(13)에 인접하는 층은 다공율이 낮은 저다공질층(12c)으로 되는 것이 바람직하다. 분리층(12)의 표면에 우수한 결정성을 갖는 반도체 박막(13)을 형성할 수 있도록 하기 위해서이다. 또한, 저다공질층(12a, 12c) 및 고다공질층(12b)에서의 두께 방향의 불순물 농도 및 다공율은 변화하고 있더라도 좋다.
이러한 구성을 갖는 반도체 기판은, 다공질화층(21)을 형성할 때에 불순물의 첨가 농도를 변화시키는 것을 제외하고, 제1 실시 형태와 마찬가지로 하여 형성할 수 있다. 즉, 다공질화층(21)을 형성할 때에는, 도 8에 도시한 바와 같이, 기판 본체(11)측으로부터 순서대로, 불순물 농도가 예를 들면 약 2×1019㎝-3의 고농도층(21a)과, 불순물 농도가 예를 들면 1×1014∼1×1018㎝-3의 저농도층(21b)과, 불순물 농도가 예를 들면 약 2×1019㎝-3의 고농도층(21c)을 형성한다(다공질화층 형성 공정).
그 후, 양극화성에 의해 분리층(12)을 형성할 때에는 다공질화층(21)이 두께 방향에 있어서 불순물 농도에 변화를 갖고 있으므로 다공질화하기 쉽고, 전극(34, 35)의 이동 속도를 동일하게 하면 전극(34, 35)에 흘리는 전류 밀도가 3∼50㎃/㎠와 제1 실시 형태에 비해 작아진다. 또한, 다공질화층(21)에는 저항이 낮은 고농도층(21a, 2lc)이 형성되어 있으므로, 전류는 전해액 중으로부터도 다공질화층(2l)의 내부를 흐르기 쉽다. 따라서, 다공질화층(21)을 통하지 않고서 전해액만을 통해 흐르는 전류가 적어짐과 동시에, 다공질화층(21)에 유입된 전류는 고농도층(21c) 뿐만 아니라 저농도층(21b)을 통해 고농도층(21a)에도 유입된다. 이에 따라, 다공질화층(21)은 불순물 농도에 따라 다공율이 다른 다공질층(12)이 된다. 즉, 고농도층(21a)은 저다공질층(12a)이 되고, 저농도층(21b)은 저다공질층(12a)으로 되고, 고농도층(21c)은 저다공질층(12c)으로 된다.
또한, 가열 공정 및 반도체 박막 형성 공정에서는, 저다공질층(12a, 12c)은 불순물 농도가 높아져 있으므로 재결정화하기 쉽고, 미세 구멍이 적어진다.
이와 같이 본 실시 형태에 따르면, 분리층(12) 즉 다공질화층(21)의 불순물 농도를 변화시키도록 하였으므로, 양극화성일 때의 전류 밀도를 작게 할 수 있다. 따라서, 전류 밀도를 크게 하지 않더라도 전극(34, 35)의 이동 속도를 빨리 할 수 있고, 전류 밀도를 크게 하면 생기는 문제, 즉 전류 밀도의 불균일성이나 수소의 다량 발생에 의해 다공율이 불균일해지는 것을 방지할 수 있다. 즉, 분리층(12)의 표면에 평행한 방향에 있어서의 다공율을 균일하게 할수 있다. 또한, 전극(34, 35)의 이동 속도를 빨리할 수 있어 제조 시간을 짧게 할 수 있다.
또한, 다공질화층(21)에 불순물 농도가 높은 고농도층(21a, 21c)을 형성하도록 하였으므로, 다공질화층(21)의 저항을 낮게 할 수 있어, 양극화성일 때에 다공질화층(21) 중을 전류가 흐르기 쉽게 할 수 있다. 또한 불순물 농도가 높으면 재결정화가 일어나기 쉬우므로, 저다공질층(12c)을 대부분 재결정화시킬 수 있다. 따라서, 반도체 박막(13)을 분리층(12: 고다공질층 l2b)에 있어서 분리한 후 반도체 박막(13)에 부착하고 있는 저다공질층(12c)을 제거하지 않더라도, 반도체 박막(13)을 태양 전지로서 이용하는 경우 등, 그대로 전극으로서 이용할 수 있다. 따라서, 제조 공정을 간소화할 수 있다.
또, 이 반도체 기판은 제1 실시 형태와 마찬가지로, 반도체 박막(13)을 박막 반도체 소자에 이용하고, 본 실시 형태에 따른 반도체 기판과 마찬가지로 하여 제조하는 것이 가능하며 본 실시 형태에 따른 반도체 기판 및 그 제조 방법과 동일한 효과를 갖는다.
이상, 실시 형태 및 각 실시예를 들어 본 발명을 설명하였지만 본 발명은 이들 실시 형태 및 각 실시예에 한정되는 것이 아니라, 여러가지로 변형 가능하다. 예를 들면, 상기 각 실시 형태에 있어서는, 양극화성 장치를, 절연성의 기판 본체(11) 상에 형성된 다공질화층(21)을 다공질화할 때에 이용하는 경우에 대해서만 설명하였지만, 본 발명의 양극화성 장치는, 그 밖의 피다공질화 대상물을 다공질화할 때에도 이용할 수 있다. 구체적으로는 도전성의 기판 본체(예를 들면 p형 실리콘으로 이루어지는 기판 본체)의 표면이나 그 일면측에 형성된 다공질화층을 다공질화하는 경우 등에도 이용할 수 있다. 특히, 피다공질화 대상물의 면적이 큰 경우에는 종래의 양극화성 장치에 비해 표면과 평행한 방향에 있어서의 다공율을 균일하게 할 수 있다.
또한, 상기 제2 실시 형태에 있어서는, 분리층(12)을 불순물 농도가 다른 복수의 층에 의해 구성하도록 하였지만, 두께 방향에 있어서의 불순물 농도가 연속적으로 변화하도록 구성해도 좋다.
이상 설명한 바와 같이 본 발명의 반도체 기판에 따르면 기판 본체를 사파이어에 의해 구성하도록 하였으므로, 기판 본체를 반복 재이용하더라도 그 열화 및 손상을 줄일 수 있다. 따라서 기판 본체의 재이용 횟수를 증가시킬 수 있어, 제조 비용의 저감 및 자원 절약화를 도모할 수 있다고 하는 효과를 발휘한다. 또한, 기판 본체의 면적을 크게 하는 것이 가능하므로, 대면적의 반도체 박막 즉, 대면적의 박막 반도체 소자를 형성할 수 있어, 제조 비용을 더욱 저감시키는 것이 가능함과 동시에, 재료의 낭비도 적어져서 자원 절약화를 더욱 도모할 수 있다고 하는 효과를 발휘한다.
본 발명의 박막 반도체 소자에 의하면, 본 발명의 반도체 기판으로부터 분리한 반도체 박막을 이용하고 있으므로, 본 발명의 반도체 기판과 마찬가지로 제조 비용의 저감 및 자원 절약화를 도모할 수 있다고 하는 효과를 발휘한다.
본 발명의 양극화성 장치에 따르면, 다공질화층의 일면측에 한쌍의 전극을 이동시키도록 하였으므로, 절연성의 기판 본체를 이용하더라도 용이하게 다공질화할 수 있다. 따라서, 본 발명의 반도체 기판 및 박막 반도체 소자를 용이하게 실현할 수 있다고 하는 효과를 발휘한다. 또한, 전류가 흐르는 범위를 좁게 할 수 있어, 대면적을 갖는 다공질화층에 대해 양극화성을 행하더라도 표면에 평행한 방향에 있어서의 다공율을 균일하게 하는 것이 가능해진다고 하는 효과를 발휘한다. 또한, 전극을 이동시킴으로써 전류 밀도를 변화시킬 수 있고, 용이하게 다공질화층의 두께 방향에 있어서의 다공율을 변화시킬 수 있다고 하는 효과도 발휘한다.
본 발명의 반도체 기판의 제조 방법에 따르면, 본 발명의 양극화성 장치를 이용하여 분리층을 형성하도록 하였으므로, 용이하게 본 발명의 반도체 기판을 형성할 수 있다. 따라서, 본 발명의 반도체 기판을 용이하게 실현할 수 있다고 하는 효과를 발휘한다. 또한, 분리층의 표면과 평행한 방향에 있어서의 다효율(多效率)을 균일하게 할 수 있어, 분리층에 있어서의 분리를 용이하게 할 수 있다고 하는 효과도 발휘된다. 또한 분리층의 두께 방향에 있어서의 다효율을 용이하게 변화시킬 수 있다고 하는 효과도 발휘한다.
본 발명의 박막 반도체 소자의 제조 방법에 따르면, 본 발명의 반도체 기판의 제조 방법을 포함하고 있으므로, 본 발명의 반도체 기판의 제조 방법과 동일한 효과를 발휘한다.

Claims (14)

  1. 사파이어로 이루어지는 기판 본체와;
    이 기판 본체의 일면측에 분리층을 개재하여 형성된 반도체 박막
    을 포함하는 것을 특징으로 하는 반도체 기판.
  2. 제1항에 있어서, 상기 분리층은 다공질의 반도체에 의해 구성되는 것을 특징으로 하는 반도체 기판.
  3. 제2항에 있어서, 상기 분리층은 불순물 농도에 변화를 갖는 것을 특징으로 하는 반도체 기판.
  4. 사파이어로 이루어지는 기판 본체의 일면측에 분리층을 개재하여 형성됨과 동시에 분리층에서 분리되어 접착 기판에 전사된 반도체 박막을 포함하는 것을 특징으로 하는 박막 반도체 소자.
  5. 제4항에 있어서, 상기 접착 기판은 절연체, 금속 혹은 반도체 중 어느 하나에 의해 구성되는 것을 특징으로 하는 박막 반도체 소자.
  6. 제4항에 있어서, 수광 소자, 발광 소자, 액정 디스플레이 소자 혹은 집적 회로 중 어느 하나로서 이용되는 것을 특징으로 하는 박막 반도체 소자.
  7. 사파이어로 이루어지는 기판 본체의 일면측에, 반도체로 이루어지는 다공질화층을 형성하는 다공질화층 형성 공정과;
    다공질화층을 다공질화하고, 분리층을 형성하는 분리층 형성 공정과;
    분리층의 기판 본체와 반대측에 반도체 박막을 형성하는 반도체 박막 형성 공정
    을 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
  8. 제7항에 있어서, 상기 다공질화층 형성 공정에서는, 불순물 농도를 변화시키는 것을 특징으로 하는 반도체 기판 제조 방법.
  9. 제7항에 있어서, 상기 분리층 형성 공정에서는, 다공질화층의 근방에 전해액을 개재하여 한쌍의 전극을 배치함과 동시에, 이 한쌍의 전극을 이들 사이에 전류를 흘리면서 다공질화층을 따라 이동시킴으로써 다공질화하는 것을 특징으로 하는 반도체 기판 제조 방법.
  10. 사파이어로 이루어지는 기판 본체의 일면측에, 분리층을 개재하여 반도체 박막을 형성하는 반도체 박막 형성 공정과;
    반도체 박막을 분리층에 있어서 기판 본체로부터 분리하여, 접착 기판에 전사하는 분리 공정
    을 포함하는 것을 특징으로 하는 박막 반도체 소자 제조 방법.
  11. 제10항에 있어서, 사파이어로 이루어지는 기판 본체의 일면측에, 반도체로 이루어지는 다공질화층을 형성하는 다공질화층 형성 공정과;
    다공질화층을 다공질화하고, 분리층을 형성하는 분리층 형성 공정
    을 포함하는 것을 특징으로 하는 박막 반도체 소자 제조 방법.
  12. 제10항에 있어서, 상기 분리 공정에 있어서 반도체 박막을 분리한 기판 본체를 다시 이용하고, 그 일면측에 분리층을 개재하여 반도체 박막을 형성하는 것을 특징으로 하는 박막 반도체 소자 제조 방법.
  13. 제10항에 있어서, 상기 분리 공정에서는, 접착 기판을 절연체, 금속 혹은 반도체 중 어느 하나에 의해 형성하는 것을 특징으로 하는 박막 반도체 소자 제조 방법.
  14. 피다공질화 대상물을 다공질화하는 양극화성 장치에 있어서,
    전해액을 수납하는 전해액조와;
    상기 전해액조에 수납된 전해액 내에 침지됨과 동시에, 전해액에 접촉하도록 배치된 피다공질화 대상물의 일면측에서 상대적으로 이동 가능하게 된 한쌍의 전극
    을 포함하는 것을 특징으로 하는 양극화성 장치.
KR1019980057604A 1997-12-26 1998-12-23 반도체 기판, 박막 반도체 소자,이들의 제조 방법 및 양극화성 장치 KR19990063376A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9360428A JPH11195775A (ja) 1997-12-26 1997-12-26 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
JP97-360428 1997-12-26

Publications (1)

Publication Number Publication Date
KR19990063376A true KR19990063376A (ko) 1999-07-26

Family

ID=18469364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057604A KR19990063376A (ko) 1997-12-26 1998-12-23 반도체 기판, 박막 반도체 소자,이들의 제조 방법 및 양극화성 장치

Country Status (7)

Country Link
US (1) US6214701B1 (ko)
EP (1) EP0928032A3 (ko)
JP (1) JPH11195775A (ko)
KR (1) KR19990063376A (ko)
CN (1) CN1221218A (ko)
ID (1) ID21598A (ko)
SG (2) SG97825A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763708B1 (ko) * 1999-07-23 2007-10-04 소니 가부시끼 가이샤 반도체 적층 기판, 반도체 결정 기판, 반도체 소자, 및이들의 제조 방법
KR100889978B1 (ko) * 2007-10-12 2009-03-25 전남대학교산학협력단 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6417069B1 (en) * 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362075B1 (en) * 1999-06-30 2002-03-26 Harris Corporation Method for making a diffused back-side layer on a bonded-wafer with a thick bond oxide
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
EP1939932A1 (en) * 1999-08-10 2008-07-02 Silicon Genesis Corporation A substrate comprising a stressed silicon germanium cleave layer
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
WO2003058725A1 (en) * 2002-01-02 2003-07-17 Reveo, Inc. Photovoltaic cell and method of manufacture of photovoltaic cells
US7309620B2 (en) * 2002-01-11 2007-12-18 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
US8187377B2 (en) * 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
US7354815B2 (en) * 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
US6967149B2 (en) * 2003-11-20 2005-11-22 Hewlett-Packard Development Company, L.P. Storage structure with cleaved layer
JP4865240B2 (ja) * 2004-03-23 2012-02-01 キヤノン株式会社 構造体の製造方法、磁気記録媒体の製造方法、成型体の製造方法
DE102005047149A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, damit hergestelltes Bauelement sowie entsprechende Herstellverfahren
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
EP2219208B1 (en) * 2009-02-12 2012-08-29 Soitec Method for reclaiming a surface of a substrate
US8329557B2 (en) * 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US8975125B2 (en) 2013-03-14 2015-03-10 International Business Machines Corporation Formation of bulk SiGe fin with dielectric isolation by anodization
CN103426976B (zh) * 2013-08-07 2015-12-23 华北电力大学 一种利用可重复使用的衬底制备多晶硅薄膜的方法
WO2016075787A1 (ja) * 2014-11-13 2016-05-19 新電元工業株式会社 半導体装置の製造方法及びガラス被膜形成装置
CN110581058B (zh) * 2018-06-08 2022-01-18 上海和辉光电股份有限公司 一种多晶硅薄膜制作方法
JP2022034881A (ja) * 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置、半導体装置の製造方法、および基板の再利用方法
CN115058746B (zh) * 2022-07-07 2024-04-12 中国人民解放军陆军装甲兵学院 一种金属镀层、其制备方法及应用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104090A (en) * 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
JPH02164023A (ja) 1988-12-19 1990-06-25 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法とｓｏｉ構造
US5164033A (en) 1990-04-17 1992-11-17 Tir Systems Ltd. Electro-chemical etch device
JP3176072B2 (ja) 1991-01-16 2001-06-11 キヤノン株式会社 半導体基板の形成方法
JP3112106B2 (ja) 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
KR100217006B1 (ko) * 1995-10-17 1999-09-01 미따라이 하지메 에칭 방법, 이 에칭 방법을 사용한 반도체 소자의 제조 방법 및 이 에칭 방법의 실시에 적합한 장치
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763708B1 (ko) * 1999-07-23 2007-10-04 소니 가부시끼 가이샤 반도체 적층 기판, 반도체 결정 기판, 반도체 소자, 및이들의 제조 방법
KR100889978B1 (ko) * 2007-10-12 2009-03-25 전남대학교산학협력단 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법

Also Published As

Publication number Publication date
CN1221218A (zh) 1999-06-30
EP0928032A2 (en) 1999-07-07
SG74107A1 (en) 2000-07-18
ID21598A (id) 1999-07-01
SG97825A1 (en) 2003-08-20
JPH11195775A (ja) 1999-07-21
EP0928032A3 (en) 1999-09-08
US6214701B1 (en) 2001-04-10

Similar Documents

Publication Publication Date Title
KR19990063376A (ko) 반도체 기판, 박막 반도체 소자,이들의 제조 방법 및 양극화성 장치
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
KR100650078B1 (ko) 반도체기판과박막반도체부재및이들의제조방법
US7022585B2 (en) Method for making thin film devices intended for solar cells or silicon-on-insulator (SOI) applications
KR100266954B1 (ko) 박막형성방법
US6664169B1 (en) Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
KR100395077B1 (ko) 복합부재의 분리방법 및 박막제작방법
US6964732B2 (en) Method and apparatus for continuous formation and lift-off of porous silicon layers
US9401276B2 (en) Apparatus for forming porous silicon layers on at least two surfaces of a plurality of silicon templates
KR19980080797A (ko) 반도체 기판의 제조 방법
JP2003257804A (ja) 複合基板および基板製造方法
CN1112721C (zh) 薄膜形成工艺
JP2000100738A (ja) 結晶成長方法および、半導体装置とその製造方法
US20170243774A1 (en) Method and apparatus for forming porous silicon layers
JP4035862B2 (ja) 半導体基板の製造方法
Lukianov et al. Free-standing epitaxial silicon thin films for solar cells grown on double porous layers of silicon and electrochemically oxidized porous silicon dioxide
JP3337705B2 (ja) 陽極化成装置及び方法
JP3963030B2 (ja) 薄膜半導体の製造方法
JP2003092285A (ja) 半導体基板の製造方法
JP3814886B2 (ja) インゴットの外周表面の陽極化成方法と、これを用いた薄膜半導体および薄膜太陽電池の製造方法と、陽極化成装置
JPH05198557A (ja) 陽極化成装置
EP1385200B1 (en) Method for making thin film devices intended for solar cells or SOI applications
KR101863195B1 (ko) 박형 실리콘 기판의 제조 방법 및 장치
JPH05198556A (ja) 陽極化成装置
JPH10284561A (ja) 分離層を有する半導体基体の分離強度評価方法と薄膜体の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid