JP2000100738A - 結晶成長方法および、半導体装置とその製造方法 - Google Patents

結晶成長方法および、半導体装置とその製造方法

Info

Publication number
JP2000100738A
JP2000100738A JP11188466A JP18846699A JP2000100738A JP 2000100738 A JP2000100738 A JP 2000100738A JP 11188466 A JP11188466 A JP 11188466A JP 18846699 A JP18846699 A JP 18846699A JP 2000100738 A JP2000100738 A JP 2000100738A
Authority
JP
Japan
Prior art keywords
layer
porous
wafer
growth
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP11188466A
Other languages
English (en)
Inventor
Masaaki Iwane
正晃 岩根
Akiyuki Nishida
彰志 西田
Noritaka Ukiyo
典孝 浮世
Yukiko Iwasaki
由希子 岩▼崎▲
Masaki Mizutani
匡希 水谷
Katsumi Nakagawa
克己 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to CNB991113934A priority Critical patent/CN1151543C/zh
Priority to JP11188466A priority patent/JP2000100738A/ja
Priority to US09/346,678 priority patent/US20020106874A1/en
Priority to EP99112809A priority patent/EP0969499A3/en
Priority to AU37959/99A priority patent/AU751353B2/en
Priority to CNA2003101149123A priority patent/CN1495915A/zh
Publication of JP2000100738A publication Critical patent/JP2000100738A/ja
Priority to US10/259,285 priority patent/US20030042578A1/en
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • Photovoltaic Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 多孔質シリコン（Ｓｉ）層上に、異常成長を
させることなく、多孔質Ｓｉ層を覆い尽くす結晶Ｓｉ層
をエピタキシャル成長させる方法を提供する。 【解決手段】 多孔質Ｓｉ層を表面に有する基板上に、
結晶Ｓｉ層をエピタキシャル成長させる。液相成長でエ
ピタキシャル成長させる場合、メルトに予め、Ｓｉ原料
を高温で溶かし込んでおいて、その後、成長させるＳｉ
基板をメルトに浸す。そして、徐々に温度を下げること
によって、メルトから析出したＳｉがＳｉ基板上にエピ
タキシャル成長する。このとき、Ｓｉ基板として、（１
１１）面を主面にした基板を使用する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、結晶成長方法およ
び、太陽電池などの半導体装置とその製造方法に関し、
特に多孔質半導体上にエピタキシャル半導体を成長させ
る結晶成長方法および、半導体装置とその製造方法に関
する。
【０００２】
【従来の技術】火力発電による石油の燃焼や、自動車の
エンジンによるガソリンの燃焼などにより、二酸化炭
素、窒素酸化物などの地球温暖化ガスの排出が、地球環
境の悪化させる原因になっている。また、将来の原油の
枯渇の心配もあり、クリーンなエネルギー源として、太
陽電池発電に関心が高まっている。
【０００３】薄膜結晶シリコン（Ｓｉ）太陽電池は発電
層が薄く、使用するＳｉ原料が少ないので低コスト化が
できる。また、結晶Ｓｉを発電層とするので、アモルフ
ァスＳｉなどの太陽電池に比べて、高変換効率、低劣化
が期待できる。さらに、薄膜結晶Ｓｉ太陽電池は、ある
程度曲げることができるので、自動車のボディや家電製
品や屋根瓦などの曲面部に貼って使用できる。
【０００４】この薄膜結晶Ｓｉ太陽電池を実現するため
に、特開平８−２１３６４５号公報は、多孔質Ｓｉ層上
のエピタキシャル層を利用して、薄膜単結晶Ｓｉを分離
することを開示している。
【０００５】図２４は、該公報に開示された薄膜結晶Ｓ
ｉ太陽電池を形成する方法を表す断面図である。図中、
１０１はＳｉウェハ、１０２は多孔質Ｓｉ層、１０３は
ｐ+型Ｓｉ層、１０４はｐ-Ｓｉ層、１０５はｎ+型Ｓｉ
層、１０６は保護膜、１０９，１１１は接着剤、１１
０，１１２は治具である。
【０００６】図２４の太陽電池の製造方法では、Ｓｉウ
ェハ１０１の表面に陽極化成により多孔質Ｓｉ層１０２
を形成する。その後、多孔質Ｓｉ層１０２上にｐ+型Ｓ
ｉ層（エピタキシャルＳｉ層）１０３をエピタキシャル
成長させ、さらにその上にｐ -型Ｓｉ層１０４とｎ+型Ｓ
ｉ層１０５（いずれもエピタキシャルＳｉ層）をエピタ
キシャル成長させる。そして、保護膜１０６を形成す
る。そして、保護膜１０６とＳｉウェハ１０１に、接着
剤１０９，１１１を付けて治具１１０，１１２に接着さ
せる。その後、治具１１０，１１２に引っ張り力Ｐを働
かせて、多孔質Ｓｉ層１０２でＳｉウェハ１０１とエピ
タキシャルＳｉ層１０３，１０４，１０５を分離する。
そして、エピタキシャルＳｉ層１０３，１０４，１０５
を用いて太陽電池を形成し、Ｓｉウェハ１０１は再び同
様の工程に投入してコストダウンを図る。
【０００７】また、特開平５−２８３７２２号公報は、
多孔質Ｓｉ層上に液相成長法でエピタキシャルＳｉ層を
成長させることを開示している。メルトとしてＳｎを用
い、成長前に予めＳｎ中にＳｉを溶解させて飽和させて
おく。つぎに、徐冷を開始し、ある程度の過飽和状態と
なったところでウェハの多孔質表面をＳｎ溶液に漬け、
多孔質表面上にエピタキシャルＳｉ層を成長させてい
る。
【０００８】
【発明が解決しようとする課題】ところで、多孔質Ｓｉ
層上にエピタキシャル成長をさせ、太陽電池などの半導
体装置を製造するとき、多孔質Ｓｉ層上にエピタキシャ
ルＳｉ層を一様な層状に形成し、エピタキシャルＳｉ層
で多孔質Ｓｉ層を覆い尽くすのが理想である。例えば、
前述の特開平８−２１３６４５号公報などの方法で、多
孔質Ｓｉ上に、エピタキシャルＳｉ層で覆い尽くせず多
孔質Ｓｉ層が露出している部分があると、太陽電池を形
成した際に電流リークのもとになり、低変換効率しか得
られない。また、他の半導体装置でも同様にエピタキシ
ャルＳｉ層で多孔質Ｓｉ層を覆い尽くすことができなけ
れば、後の工程に支障をきたす場合がある。例えば、前
述の特開平８−２１３６４５号公報が開示している、多
孔質Ｓｉ上のエピタキシャルＳｉ層にＣＭＯＳ形成をす
る際には、エピタキシャルＳｉ層を一様に広げなければ
ならない。このため、多孔質Ｓｉ層上に一様に広がった
エピタキシャル層を歩留まりよく成長させたい。
【０００９】しかし、多孔質Ｓｉ層上に液相成長法でエ
ピタキシャルＳｉ層を成長させた場合、（１００）面を
主面としたＳｉウェハを使用すると、多孔質Ｓｉ上にピ
ラミッド状の異常成長がおこり、エピタキシャルＳｉが
多孔質Ｓｉ層を覆い尽くさず、多孔質Ｓｉ層が露出した
ままであることがある。
【００１０】つまり、図２３（ａ）に示す走査型電子顕
微鏡（ＳＥＭ）の断面写真のように、表面にピラミッド
状の異常成長がおこる。図２３（ａ）において、実線Ａ
より下部は断面で、実線Ａより上部は表面である。ピラ
ミッド状に見えるのは、エピタキシャルＳｉ領域で、そ
のピラミッド状のエピタキシャルＳｉ領域の間に、多孔
質Ｓｉ層の表面が見えている。図２３（ｂ）は、図２３
（ａ）より拡大した断面写真で、やはり実線Ａより下部
は断面で、実線Ａより上部は表面である。図２３（ｂ）
により、ピラミッドのすぐ下部に穴の空いた多孔質Ｓｉ
層があり、エピタキシャルＳｉで多孔質Ｓｉ層が覆いつ
くせず、表面に多孔質Ｓｉ層が露出していることがよく
わかる。このような異常成長が起こると、この基板は、
その後の工程に回すことができず、製造歩留まりが悪か
った。
【００１１】そこで、本発明の目的は、多孔質層上に安
定して層状のエピタキシャル半導体層を形成できる結晶
成長方法と、その結晶成長方法を応用した歩留まりのよ
い半導体装置の製造方法を提供することである。また、
製造歩留まりのいい半導体装置を提供することである。
【００１２】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明者らが鋭意努力した結果、以下の発明を得
た。すなわち、本発明の結晶成長方法は、多孔質半導体
上にエピタキシャル半導体層を形成する結晶成長方法に
おいて、前記多孔質半導体の主面は、（１１１）面であ
ることを特徴とする。ここで、（１１１）Ｓｉウェハの
表面を陽極化成することによって前記多孔質半導体を形
成するのが、望ましい。また、結晶成長に、液相成長法
を使用するのが望ましい。しかし、気相成長に、本発明
を適用してもよい。エピタキシャル半導体は、Ｓｉが望
ましいが、ＧａＡｓ等の化合物半導体であってもよい。
【００１３】本発明は、半導体装置の製造方法も包含す
る。すなわち本発明の半導体装置の製造方法は、半導体
基板の表面に多孔質半導体を形成し、前記多孔質半導体
上に活性層として用いるエピタキシャル半導体層を形成
する半導体装置の製造方法において、前記半導体基板の
主面は、（１１１）面であることを特徴とする。
【００１４】また、本発明は半導体装置も包含する。す
なわち、本発明の半導体装置は、光電変換に用いる活性
層の主面が（１１１）面であることを特徴とする。ここ
で、前記活性層中の、一致しない任意の２本の切断線の
なす角をθとすると、｜ｃｏｓθ｜＝１／２または３
1/2／２の切断線があるのが望ましい。より望ましく
は、一致しない任意の２本のすべての切断線のなす角θ
が、｜ｃｏｓθ｜＝１／２または３1/2／２を満たす。
このように、活性層を切断することで、（１１１）基板
のへき開性をうまく使いながら、貴重なＳｉ原料の有効
利用ができる。この半導体装置は、太陽電池が望ましい
が、光センサーなどの一般の半導体装置も含む。
【００１５】なお、本発明の効果を最も大きくするため
には、前記多孔質半導体の主面、前記半導体基板の主
面、前記活性層の主面を厳密な（１１１）面とすること
が好ましいが、多少主面が厳密な（１１１）面からずれ
ていても（例えば、市販の（１１１）シリコン基板を用
いた場合などでも）本発明の効果を得ることができる。
即ち、一般に（１１１）基板と言われているもの（厳密
には（１１１）面を主面としていないもの）上に多孔質
半導体層を形成した場合やかかる基板を本発明の半導体
基板や活性層として用いた場合でも本発明の範囲内であ
る。なお、主面の厳密な（１１１）面からのずれは、好
ましくは２４′以内、より好ましくは８′以内、さらに
好ましくは３′以内である。
【００１６】
【発明の実施の形態】本発明の実施形態について、図面
を参照し詳細に説明する。実施形態を３つ説明するが、
それぞれの実施形態に限らず、それぞれの組み合わせも
本発明の範囲である。
【００１７】（実施形態１）図３は、実施形態１で製造
する太陽電池を示す模式図であり、（ａ）は斜視図、
（ｂ）は断面図である。図中、２１はバスバー、２２は
フィンガー、２３は反射防止層、２４はｎ+Ｓｉ層、２
５はｐ-Ｓｉ層、２６はｐ+Ｓｉ層、２７はＳＵＳ基板で
ある。バスバー２１とフィンガー２２は負極側の電極と
なる表面電極を構成し、ＳＵＳ基板２７は裏面電極（正
極）を構成する。ｎ+Ｓｉ層２４とｐ-Ｓｉ層２５とｐ+
Ｓｉ層２６は、Ｓｉ単結晶の液相成長で形成する。
【００１８】図４，５は、実施形態１の単結晶太陽電池
の製造工程を表す模式的な断面図である。まず、図４
（ａ）のように、（１１１）Ｓｉウェハ２８の表面に多
孔質Ｓｉ層２９を形成する。多孔質Ｓｉ層２９は、Ｓｉ
ウェハ２８の表面を陽極化成することによって形成でき
る。
【００１９】図６は、Ｓｉウェハをフッ酸系のエッチン
グ液で陽極化成をする装置の模式的な断面図である。図
中、２８はＳｉウェハ、３１はフッ酸系のエッチング
液、３２，３３は金属電極、３４はＯリングを表す。実
施形態１では、図６（ａ）に示す装置を用いた。図６
（ａ）のように下側の金属電極３２を正に、上側の金属
電極３３を負にして両電極間に電圧をかけ、この電圧が
引き起こす電界がＳｉウェハ２８の面に垂直な方向にか
かるように設置すると、Ｓｉウェハ２８の上面側が多孔
質化される。なお、図６（ｂ）の装置では、電極３２、
３３の電位を逆転させることにより、Ｓｉウェハ２８の
両面を多孔質化することができる。
【００２０】陽極化成するＳｉウェハ２８はｐ型の方が
望ましいが、低抵抗ならｎ型でもいい。また、ｎ型のウ
ェハでも光を照射し、ホールを生成した状態にすれば多
孔質化することができる。フッ酸系のエッチング液３１
は、濃フッ酸（例えば４９％ＨＦ）を用いる。陽極化成
中は、Ｓｉウェハ２８から気泡が発生するので、この気
泡を効率よく取り除く目的から、界面活性剤としてアル
コールを加える場合がある。アルコールとしてメタノー
ル、エタノール、プロパノール、イソプロパノールなど
が望ましい。また、界面活性剤の代わりに攪拌器をもち
いて、攪拌しながら陽極化成をしてもいい。多孔質化す
る表面の厚さは、１〜３０（μｍ）がいい。
【００２１】以上のような工程で、図４（ａ）のように
多孔質Ｓｉ層２９をＳｉウェハ２８上に形成した後、図
４（ｂ）のように、単結晶のｐ+Ｓｉ層２６を液相成長
でエピタキシャル成長させる。多孔質Ｓｉ層２９は、穴
の開いた構造であるが、その単結晶性は維持できてい
る。このため、多孔質Ｓｉ層２９上のエピタキシャル成
長が可能なのである。その後、図４（ｃ）のように、単
結晶のｐ-Ｓｉ層２５をやはり液相成長で形成する。次
に、図４（ｄ）のように単結晶のｎ+Ｓｉ層２４を液相
成長で形成する。
【００２２】その後、図４（ｅ）のようにグリッド電極
２１を、印刷などの方法でｎ+Ｓｉ層２４の表面に形成
し、同様に不図示のフィンガー２２を形成する。次に、
図５（ａ）のように反射防止層２３をグリッド電極２１
とｎ+Ｓｉ層２４の上に形成する。
【００２３】そして、図５（ｂ）のように多孔質Ｓｉ層
２９で、太陽電池となるＳｉ層２４，２５，２６とＳｉ
ウェハ２８と分離する。多孔質Ｓｉ層２９は、Ｓｉウェ
ハ２８やエピタキシャル成長させたＳｉ部分に比べて、
脆弱な構造をしている。このため、反射防止層２３の表
面にテープを貼り付けて分離したり、側方からくさび、
或いは水を細く絞って強い圧力で噴出させて”くさび”
のように使う方法で、多孔質Ｓｉ層２９でＳｉウェハ２
８と単結晶Ｓｉ層２４，２５，２６が分離できる。
【００２４】そして、図５（ｃ）のようにｐ+Ｓｉ層２
６の下面にＳＵＳ基板２７を貼り合わせると、太陽電池
のユニットセルが完成する。
【００２５】図５（ｂ）の分離工程で分離したＳｉウェ
ハ２８は、表面の多孔質Ｓｉ層２９を除去した後、再び
図４（ａ）からの工程から繰り返し使用する。このた
め、Ｓｉウェハ２８は、太陽電池のユニットセルを作製
するのに何度も使われる。望ましくは、一枚のＳｉウェ
ハ２８を１００回以上使用して、一枚のＳｉウェハ２８
から１００個以上太陽電池のユニットセルを作製する。
【００２６】図２は、３槽型の液相成長装置を上部から
見た模式図である。図中、１はローディングチャンバー
（Ｌ／Ｃ）であり、２は水素アニール室、３はｐ+Ｓｉ
層２６の成長チャンバー、４はｐ-Ｓｉ層２５の成長チ
ャンバー、５はｎ+Ｓｉ層２４の成長チャンバー、６は
アンローディングチャンバー（ＵＬ／Ｃ）、１３は基板
カセットの搬送系が入るコアである。７，８，９は、そ
れぞれｐ+Ｓｉ層、ｐ-Ｓｉ層、ｎ+Ｓｉ層の成長チャン
バーへＳｉ原料を供給する搬送室、１０，１１，１２
は、それぞれｐ+Ｓｉ層、ｐ-Ｓｉ層、ｎ+Ｓｉ層の成長
チャンバー用のＳｉ原料の保管室である。
【００２７】液相成長をさせるとき、まず、表面に多孔
質Ｓｉ層２９があるＳｉウェハ２８を入れたウェハカセ
ット１８をローディングチャンバー（Ｌ／Ｃ）１に入れ
る。そして、コア１３にある搬送系を使って、ローディ
ングチャンバー（Ｌ／Ｃ）１に入った基板カセットを水
素アニール室２に移動させ、水素アニールをおこなう。
その後、ウェハカセット１８をｐ+Ｓｉ層２６の成長チ
ャンバー３、ｐ-Ｓｉ層２５の成長チャンバー４、ｎ+Ｓ
ｉ層２４の成長チャンバー５の順に移していき、図４
（ｂ）〜（ｄ）のように、ｐ+Ｓｉ層２６、ｐ-Ｓｉ層２
５、ｎ+Ｓｉ層２４を多孔質Ｓｉ層２９の表面に形成す
る。
【００２８】図２のＡＡ’断面図を図１に示す。図中、
１４はメルト、１５はヒーター、１６はルツボ、１８は
ウェハカセット、１９は垂直方向の搬送系、２０は水平
方向の搬送系、３６は溶かし込み基板カセット、３７は
溶かし込み基板である。先に説明した符号の部材は、前
述した部材と同じなので説明を省略する。
【００２９】ローディングチャンバー１は、普段はゲー
トバルブ１７によりコア１３と外気と隔離された状態あ
る。ローディングチャンバー１は、ローディングチャン
バー１の右側のゲートバルブ１７を解除しウェハカセッ
ト１８を導入することができる。また、ローディングチ
ャンバー１の左側のゲートバルブ１７を解除することに
より、コア１３にある水平方向の搬送系２０を使い、ウ
ェハカセット１８をｐ -Ｓｉ層の成長チャンバー４に移
動させることができる。
【００３０】Ｓｉ原料供給室１１は、左側のゲートバル
ブ１７を開けることにより、溶かし込み基板カセット３
６を出し入れすることができるようになっている。ま
た、右側のゲートバルブ１７を解除することにより、搬
送室８にある水平方向の搬送系２０’を使い、溶かし込
み基板カセット３６をｐ-Ｓｉ層の成長チャンバー４に
移動させることができる。
【００３１】ｐ-Ｓｉ層の成長チャンバー４は、ウェハ
カセット１８と溶かし込み基板カセット３６を上下させ
る垂直方向の搬送系１９を持っている。垂直方向の搬送
系１９は、ルツボ１６に溜めたメルト１４中に、ウェハ
カセット１８と溶かし込み基板カセット３６を浸すこと
ができる。ヒーター１５は、メルト１４に高温をかける
ことにより、メルト１４を液体の状態に保つ。
【００３２】ｐ+Ｓｉ層の成長チャンバー３、搬送室
７、Ｓｉ原料供給室１０も、ｎ+Ｓｉ層の成長チャンバ
ー５、搬送室９、Ｓｉ原料供給室１２もその断面は、図
２と同じ構造をしている。
【００３３】図７は、図２の液相成長装置を動かすシー
ケンスを表すタイムチャートである。Ａは、１バッチ目
のウェハカセットの動きを表す。
【００３４】１バッチ目のウェハカセット１８は、最初
の２０分でローディングチャンバー１にロードされ、水
素アニール室２に搬送される。水素アニール室２は、ウ
ェハカセット１８の昇温に３０分かけ、水素アニールを
１０分おこなう。水素アニールは、水素雰囲気中で、約
１０４０℃でおこなう。また、水素アニール中または直
後に微量のＳｉＨ4（シラン）ガスを流し、多孔質Ｓｉ
層２９の表面性をよくしておいてもいい。
【００３５】そして、ウェハカセット１８をコア１３の
水平方向の搬送系２０を使いながらｐ+Ｓｉ層の成長チ
ャンバー３に移動させて、ウェハカセット１８が成長温
度になるまで、１０分保持する。このとき、メルト１４
が冷やされてｐ+Ｓｉが過飽和状態になる。ウェハカセ
ット１８をｐ+Ｓｉ層の成長チャンバー３に移動させる
前に、Ｓｉ原料供給室１０から搬送室７を通して、ｐ+
Ｓｉウェハなど保持した溶かし込み基板カセット３６を
高温にしたメルト１４に浸し、メルト１４内にｐ+Ｓｉ
を溶かしこんでおく。メルト１４の材料としては、Ｉ
ｎ，Ｓｎなどがある。そして、垂直方向の搬送系１９を
使って、ウェハカセット１８をメルト１４に浸し、メル
ト１４の温度を徐々に下げると、多孔質Ｓｉ層２９の表
面上にｐ+Ｓｉ層がエピタキシャル成長する。この成長
時間は、約１０分である。
【００３６】その後、ウェハカセット１８をメルト１４
から引き上げ、ｐ-Ｓｉ層の成長チャンバー４に移動さ
せ、同様に１０分保持し、メルト１４にｐ-Ｓｉの過飽
和をつける。このとき、同様に予めｐ-Ｓｉ基板を保持
した溶かし込み基板カセット３６を、メルト１４に浸
し、ｐ-Ｓｉをメルト１４に２０分溶かし込んでおく。
そして、ウェハカセット１８をメルト１４に浸し、メル
ト１４の温度を徐々に下げると、ｐ+Ｓｉ層２６の表面
上にｐ-Ｓｉ層２５がエピタキシャル成長する。この成
長時間は、約３０分である。この浸せき時間で、約３０
（μｍ）のｐ-Ｓｉ層２５が成長する。
【００３７】その後、ウェハカセット１８をメルト１４
から引き上げｎ+Ｓｉ層の成長チャンバー５に移動さ
せ、同様に１０分保持し、メルト１４にｎ+Ｓｉの過飽
和をつける。このとき、同様に予めｎ+Ｓｉ基板を保持
した溶かし込み基板カセット３０を、メルト１４に浸
し、ｎ+Ｓｉをメルト１４に２０分溶かし込んでおく。
そして、ウェハカセット１８をメルト１４に浸し、メル
ト１４の温度を徐々に下げると、ｐ-Ｓｉ層２５の表面
上にｎ+Ｓｉ層２４がエピタキシャル成長する。この成
長時間は、約１０分である。
【００３８】その後、ウェハカセット１８をメルト１４
から引き上げ、アンローディングチャンバー６に移動さ
せ、５５分冷却し室温に戻した後、最後の５分でウェハ
カセット１８を液相成長装置から取り出す 。
【００３９】Ｂは、２バッチ目のウェハカセットの動き
を表す。２バッチ目のウェハカセットも図７のタイムチ
ャートどおりに移動させ、１バッチ目のウェハカセット
と同様の動きなので、説明を省略する。実施形態１の液
相成長装置によれば、６０分ごとに新しいウェハカセッ
トの液相成長ができる。
【００４０】実施形態１の結晶成長方法によれば、図７
の１３０〜１４０分のように、ｐ+Ｓｉ層を成長させる
チャンバー３と、ｎ+Ｓｉ層を成長させるチャンバー５
で同時に液相成長をおこなっている。また、図７の１１
０〜１２０分のように、水素アニール室２でのアニール
処理とｐ-Ｓｉ層を成長させるチャンバー４での成長を
同時におこなっている。さらに、図７の５０〜６０分の
ように、水素アニール室２でのアニール処理とｐ+Ｓｉ
層を成長させるチャンバーでの半導体材料の溶かし込み
処理を同時におこなっている。
【００４１】図８は、液相成長装置の基板カセット１８
と基板カセット１８に設置した（１１１）Ｓｉウェハ２
８の斜視図である。Ｓｉウェハ２８上にエピタキシャル
成長させた太陽電池の活性層は、そのへき開方向を使っ
て、例えば図５（ｂ）に示す分離過程の後に正６角形に
切断する。このため、切断して捨ててしまう活性層の下
部のＳｉウェハ２８を基板カセット１８で抑えて、切断
後の太陽電池の活性層に凹凸がないようにする。また、
捨ててしまう部分の成長が遮られるので、メルト中のＳ
ｉの節約にもなる。
【００４２】図９は、切断する太陽電池の活性層の平面
図である。図９（ａ）は正六角形での切断を表し、図９
（ｂ）は正三角形での切断を表す。（１１１）Ｓｉウェ
ハの主なへき開方向は、以下の６方向である。
【００４３】
【数１】
【００４４】これらのへき開方向を使うと、図９（ａ）
の点線で示すような６角形や図９（ｂ）の点線で示すよ
うな３角形に切断しやすい。つまり、一致しない任意の
２本の切断線のなす角をθとすると、｜ｃｏｓθ｜＝１
／２または３1/2／２の切断角が出やすい。この様な切
断線を使えば、（１１１）Ｓｉウェハ上の単結晶活性層
にバリや異常な切断線を走らせることなくきれいに切断
できる。
【００４５】図９（ａ）のような正６角形に太陽電池を
切断した場合、図１０に示すように、隙間なく太陽電池
のユニットセル４３を埋めることができ一つのモジュー
ルにすることができる。このため、四角形に切断する場
合よりも、捨てる部分を少なくできるので、Ｓｉ原料を
有効利用することができる。尚、モジュールを矩形にす
るためには、モジュール端部のユニット４３を図１０の
４６のように半分に切断して、それぞれモジュール端部
に貼り付ける。
【００４６】図９（ｂ）のように３角形で切断した場合
は、三角形の外側の部分をさらに実線のように切断する
ことが好ましい。すると、図１１（ａ）のように太陽電
池の正三角形ユニットセル４４を並べたり、図１１
（ｂ）のように太陽電池の台形ユニットセル４５を並べ
たりしてモジュールにすることで、Ｓｉ原料を有効利用
することができる。
【００４７】それ以外にも、｜ｃｏｓθ｜＝１／２また
は３1/2／２の切断角を利用して、ひし形などの太陽電
池を幾何学的デザインにしながら、面積を有効利用する
ことができる。この活性層の切断方法は、多孔質Ｓｉ層
上のエピタキシャル層に限らず、（１１１）基板を使っ
た一般の半導体装置に適用できる。
【００４８】実施形態１によれば、Ｓｉウェハに（１１
１）基板を使用しているので、（１００）基板を使用す
る場合に比べて、多孔質層上の異常成長がなく、エピタ
キシャル層で多孔質層を覆いつくすことができる。この
ため、（１００）基板を使用する場合に比べて、歩留ま
りが格段に上がり、低コストで太陽電池を製造すること
ができる。また、（１１１）基板のへき開方向を使っ
て、太陽電池を切断すれば、捨ててしまう活性層の面積
が少なくなり、半導体の資源を有効利用できる。
【００４９】（実施形態２）実施形態２は、２槽型の液
相成長装置で太陽電池を製造する形態である。実施形態
２の太陽電池は、スルーホールを使って電極を形成す
る。図１２、図１３、図１４は、実施形態２の太陽電池
の製造工程を表す模式的な断面図であり、図１５は、実
施形態２の太陽電池の斜視図を表す。図中、４０はスル
ーホール、４１はＡｌ電極、４２は絶縁シート、４３は
絶縁領域、４４はスルーホール電極である。他の部材番
号は、以前に説明した部材と同じである。
【００５０】図１５のスルーホール電極４４は、ｎ+Ｓ
ｉ層２４に収集された伝導電子を負電極となるＳＵＳ基
板２７に移動させる役割をする。Ａｌ電極４１は、ｐ-
Ｓｉ層２５と接続していて、ＡｌとＳｉの焼成により接
続部は、ｐ+Ｓｉ層となっている。そして、太陽電池と
して働くときは、ｐ+Ｓｉ層に収集された正孔に正電極
となるＡｌ電極４１からの電子が供給される。
【００５１】実施形態２の太陽電池の製造工程について
説明する。まず、図１２（ａ）のように（１１１）Ｓｉ
ウェハ２８上に多孔質Ｓｉ層２９を形成する。多孔質Ｓ
ｉ層２９の形成方法は、実施形態１と同じである。つぎ
に、図１２（ｂ）のように、多孔質Ｓｉ層２９上にｐ-
Ｓｉ層２５を形成する。そのつぎに、図１２（ｃ）のよ
うに、ｐ-Ｓｉ層２５上にｎ+Ｓｉ層２４を形成する。
【００５２】このｐ-Ｓｉ層２５とｎ+Ｓｉ層２４を形成
する工程は、図１６のような２槽型の液相成長装置を使
う。ｐ-Ｓｉ層の成長チャンバー４、搬送室８、Ｓｉ原
料供給室１１と、ｎ+Ｓｉ層の成長チャンバー５、搬送
室９、Ｓｉ原料供給室１２の断面は、図１と同様の構造
である。
【００５３】ｐ-Ｓｉ層２５とｎ+Ｓｉ層２４を形成する
工程のシーケンスを図１７で表す。Ａは、１バッチ目の
ウェハカセットの動きを表す。
【００５４】１バッチ目のウェハカセットは、最初の２
０分でローディングチャンバー１にロードされ、水素ア
ニール室２に搬送される。水素アニール室２は、ウェハ
カセット１８の昇温に３０分かけ、水素アニールを１０
分おこなう。水素アニールは、水素雰囲気中で、約１０
４０℃でおこなう。
【００５５】そして、ウェハカセット１８をコア１３の
水平方向の搬送系２０を使いながら水素アニール室２か
らｐ-Ｓｉ層の成長チャンバー４に移動させて、ウェハ
カセット１８が成長温度になるまで、１０分保持する。
このとき、メルト１４が冷やされてｐ-Ｓｉが過飽和状
態になる。ウェハカセット１８をｐ-Ｓｉ層の成長チャ
ンバー４に移動させる前に、Ｓｉ原料供給室１１から搬
送室８を通して、ｐ-Ｓｉウェハなどを保持した溶かし
込み基板カセットを高温にしたメルト１４に浸せきさせ
ておき、メルト１４内にｐ-Ｓｉを溶かしこんでおく。
そして、ウェハカセット１８をメルト１４に浸し、メル
ト１４の温度を徐々に下げると、多孔質Ｓｉ層２９の表
面上にｐ-Ｓｉ層２５がエピタキシャル成長する。この
成長時間は、約３０分である。この浸せき時間で、約３
０μｍのｐ-Ｓｉ層２５が図１２（ｂ）の断面図ように
成長する。
【００５６】つぎに、ウェハカセット１８をコア１３の
水平方向の搬送系２０を使いながらｐ-Ｓｉ層の成長チ
ャンバー４からｎ+Ｓｉ層の成長チャンバー５に移動さ
せて、ウェハカセット１８が成長温度になるまで、１０
分保持する。このとき、メルト１４が冷やされてｎ+Ｓ
ｉが過飽和状態になる。メルト１４をｎ+Ｓｉで過飽和
状態にするために、ウェハカセット１８をｐ-Ｓｉ層の
成長チャンバー４に移動させる前に、Ｓｉ原料供給室１
１から搬送室８を通して、ｐ-Ｓｉウェハなどを保持し
た溶かし込み基板カセットを高温にしたメルト１４に浸
しておき、メルト１４内にｎ+Ｓｉを溶かしこんでお
く。そして、ウェハカセット１８をメルト１４に浸し、
メルト１４の温度を徐々に下げると、ｐ-Ｓｉ層２５の
表面上にｎ+Ｓｉ層２４が断面図の図１２（ｃ）のよう
にエピタキシャル成長する。この成長時間は、約１０分
である。
【００５７】その後、ウェハカセット１８をコア１３の
搬送系を使って、ｎ+Ｓｉ層の成長チャンバー５からア
ンローディングチャンバー６に移動させる。そして、５
５分冷却して、５分でウェハカセット１８を取り出す。
【００５８】図１７のＢは、２バッチ目のウェハカセッ
トの移動を表す。Ａの１バッチ目のウェハカセットと同
様の動きなので、説明を省略する。実施形態２の液相成
長装置は、６０分ごとに１バッチの液相成長を終了させ
ることができる。
【００５９】以上に説明したようなエピタキシャルＳｉ
層２４，２５の成長が終わった後、図１２（ｄ）のよう
に表面から、レーザなどで、スルーホール４０をエピタ
キシャルＳｉ層２４，２５を貫くように開け、多孔質Ｓ
ｉ層２９を露出させる。そして、この基板をフッ酸と過
酸化水素水の混合液などのウェットエッチング液に浸
す。すると、図１３（ａ）の矢印のようにスルーホール
４０からウェットエッチング液が浸透し、多孔質Ｓｉ層
２９が選択的にエッチングされる。すると、図１３
（ｂ）のように、Ｓｉウェハ２８とエピタキシャルＳｉ
層２４，２５が分離できる。
【００６０】Ｓｉウェハ２８は、再び陽極化成をするこ
とによって、図１２（ａ）のように表面に多孔質Ｓｉ層
２９を形成して、再び図１２〜図１４の製造工程に投入
して、何度もＳｉウェハを利用する。この方法により、
一枚のＳｉウェハから、１００枚程度、ウェハサイズの
太陽電池が製造できる。
【００６１】その後、ｐ-Ｓｉ層２５の裏面にＡｌ電極
４１となるＡｌシートを貼り合わせ、図１３（ｃ）のよ
うな断面構造にする。そして、Ａｌ電極４１の裏に、Ａ
ｌ電極４１と接するように絶縁シート４２を貼り合わ
せ、図１３（ｄ）の断面図のような構造にする。そし
て、再びレーザをスルーホール４０に位置合わせして照
射してＡｌ電極４１と絶縁シート４２に穴を図１３
（ｅ）のように開ける。
【００６２】つぎに、図１４（ａ）のように、スルーホ
ールの壁に絶縁領域４３を形成する。この絶縁領域４３
は、一旦、スルーホール４０に絶縁材料を充填した後、
レーザを使って穴を開けるなどする。そして、図１４
（ｂ）のように、絶縁シート４２の接するように、ＳＵ
Ｓ基板２７を貼り合わせる。そして、Ｃｕペーストなど
でスルーホール４０をドッティングなどの方法で埋めて
スルーホール電極４４を図１４（ｃ）のように形成す
る。そして、図１４（ｄ）のようにｎ+Ｓｉ層２４の表
面にＴｉＯ2との反射防止膜２３を塗布することによっ
て、太陽電池の完成となる。
【００６３】実施形態２の液相成長装置では、図１７の
１１０〜１２０分のように、水素アニール室２でのアニ
ール処理とｐ-Ｓｉ層を成長させるチャンバー４での成
長を同時におこなっている。さらに、図１７の５０〜６
０分のように、水素アニール室２でのアニール処理とｐ
+Ｓｉ層を成長させるチャンバーでの半導体材料の溶か
し込み処理を同時におこなっている。実施形態２によれ
ば、コンタクト電極をスルーホールコンタクトでおこな
うので、シャドーロスが少なく、効率のいい太陽電池が
できる。
【００６４】（実施形態３）実施形態３は、５槽型の液
相成長装置で太陽電池を製造する形態である。実施形態
３の太陽電池の製造方法と構造は、図１２〜図１５を使
って示した実施形態２の太陽電池と同じである。
【００６５】図１８は、実施形態３の液相成長装置の上
から見た模式的な平面図であり、図１９は図１８の液相
成長装置を動かすシーケンスのタイムチャートである。
実施形態３の液相成長装置は、ｐ-Ｓｉ層の成長チャン
バーが３槽あり、ｎ+Ｓｉ層の成長チャンバーが２槽あ
る。このため、液相成長室は、５槽あることになる。図
１８の４，４’，４”はすべてｐ-Ｓｉ層の成長チャン
バーであり、それぞれに合わせて搬送室８，８’，８”
とＳｉ原料供給室１１，１１’，１１”がある。図１８
の５，５’はｎ+Ｓｉ層の成長チャンバーであり、それ
ぞれに合わせて搬送室９，９’とＳｉ原料供給室１２，
１２’がある。また、１はローディングチャンバーで１
部屋あり、２は水素アニール室で２部屋あり、６はアン
ローディングチャンバーで３部屋ある。１３はコアであ
り、１〜６のそれぞれの部屋や成長チャンバーにウェハ
カセットを搬送する搬送系がその内部にある。
【００６６】実施形態３の液相成長装置を使って、液相
成長をさせるとき、図１２（ａ）のようにＳｉウェハ２
８上に多孔質Ｓｉ層２９がある基板を、実施形態１で説
明したような陽極化成の方法を用いて形成する。つぎ
に、図１２（ｂ）のように、多孔質Ｓｉ層２９上にｐ-
Ｓｉ層２５を形成する。そのつぎに、図１２（ｃ）のよ
うに、ｐ-Ｓｉ層２５上にｎ+Ｓｉ層２４を形成する。
【００６７】このｐ-Ｓｉ層２５とｎ+Ｓｉ層２４を形成
する工程は、図１８で説明した５槽型の液相成長装置を
使う。ｐ-Ｓｉ層の成長チャンバー４，４’，４”、搬
送室８，８’，８”、Ｓｉ原料供給室１１，１１’，１
１”と、ｎ+Ｓｉ層の成長チャンバー５，５’、搬送室
９，９’、Ｓｉ原料供給室１２，１２’の断面は、図１
と同様の構造である。
【００６８】ｐ-Ｓｉ層２５とｎ+Ｓｉ層２４を形成する
工程のシーケンスを図１９で表す。Ａは、１バッチ目の
ウェハカセットの動きを表す。
【００６９】１バッチ目のウェハカセットは、最初の２
０分でローディングチャンバー１にロードされ、水素ア
ニール室２に搬送される。水素アニール室２は、ウェハ
カセット１８の昇温に３０分かけ、水素アニールを１０
分おこなう。水素アニールは、水素雰囲気中で、約１０
４０℃でおこなう。
【００７０】そして、ウェハカセット１８をコア１３の
水平方向の搬送系２０を使いながら水素アニール室２か
らｐ-Ｓｉ層の成長チャンバー４に移動させて、ウェハ
カセット１８が成長温度になるまで、１０分保持する。
このとき、メルト１４が冷やされてｐ-Ｓｉが過飽和状
態になる。ウェハカセット１８をｐ-Ｓｉ層の成長チャ
ンバー４に移動させる前に、Ｓｉ原料供給室１１から搬
送室８を通して、ｐ-Ｓｉウェハなど保持した溶かし込
み基板カセットを高温にしたメルト１４に浸せきさせて
おき、メルト１４内にｐ-Ｓｉを溶かしこんでおく。そ
して、ウェハカセット１８をメルト１４に浸せきさせ、
メルト１４の温度を徐々に下げると、多孔質Ｓｉ層２９
の表面上にｐ-Ｓｉ層２５がエピタキシャル成長する。
この成長時間は、約３０分である。この浸せき時間で、
約３０（μｍ）のｐ-Ｓｉ層２５が図１２（ｂ）の断面
図ように成長する。
【００７１】つぎに、ウェハカセット１８をコア１３の
水平方向の搬送系２０を使いながらｐ-Ｓｉ層の成長チ
ャンバー４からｎ+Ｓｉ層の成長チャンバー５に移動さ
せて、ウェハカセット１８が成長温度になるまで、１０
分保持する。このとき、メルト１４が冷やされてｎ+Ｓ
ｉが過飽和状態になる。メルト１４をｎ+Ｓｉで過飽和
状態にするために、ウェハカセット１８をｐ-Ｓｉ層の
成長チャンバー４に移動させる前に、Ｓｉ原料供給室１
１から搬送室８を通して、ｐ-Ｓｉウェハなど保持した
溶かし込み基板カセットを高温にしたメルト１４に浸
し、メルト１４内にｎ +Ｓｉを溶かしこんでおく。そし
て、ウェハカセット１８をメルト１４に浸し、メルト１
４の温度を徐々に下げると、ｐ-Ｓｉ層２５の表面上に
ｎ+Ｓｉ層２４が断面図の図１２（ｃ）のようにエピタ
キシャル成長する。この成長時間は、約１０分である。
【００７２】その後、ウェハカセット１８をコア１３の
搬送系を使って、ｎ+Ｓｉ層の成長チャンバー５からア
ンローディングチャンバー６に移動させる。そして、５
５分冷却して、５分でウェハカセット１８を取り出す。
【００７３】図１９のＢは２バッチ目のウェハカセット
の移動、Ｃは３バッチ目のウェハカセットの移動、Ｄは
４バッチ目のウェハカセットの移動を表す。Ｂの２バッ
チ目のウェハカセットは、水素アニール室２で水素アニ
ールした後、ｐ-Ｓｉ層の成長チャンバー４’に移送さ
れ、Ａの１バッチ目の同様の工程でｐ-Ｓｉ層の成長の
後、ｎ+Ｓｉ層の成長チャンバー５’に移送されてｎ+Ｓ
ｉ層を成長させる。
【００７４】Ｃの３バッチ目は、ｐ-Ｓｉ層の成長チャ
ンバー４”、ｎ+Ｓｉ層の成長チャンバー５の順に移送
される。
【００７５】Ｄの４バッチ目のウェハカセットは、ｐ-
Ｓｉ層の成長チャンバー４、ｎ+Ｓｉ層の成長チャンバ
ー５’の順に移送される。
【００７６】水素アニール室２が２つあり、アンローデ
ィングチャンバー６が３つあるのは、それぞれ、同時に
２カセット、３カセット入れらるようにするためであ
る。実施形態３の液相成長装置は、２０分ごとに１バッ
チの液相成長を終了させることができる。その後の太陽
電池の製造工程は、実施形態１と同様である。
【００７７】実施形態３の液相成長装置では、図１９の
１３０〜１４０分のように、ｐ-Ｓｉ層を成長させるチ
ャンバー４と、ｐ-Ｓｉ層を成長させるチャンバー４”
と、ｎ+Ｓｉ層を成長させるチャンバー５’で同時に液
相成長をおこなっている。また、図１９の１１０〜１２
０分のように、水素アニール室２でのアニール処理とｐ
-Ｓｉ層を成長させるチャンバー４”での成長を同時に
おこなっている。さらに、図１９の５０〜６０分のよう
に、水素アニール室２でのアニール処理とｐ-Ｓｉ層を
成長させるチャンバー４での半導体材料の溶かし込み処
理を同時におこなっている。実施形態３の液相成長装置
は、成長に時間のかかるｐ-Ｓｉ層を成長させるチャン
バーを３つ設けて、成長のスループットを上げている。
このため、高いスループットで太陽電池の製造ができ
る。
【００７８】
【実施例】（実施例１）多孔質Ｓｉ層上に液相でエピタ
キシャル成長させた。
【００７９】まず、５インチのｐ型（１１１）Ｓｉウェ
ハ（抵抗率０．０１〜０．０２Ωｃｍ）の表面を多孔質
Ｓｉ層にした。この工程は、図６（ｂ）の陽極化成装置
を使っておこなった。
【００８０】そして、この多孔質Ｓｉ層上に液相成長法
でエピタキシャル成長させた。このとき、図２０，２１
に示すようなスライディングボート方式の液相成長法を
用いた。スライディングボート方式の液相成長法では、
スライディングボート中に、多孔質Ｓｉ層を有するＳｉ
ウェハ、インジウム（Ｉｎ）メルト、溶かし込み用のＳ
ｉウェハをセットした。
【００８１】図２０（ａ）は、スライディングボートの
模式的な断面図であり、標準位置になっている。図中、
４１は上部ボート、４２は下部ボートである。他の部材
は前述のものと同じである。
【００８２】まず、図２０（ａ）の標準位置でボートご
と、多孔質Ｓｉ層を有するウェハ２８、メルト１４、溶
かし込みＳｉ基板３７を、Ｈ2中で、１０４０℃、１分
アニールをおこなった。その後、図２０（ｂ）のよう
に、９６０℃でＩｎメルト１４に溶かし込み基板３７か
らＳｉを１時間溶かし込んだ。そして、図２１（ａ）の
ように、標準位置にもどし、メルト１４と溶かし込み基
板３７を離した。その後、ボートの温度を９５０℃まで
下げ、メルト１４中のＳｉを過飽和状態にした。そし
て、図２１（ｂ）のように、上部ボート４１をずらし、
９５０℃から９４０℃まで徐冷し、多孔質Ｓｉ層上にエ
ピタキシャルＳｉ層を成長させた。そして、図２０
（ａ）のように、ボートを標準位置まで戻し、室温にし
てから、Ｓｉウェハ２８を取り出した。
【００８３】その取り出したＳｉウェハ２８の走査型電
子顕微鏡（ＳＥＭ）による断面写真を図２２に示す。図
２２（ａ）において、実線Ｂより上は表面で、実線Ｂよ
り下は断面である。実線Ｂと実線Ｃの間にエピタキシャ
ルＳｉ層があり、実線Ｃより下に多孔質Ｓｉ層がある。
エピタキシャルＳｉ層は、多孔質Ｓｉ層を完全に覆い尽
くしており、その表面は平坦になっている。図２２
（ｂ）は、図２２（ａ）よりも拡大した断面ＳＥＭ写真
である。実線Ｃより下部に穴の空いた多孔質Ｓｉ層があ
り、実線Ｃより上部にきれいにエピタキシャルＳｉ層が
成長できている。このため、この基板を、その後の工程
に回すことができ、エピタキシャルＳｉ層を活性層とす
る半導体装置を安定して提供することができる。
【００８４】（比較例）ｐ型の（１００）Ｓｉウェハを
実施例１と同じ条件で、陽極化成、液相成長をおこなっ
た場合、前述の様に図２３に示すような成長になった。
つまり、多孔質Ｓｉ層をエピタキシャルＳｉが覆い尽く
さず、多孔質Ｓｉ層が表面に露出したままになってい
る。また、エピタキシャルＳｉは、ピラミッド状に固ま
って成長してしまい、この基板を、そのまま次の工程に
回すことはできない。
【００８５】（実施例２）本発明で用いる多孔質半導体
の主面が厳密な（１１１）面でなくてもよいことを示す
ために以下の実験を行なった。
【００８６】５インチのｐ型（１１１）シリコンウェハ
としては、主面の厳密な（１１１）面からの傾きがＸ方
向０°０３′、Ｙ方向０°００′のもの（以下ウェハＡ
とする）、Ｘ方向０°００′、Ｙ方向０°０８′のもの
（以下ウェハＢとする）、Ｘ方向０°１２′、Ｙ方向０
°２４′のもの（以下ウェハＣとする）を用いた。この
時、Ａ,Ｂ,Ｃのどのウェハもオリエンテーションフラッ
トは以下の面にある。
【００８７】
【数２】
【００８８】また、Ｈ2のアニール時間は１５分、溶か
し込み時間は１時間４０分、除冷は９５０℃から７１０
℃まで、陽極化成の条件は、１．０Ａで１０分の後２．
８Ａで１００秒とした。その他の条件は実施例１と同様
とした。
【００８９】その結果、積層欠陥密度はウェハＡを用い
た場合５．８×１０2ｃｍ-2、ウェハＢを用いた場合
１．２×１０4ｃｍ-2、ウェハＣを用いた場合５．６×
１０5ｃｍ-2であった。また、いずれのウェハを用いた
場合にもエピタキシャル成長層の連続性は良好であっ
た。以上の結果から、多孔質半導体の主面が厳密な（１
１１）面でなくても良好なエピタキシャル成長層が得ら
れることがわかった。
【００９０】
【発明の効果】本発明の多孔質半導体の主面を（１１
１）面にした、エピタキシャル結晶成長方法によれば、
異常成長がなく安定して、多孔質半導体の表面をエピタ
キシャル層で覆い尽くすことができる。このため、（１
００）基板を使用する場合に比べて、歩留まりが格段に
上がり、低コストで太陽電池などの半導体装置を製造す
ることができる。
【００９１】また、光電変換に用いる活性層の主面が
（１１１）面であることを特徴とする半導体装置によれ
ば、（１１１）基板のへき開方向を使って切断できるの
で、捨ててしまう活性層の面積が少なくなり、半導体の
資源を有効利用できる。
【図面の簡単な説明】
【図１】図２のＡＡ’断面図である。
【図２】実施形態１の液相成長装置の上面から見た模式
的な平面図である。
【図３】実施形態１で製造する太陽電池を示す図であ
り、図３（ａ）は模式的な斜視図、 図３（ｂ）は模式
的な断面図である。
【図４】実施形態１の太陽電池の製造工程を表す模式的
な断面図である。
【図５】実施形態１の太陽電池の製造工程を表す模式的
な断面図である。
【図６】陽極化成装置の模式的な断面図である。
【図７】実施形態１の液相成長のシーケンスを表すタイ
ムチャートである。
【図８】ウェハカセットとＳｉウェハの模式的な斜視図
である。
【図９】実施形態１の太陽電池の切断の方法を説明する
ための模式的な平面図である。
【図１０】実施形態１の太陽電池のユニットセルの並べ
方を表す平面図である。
【図１１】実施形態１の太陽電池のユニットセルの並べ
方を表す平面図である。
【図１２】実施形態２の太陽電池の製造工程を表す模式
的な断面図である。
【図１３】実施形態２の太陽電池の製造工程を表す模式
的な断面図である。
【図１４】実施形態２の太陽電池の製造工程を表す模式
的な断面図である。
【図１５】実施形態２の太陽電池の模式的な斜視図であ
る。
【図１６】実施形態２の液相成長装置の上面から見た模
式的な平面図である。
【図１７】実施形態２の液相成長のシーケンスを表すタ
イムチャートである。
【図１８】実施形態３の液相成長装置の上面から見た模
式的な平面図である。
【図１９】実施形態３の液相成長のシーケンスを表すタ
イムチャートである。
【図２０】実施例の液相成長装置の模式的な断面図であ
る。
【図２１】実施例の液相成長装置の模式的な断面図であ
る。
【図２２】実施例１のＳｉウェハの走査型電子顕微鏡
（ＳＥＭ）による断面写真である。
【図２３】比較例１のＳｉウェハの走査型電子顕微鏡
（ＳＥＭ）による断面写真である。
【図２４】従来の太陽電池の製造工程を表す模式的な断
面図である。
【符号の説明】
１ ローディングチャンバー ２ 水素アニール室 ３ ｐ+Ｓｉ層の成長チャンバー ４ ｐ-Ｓｉ層の成長チャンバー ５ ｎ+Ｓｉ層の成長チャンバー ６ アンローディングチャンバー ７，８，９ 搬送室 １０，１１，１２ Ｓｉ原料供給室 １３ コア １４ メルト １５ ヒーター １６ ルツボ １７ ゲートバルブ １８ カセット １９ 搬送系（垂直方向） ２１ グリッド電極 ２２ フィンガー ２３ 反射防止層 ２４ ｎ+Ｓｉ層 ２５ ｐ-Ｓｉ層 ２６ ｐ+Ｓｉ層 ２７ ＳＵＳ基板 ２８ Ｓｉウェハ ２９ 多孔質Ｓｉ層 ３１ フッ酸系のエッチング液 ３２，３３ 金属電極 ３４ Ｏリング ３６ 溶かし込み基板カセット ３７ 溶かし込み基板 ４１ 上部ボート ４２ 下部ボート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浮世 典孝 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 岩▼崎▲ 由希子 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 水谷 匡希 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 中川 克己 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 多孔質半導体上にエピタキシャル半導体
    層を形成する結晶成長方法において、前記多孔質半導体
    の主面は、（１１１）面であることを特徴とする結晶成
    長方法。
  2. 【請求項２】 前記主面の厳密な（１１１）面からのず
    れが２４′以内であることを特徴とする請求項１記載の
    結晶成長方法。
  3. 【請求項３】 前記多孔質半導体は、（１１１）面の主
    面を有するＳｉウェハを陽極化成することによって形成
    することを特徴とする請求項１に記載の結晶成長方法。
  4. 【請求項４】 結晶成長に、液相成長法を使用すること
    を特徴とする請求項１に記載の結晶成長方法。
  5. 【請求項５】 半導体基板の表面に多孔質半導体を形成
    し、前記多孔質半導体上に活性層として用いるエピタキ
    シャル半導体層を形成する半導体装置の製造方法におい
    て、前記半導体基板の主面は、（１１１）面であること
    を特徴とする半導体装置の製造方法。
  6. 【請求項６】 前記主面の厳密な（１１１）面からのず
    れが２４′以内であることを特徴とする請求項５記載の
    半導体装置の製造方法。
  7. 【請求項７】 光電変換に用いる活性層の主面が（１１
    １）面であることを特徴とする半導体装置。
  8. 【請求項８】 前記主面の厳密な（１１１）面からのず
    れが２４′以内であることを特徴とする請求項７記載の
    半導体装置。
  9. 【請求項９】 前記活性層中に、一致しない任意の２本
    の切断線のなす角をθとすると、｜ｃｏｓθ｜＝１／２
    または３1/2／２の切断線があることを特徴とする請求
    項７に記載の半導体装置。
JP11188466A 1998-07-03 1999-07-02 結晶成長方法および、半導体装置とその製造方法 Abandoned JP2000100738A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CNB991113934A CN1151543C (zh) 1998-07-03 1999-07-02 半导体器件及其制造方法
JP11188466A JP2000100738A (ja) 1998-07-03 1999-07-02 結晶成長方法および、半導体装置とその製造方法
US09/346,678 US20020106874A1 (en) 1998-07-03 1999-07-02 Crystal growth process, semiconductor device, and its production process
EP99112809A EP0969499A3 (en) 1998-07-03 1999-07-02 Crystal growth process for a semiconductor device
AU37959/99A AU751353B2 (en) 1998-07-03 1999-07-02 Crystal growth process, semiconductor device, and its production process
CNA2003101149123A CN1495915A (zh) 1998-07-03 1999-07-02 光电转换元件
US10/259,285 US20030042578A1 (en) 1998-07-03 2002-09-30 Crystal growth process, semiconductor device, and its production process

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20288798 1998-07-03
JP10-202887 1998-07-03
JP11188466A JP2000100738A (ja) 1998-07-03 1999-07-02 結晶成長方法および、半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2000100738A true JP2000100738A (ja) 2000-04-07

Family

ID=26504945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11188466A Abandoned JP2000100738A (ja) 1998-07-03 1999-07-02 結晶成長方法および、半導体装置とその製造方法

Country Status (5)

Country Link
US (2) US20020106874A1 (ja)
EP (1) EP0969499A3 (ja)
JP (1) JP2000100738A (ja)
CN (2) CN1151543C (ja)
AU (1) AU751353B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621094B2 (en) 2000-06-07 2003-09-16 Fuji Photo Film Co., Ltd. Radiation image read-out method and apparatus
JP2007123848A (ja) * 2005-09-30 2007-05-17 Sanyo Electric Co Ltd 太陽電池モジュールの製造方法、太陽電池セルおよび太陽電池モジュール

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982178B2 (en) * 2002-06-10 2006-01-03 E Ink Corporation Components and methods for use in electro-optic displays
CN1295753C (zh) * 2001-08-09 2007-01-17 夏普株式会社 薄片制造设备、薄片制造方法和太阳能电池
US8049947B2 (en) 2002-06-10 2011-11-01 E Ink Corporation Components and methods for use in electro-optic displays
US7843621B2 (en) 2002-06-10 2010-11-30 E Ink Corporation Components and testing methods for use in the production of electro-optic displays
AU2003265922A1 (en) * 2002-09-03 2004-03-29 E Ink Corporation Electro-optic displays
US7839564B2 (en) 2002-09-03 2010-11-23 E Ink Corporation Components and methods for use in electro-optic displays
DE10350643B4 (de) * 2003-10-29 2008-12-04 Infineon Technologies Ag Verfahren zur Herstellung einer antireflektierenden Oberfläche auf optischen integrierten Schaltkreisen
US20080043318A1 (en) 2005-10-18 2008-02-21 E Ink Corporation Color electro-optic displays, and processes for the production thereof
JP2008235521A (ja) 2007-03-20 2008-10-02 Sanyo Electric Co Ltd 半導体基板の割断方法及び太陽電池の割断方法並びに太陽電池
CN101684568B (zh) * 2008-09-26 2012-07-18 中国砂轮企业股份有限公司 外延成长方法
US8906218B2 (en) 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
US9076642B2 (en) 2009-01-15 2015-07-07 Solexel, Inc. High-Throughput batch porous silicon manufacturing equipment design and processing methods
EP2427914A4 (en) * 2009-05-05 2013-06-05 Solexel Inc HIGH PRODUCTION PLANT FOR THE PRODUCTION OF POROUS SEMICONDUCTORS
EP2534700A4 (en) 2010-02-12 2015-04-29 Solexel Inc DOUBLE-SIDED REUSABLE SHAPE FOR MANUFACTURING SEMICONDUCTOR SUBSTRATES FOR MANUFACTURING PHOTOVOLTAIC CELLS AND MICROELECTRONIC DEVICES
CN101958371B (zh) * 2010-10-13 2011-11-23 中国科学院深圳先进技术研究院 铜铟镓硒薄膜太阳能电池制备装置
CN108456930A (zh) * 2018-02-24 2018-08-28 常熟华融太阳能新型材料有限公司 一种多晶硅铸锭用多孔硅籽晶及其制备方法和应用
CN115000218A (zh) * 2022-06-01 2022-09-02 保定嘉盛光电科技股份有限公司 一种超薄晶体硅太阳电池及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089705A (en) * 1976-07-28 1978-05-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Hexagon solar power panel
US5362682A (en) * 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JPS60140880A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 太陽電池の製造方法
US4818337A (en) * 1986-04-11 1989-04-04 University Of Delaware Thin active-layer solar cell with multiple internal reflections
JP2501118B2 (ja) * 1988-06-17 1996-05-29 忠弘 大見 半導体装置の製造方法
JPH0795602B2 (ja) * 1989-12-01 1995-10-11 三菱電機株式会社 太陽電池及びその製造方法
US5073983A (en) * 1990-03-05 1991-12-17 Motorola, Inc. Optical communication system with reduced distortion
US5135884A (en) * 1991-03-28 1992-08-04 Sgs-Thomson Microelectronics, Inc. Method of producing isoplanar isolated active regions
EP1251556B1 (en) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621094B2 (en) 2000-06-07 2003-09-16 Fuji Photo Film Co., Ltd. Radiation image read-out method and apparatus
JP2007123848A (ja) * 2005-09-30 2007-05-17 Sanyo Electric Co Ltd 太陽電池モジュールの製造方法、太陽電池セルおよび太陽電池モジュール

Also Published As

Publication number Publication date
AU3795999A (en) 2000-01-20
EP0969499A2 (en) 2000-01-05
EP0969499A3 (en) 2001-10-24
AU751353B2 (en) 2002-08-15
CN1151543C (zh) 2004-05-26
US20020106874A1 (en) 2002-08-08
CN1244724A (zh) 2000-02-16
CN1495915A (zh) 2004-05-12
US20030042578A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
JP2000100738A (ja) 結晶成長方法および、半導体装置とその製造方法
US6602767B2 (en) Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US6756289B1 (en) Method of producing semiconductor member and method of producing solar cell
US6190937B1 (en) Method of producing semiconductor member and method of producing solar cell
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
JP3492142B2 (ja) 半導体基材の製造方法
US6331208B1 (en) Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6500731B1 (en) Process for producing semiconductor device module
JP3501606B2 (ja) 半導体基材の製造方法、および太陽電池の製造方法
JPH11214720A (ja) 薄膜結晶太陽電池の製造方法
US6802900B2 (en) Liquid phase growth methods and liquid phase growth apparatus
US6231667B1 (en) Liquid phase growth method and liquid phase growth apparatus
JP2000036609A (ja) 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法
JP3647176B2 (ja) 半導体基材及び太陽電池の製造方法及びその製造装置
JPH04333288A (ja) 太陽電池の製造方法
JP2001093849A (ja) 液相成長法、エピタキシャル基体の製造方法、および太陽電池の製造方法
JP4161380B2 (ja) 薄膜半導体および半導体装置の製造方法
JP2000223725A (ja) 光電変換装置および半導体層の分離方法
JP2005268683A (ja) 太陽電池の製造方法および太陽電池
JPH10270670A (ja) 薄膜半導体の製造方法
JPH11238691A (ja) 液相成長方法及び液相成長装置
JPH11330518A (ja) 薄膜半導体の分離方法、光電変換装置の製造方法および太陽電池
JP2002237607A (ja) 多孔質層の転写方法、半導体素子の製造方法及び太陽電池の製造方法
JPH04261069A (ja) 太陽電池の製造方法
JPH1084126A (ja) 半導体素子及び太陽電池

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050812