JPH10270670A

JPH10270670A - 薄膜半導体の製造方法

Info

Publication number: JPH10270670A
Application number: JP9073790A
Authority: JP
Inventors: Hiroshi Inakanaka; 博士田舎中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-03-26
Filing date: 1997-03-26
Publication date: 1998-10-09
Anticipated expiration: 2017-03-26
Also published as: JP3963030B2

Abstract

(57)【要約】【課題】従来のＳＯＩ構造による薄膜半導体の製造方
法における材料の損失、膜厚の高精度の制御等の課題の
解決を図る。【解決手段】半導体基体１１表面を陽極化成処理工程
を経て、分離層が形成された多孔質層１２を形成する工
程と、半導体膜１３の成膜工程と、この半導体膜を有す
る半導体基体を、半導体膜側において支持基板１５とア
ニールによって接合する接合工程と、分離層によって、
支持基板１５に接合された半導体膜１３４を、上記半導
体基体１１から分離する分離工程とを経て薄膜半導体を
製造する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、いわゆるＳＯＩ(S
emiconductor on Insulator)構造による薄膜半導体を得
る場合に適用して好適な薄膜半導体の製造方法に係わ
る。

【０００２】

【従来の技術】例えば各種単体半導体装置、例えばトラ
ンジスタ、発光素子、太陽電池、更にこれら半導体素子
が複数形成されてなる半導体集積回路等の半導体装置を
構成する場合において、しばしばＳＯＩ構造等の薄膜半
導体構造をとする。

【０００３】このようなＳＯＩ構造の薄膜半導体を製造
する方法としては、例えば２枚の半導体基板の、例えば
一方の半導体基板に絶縁層を形成して置き、この絶縁層
を介して両半導体基板を接合して一方の半導体基板を所
要の厚さに研磨してこの肉薄化された半導体基板による
薄膜半導体が形成されたＳＯＩ型の薄膜半導体を得る方
法等が知られている。しかしがら、この方法によるとき
は、半導体基板の研磨による材料の損失が大であるこ
と、また薄膜化の厚さの制御に問題が生じる。

【０００４】あるいは、２枚の半導体基板の接合による
ものの、その一方の基板に予め所要の深さに酸素のイオ
ン注入層を形成し、両半導体基板の接合後にアニールを
施すことによってこのイオン注入層において分離すると
いう方法の提案もなされている。しかしながら、この方
法によるときは、薄膜半導体の厚さが、イオン注入の深
さに依存することから、比較的膜厚の大きい薄膜半導体
を得難いとか、イオン注入に伴う製造装置が大掛かりに
なる。

【０００５】

【発明が解決しようとする課題】本発明は、このような
例えば薄膜半導体および薄膜半導体装置等を、容易に、
量産的に製造することのできる方法を先に例えば特願平
９−５３３５４号出願、特願平９−６３１３５号出願等
において提供した。これらの方法は、半導体基体表面に
高多孔率層を分離層とする多孔質層、あるいは空洞層に
よる分離層を形成し、この分離層における分離によって
薄膜半導体等を得るというものである。

【０００６】本発明においては、この方法による特徴に
加え、さらに上述した従来のＳＯＩ構造による薄膜半導
体の製造方法における諸問題、すなわち材料の損失、膜
厚の高精度の制御等の課題の解決を図った薄膜半導体の
製造方法を提供する。

【０００７】

【課題を解決するための手段】本発明においては、半導
体基体表面を陽極化成処理工程を経て、分離層が形成さ
れた多孔質層を形成する工程と、半導体膜の成膜工程
と、この半導体膜を有する半導体基体を、上記半導体膜
側において支持基板とアニールによって接合する接合工
程と、分離層によって、上記支持基板に接合された半導
体膜を、上記半導体基体から分離する分離工程とを経て
薄膜半導体を製造する。

【０００８】上述した本発明方法によれば、半導体基体
表面自体を陽極化成によって変化させて分離層を形成す
るものであるので、分離層の形成を容易に、大掛かりな
装置を必要とせずに形成することができる。

【０００９】また、本発明方法においては、最終的に形
成する薄膜半導体は、半導体膜によって構成されるもの
であり、この成膜による半導体膜の厚さの制御は高精度
をもって行うことができることから、最終的に得る薄膜
半導体の厚さは、過不足なく十分に薄く、あるいはいわ
ゆる厚膜半導体と称される程度に厚い膜厚とすることも
できる。

【００１０】また、本発明方法によれば、半導体基体
に、分離層の形成を行い、これの上に半導体膜の成膜を
なすものであるので、半導体基体を研磨して薄膜化する
場合おける半導体材料の損失、すなわち無駄を回避する
ことができる。

【００１１】さらに、この半導体基体は、半導体膜の分
離後においては、他の半導体基体上に形成された半導体
膜に対する支持基板として用いることができ、全く材料
の無駄を回避できるものである。

【００１２】

【発明の実施の形態】本発明においては、上述したよう
に、半導体基体表面を陽極化成処理工程を経て、互いに
多孔率（ポロシティ）が異なる２層以上の層からな分離
層が形成された多孔質層を形成する工程と、半導体膜の
成膜工程と、この半導体膜を有する半導体基体を、半導
体膜側において支持基板とアニールによって接合する接
合工程と、分離層によって、支持基板に接合された半導
体膜を、半導体基体から分離する分離工程とを経て支持
基板上に半導体膜が形成された、いわゆるＳＯＩ構造の
薄膜半導体を製造する。

【００１３】支持基板が導電性を有する場合において、
支持基板と、これに接合される半導体膜との間に、絶縁
層を介在させて置き、支持基板と半導体膜との絶縁性を
保持する。この絶縁層は、半導体膜の表面の熱酸化によ
って形成することができる。

【００１４】また、上述した分離工程後には、半導体膜
に残された多孔質層を除去する工程を採ることができ
る。この多孔質層の除去を行う場合おいては、多孔質層
と半導体膜との間に、この半導体膜とエッチング性を異
にする材料膜を介在させて、薄膜半導体を構成する半導
体膜を確実に残して多孔質層の除去を行う。

【００１５】上述した半導体基体表面を陽極化成処理工
程を経て、分離層が形成された多孔質層を形成する工程
と、半導体膜の成膜工程と、この半導体膜を有する半導
体基体を、半導体膜側において支持基板とアニールによ
って接合する接合工程と、分離層によって、支持基板に
接合された半導体膜を、半導体基体から分離する分離工
程とを経て支持基板上に半導体膜が形成された薄膜半導
体を製造する方法をそれぞれ適用した少なくとも第１お
よび第２の製造工程を採り、第１の製造工程における半
導体膜の分離がなされた半導体基板を、第２の製造工程
における支持基板として用いるようにすることができ
る。

【００１６】このように、半導体膜の分離がなされた半
導体基板を、他の薄膜半導体の製造方法における支持基
板として用いる場合において、この半導体基板に残され
た多孔質層を除去する。

【００１７】上述した少なくとも第１および第２の製造
工程を採る場合において、少なくとも上記第１の製造工
程における半導体基板として両面研磨がなされた半導体
基板を用いて一方の研磨面に上記陽極化成処理工程を経
て分離層を有する多孔質層を形成し、第２の製造工程に
おける支持基板として、上記第１の製造工程において用
いられ半導体膜と分離された半導体基板を用い、この半
導体基板の他方の研磨面を、第２の製造工程における上
記半導体基板の上記半導体膜を有する側の面への接合面
とする方法を採ることができる。

【００１８】本発明方法で用いられる半導体基体、およ
び成膜される半導体膜は、Ｓｉ，ＧａＡｓ，ＧａＰ，Ｇ
ａＮ，ＳｉＧｅによって構成することができ、半導体基
体はこれらの単結晶あるいは多結晶体によって、また成
膜される半導体膜は単結晶膜、多結晶膜、非晶質膜等と
することができる。しかしながら、成膜される半導体膜
を、単結晶膜とするときは、半導体基体と成膜される半
導体膜は、互いに同一系統の材料もしくは格子定数が同
等の材料によって構成することが好ましい。

【００１９】半導体基体に対する陽極化成は、フッ化水
素とエタノールを含有する電解溶液中、あるいはフッ化
水素とメタノールを含有する電解溶液中で行うことがで
きる。

【００２０】この陽極化成は、公知の方法、例えば伊藤
らによる表面技術Ｖｏｌ．４６，Ｎｏ．５，ｐｐ．８〜
１３，１９９５〔多孔質Ｓｉの陽極化成〕に示された方
法によることができる。すなわち、例えば図１にその概
略構成図を示す２重セル法で行うことができる。この方
法は、第１および第２の槽１Ａおよび１Ｂを有する２槽
構造の電解溶液槽１が用いられる。そして、両槽１Ａお
よび１Ｂ間に多孔質層を形成すべき半導体基体１１を配
置し、両槽１Ａおよび１Ｂ内に、直流電源２が接続され
た対の白金電極３Ａおよび３Ｂの各一方が配置される。
電解溶液槽１の第１および第２の槽１Ａおよび１Ｂ内に
は、それぞれ例えばフッ化水素ＨＦとエタノールＣ₂Ｈ
₅ＯＨとを含有する電解溶液４、あるいはフッ化水素Ｈ
ＦとメタノールＣＨ₃ＯＨとを含有する電解溶液４が収
容され、第１および第２の槽１Ａおよび１Ｂにおいて電
解溶液４に半導体基体１１の両面が接触するように配置
され、かつ両電極３Ａおよび３Ｂが電解溶液４に浸漬配
置される。そして、半導体基体１１の多孔質層を形成す
べき表面側の槽１Ａ内の電解溶液４に浸漬されている電
極３Ａ側を負極側として、直流電源２が接続されて両電
極３Ａおよび３Ｂ間に通電がなされる。このようにする
と、半導体基体１１側を陽極側、電極３Ａを陰極側とす
る給電がなされ、これにより、半導体基体１１の電極３
Ａ側に対向する表面が侵蝕されて多孔質化する。

【００２１】この２槽セル法によるときは、オーミック
電極を半導体基体に被着形成することが不要となり、こ
のオーミック電極から不純物が半導体基体に導入するこ
とが回避される。

【００２２】陽極化成は、上述した２槽セル法による場
合に限られるものではなく、例えば図２に概略構成図を
示す単槽セル法によることもできる。この例では単槽の
電解溶液槽１が設けられ、その例えば底面に設けた開口
１Ｈに対向して、陽極化成を行う半導体基体１１が、Ｏ
リング５を介して液密に衝合して配置される。電解溶液
槽１内には電解溶液４が収容されて、底部に配置された
半導体基体１１の陽極構成を行う面に電解溶液４が接触
するようになされる。槽１内の電解溶液４中には、例え
はＰｔ電極板より成る一方の電極３Ａが浸漬される。半
導体基体１１の裏面には例えばカーボン電極より成る他
方の電極３Ｂが、できるだけ陽極化成を行う面の全域に
亘って対向するように面接触して配置される。そして、
電解溶液４中に浸漬された電極３Ａ側を負極側として、
両電極３Ａおよび３Ｂ間に直流電源２が挿入されて、通
電がなされる。このようにする場合においても、半導体
基体１１の電極３Ａと対向する側の面が陽極化成され
る。

【００２３】そしてこの陽極化成における条件の選定に
より、形成される多孔質層の構造が変化するものであ
り、これによってこれの上に形成する半導体膜の結晶性
および剥離性が変化する。

【００２４】また、上述の陽極化成において、光遮断を
なして暗所において行うときは、多孔質層の表面の凹凸
を小とすることができる。したがって、これの上に半導
体膜のエピタキシャル成長を行うときは、結晶性に優れ
たエピタキシャル成長を行うことができる。

【００２５】本発明方法においては、前述したように、
多孔率を異にする２層以上の層からなる多孔質層を形成
するものであり、この場合、陽極化成処理において、電
流密度が異なる２段階以上の多段階陽極化成法を採用す
る。具体的には、表面に多孔率が低いすなわち口径の小
さい微細孔による比較的緻密な低多孔率の多孔質層を作
製するため、まず、低電流密度で第１陽極化成を施す。
多孔質層の膜厚は時間に比例するので、所望する膜厚に
なるような時間で陽極化成を行う。その後、かなり高い
電流密度で第２陽極化成を行えば、最初に形成された低
多孔率の多孔質層によって少くとも表面層が形成され、
これより下側（内側）に多孔率の大きい高多孔率の多孔
層が形成される。すなわち、少くとも多孔率の低い低多
孔率質層と、多孔率の高い高多孔率層を有する多孔質層
が形成される。

【００２６】あるいは、最初に低電流密度の第１陽極化
成を行い、次いで第１陽極化成よりもやや高い電流密度
の第２陽極化成を行い、更にこれより高い電流密度の第
３の陽極化成の３段階の陽極化成によって多孔質層の形
成を行うことができる。このように、３段階とする陽極
化成を行う場合、第１陽極化成で形成される多孔率が低
い表面層はそのまま低い多孔率を保ち、第２陽極化成で
多孔率がやや高い中間多孔率層、すなわちバッファー層
が、表面層より下側（内側）、すなわち多孔質層の表面
から半導体基体との界面寄り側に形成され、更に第３陽
極化成で中間多孔率層の中間部もしくはこれの下に、例
えば分離層となる高多孔率層が形成される。

【００２７】多孔質層を形成した後は、常圧あるいは減
圧における水素ガス雰囲気中あるいは真空中で加熱する
とか、Ｈｅ，Ｎｅ，Ａｒ，Ｋ等の第８族元素ガス中で加
熱することが好ましい。また、この加熱工程の前に、多
孔質層を熱酸化することが好ましい。

【００２８】この多孔質層は、その結晶性を維持したま
ま多孔質される。したがって、この多孔質層上に、材料
膜として、例えば半導体膜をエピタキシャル成長によっ
て成膜することができる。材料膜、例えば半導体膜の成
膜は、ＭＯＣＶＤ（有機金属化学的気相成長法）、ＣＶ
Ｄ（化学的気相成長）法、ＭＢＥ（分子線エピタキシ
ー）法、スパッタリング等によることができ、単結晶、
多結晶、非晶質の各膜として形成することができるし、
更に、例えば非晶質膜として形成して後、アニールによ
って、多結晶もしくは単結晶化することができる。ま
た、この半導体膜は、単層の半導体膜によって構成する
こともできるが、太陽電池を構成する場合等において
は、２層以上の複層半導体膜とすることができる。

【００２９】このように、半導体基体上にエピタキシャ
ル成長した材料膜、例えば半導体膜を半導体基体から剥
離するが、この剥離に先立って半導体膜上に、例えば支
持基板フレキシブル樹脂シート等による支持基板を接合
してこの支持基板と半導体膜とを一体化した後、半導体
膜を支持基板と共に、半導体基体から、この半導体基体
に形成した多孔質層を介して剥離することができる。

【００３０】この支持基板は、フレキシブルシートに限
られるものでなくガラス基板、樹脂基板あるいは例えば
所要のプリント配線がなされたフレキシブル、もしくは
剛性、いわゆる堅い（リジッド）な透明プリント基板に
よって構成することもできるものである。

【００３１】一方、残された半導体基体は、再び上述し
た薄膜体、例えば薄膜半導体の製造に繰り返して使用さ
れる。また、この繰り返し使用されて薄くなった半導体
基体は、これ自体を薄膜半導体として用いることができ
る。

【００３２】尚、本発明においては、各温度はパイロメ
ータによって測定したものである。

【００３３】次に、本発明を、実施例を挙げて説明す
る。しかしながら、本発明は、この実施例に限定される
ものではない。各実施例における電解溶液を構成するＨ
Ｆは４９％溶液、Ｃ₂Ｈ₅ＯＨは工業エタノールを用い
た。

【００３４】〔実施例１〕図３および図４の製造工程図
を参照して説明する。この実施例においては、高濃度に
ボロンＢがドープされて、比抵抗例えば０．０１〜０．
０２Ωｃｍとされた単結晶Ｓｉによるウエファ状の半導
体基体１１を用意した（図３Ａ）。

【００３５】そして、この半導体基体１１の表面を暗所
中で陽極化成して半導体基体１１の表面に多孔質層を形
成した。この場合図１で説明した２槽構造の陽極化成装
置を用い、第１および第２の槽１Ａおよび１Ｂ内にＨ
Ｆ：Ｃ₂Ｈ₅ＯＨ＝１：１による電解溶液を注入した。
そして電解溶液中に浸漬配置したＰｔ電極３Ａおよび３
Ｂ間に直流電源２によって電流を流した。

【００３６】先ず、電流密度１ｍＡ／ｃｍ²の低電流で
８分間通電した。このようにすると、その微細孔の口径
が小さい緻密な多孔質の表面層１２Ｓが形成される（図
３Ｂ）。一旦通電を止めた後、電流密度７ｍＡ／ｃｍ²
で８分間通電した。このように最初に行った陽極化成に
比し高い電流の通電による陽極化成を行うと、表面層１
２Ｓの微細孔に比し口径が大きい、表面層１２Ｓに比し
て多孔率が高い中間多孔率層１２Ｍによるバッファ層
が、表面層１２Ｓの下層すなわち表面層１２Ｓより内側
に表面層１２Ｓの面に沿って形成される（図３Ｃ）。更
に、一旦通電を止めた後、更に高電流密度の８０ｍＡ／
ｃｍ²の高電流密度で０．３秒間の通電を行い、その後
１分間の通電停止を行って、再び８０ｍＡ／ｃｍ²の電
流密度で０．３秒間の通電を行い、その後１分間の通電
停止を行って、更に再び８０ｍＡ／ｃｍ²の電流密度で
０．３秒間の通電を行った。このようにすると、中間多
孔率層１２Ｍ内に、すなわち中間多孔率層１２Ｍによっ
て上下に挟み込まれた位置に、この中間多孔率層１２Ｍ
に比して高い多孔率とされた高多孔率層１２Ｈすなわち
分離層が中間層１２Ｍの面方向に沿って形成された（図
３Ｄ）。このようにして、表面層１２Ｓと、中間多孔率
層１２Ｍと、高多孔率層１２Ｈとの重ね合せによる多孔
質層１２が形成された。

【００３７】この多孔質層１２が形成された半導体基体
１１を、常圧Ｓｉエピタキシャル成長装置内で先ず、Ｈ
₂雰囲気中でアニールした。このアニールは、室温から
１０３０℃までの加熱昇温時間を約２０分とし、その後
この１０３０℃に約３０分間保持して行った。このＨ₂
中アニールにより、多孔質層１２の表面は平坦で滑らか
になった。また、このアニールによって多孔率層１２Ｈ
と中間多孔率層１２Ｍとの界面付近の分離強度が一層弱
められ、確実な分離がなされる分離層となった。

【００３８】その後、上述のアニール温度１０３０℃か
ら１０００℃に降温して、ＳｉＨ₄ガスと、Ｂ₂ Ｈ₆ガ
スとを供給してＣＶＤ（化学的気相成長）法によるＳｉ
のエピタキシャル成長を４分間行って多孔質層１２の表
面層１２Ｓ上に、厚さ約１．１μｍで不純物濃度が約１
×１０¹⁹atoms/cm³の高濃度のｐ型すなわちｐ⁺による
半導体層による材料膜３３を成膜し、続いてこれの上
に、同様のエピタキシャル成長によるが、そのＢ₂ Ｈ₆
によるボロンＢの低濃度ドープによるエピタキシャル成
長を４分間行って材料膜３３上に、厚さ１．１μｍで不
純物濃度が約１×１０¹⁶atoms/cm³の半導体膜１３を成
膜する（図４Ａ）。この材料膜３３は、半導体膜１３と
は、後述する多孔質層１２のエッチャントのＫＯＨに対
するエッチング性が相違するものであり、このエッチャ
ントに対し、半導体膜１３より十分高いエッチング性を
有する。

【００３９】その後、半導体膜１３の表面を熱酸化して
絶縁層１４を形成し、これの上にＳｉ基板による支持基
板１５を接合する（図４Ｂ）。この接合は、支持基板１
５としてのＳｉ基板をアルカリ洗浄を行って表面を親水
性にして、ＳｉＯ₂絶縁層１４上に衝合し、拡散炉すな
わち加熱炉中で、Ｎ₂ 雰囲気中で１１００℃、３０分間
のアニールを行った。これによって、半導体基体１１と
Ｓｉ支持基板１５とが接合合体された。

【００４０】支持基体１１と、半導体基体１１とを引き
離す応力を外部から加える。このようにすると、脆弱な
分離層、すなわち高多孔率層１２Ｈにおいて、分離（剥
離）が生じ、半導体膜１３が、半導体基体１１より支持
基板１５と共に分離される（図４Ｃ）。

【００４１】その後、支持基板１５に一体化された半導
体膜１３上に残された多孔質層１２をエッチング除去す
る。このエッチングはＫＯＨ水溶液によって行うことが
できる。このエッチャントは、Ｓｉ多孔質層１２と、上
述の高濃度ｐ⁺層による材料膜３３がエッチングされ、
この材料膜３３に比しＫＯＨエッチャントに対してエッ
チング性が低いｐ^-層による半導体膜１３が、残されて
外部に露呈する（図４Ｄ）。このようにして露呈された
半導体膜１３の表面は、平滑性にすぐれたエッチング面
となる。

【００４２】このようにして支持基板１５上に絶縁層１
４を介して半導体膜１３を有するＳＯＩ構造の薄膜半導
体２３を得た。

【００４３】〔実施例２〕この実施例においては、それ
ぞれ実施例１と同様の一連の製造工程を採る第１の製造
工程と、第２の製造工程とを行う。そして、第１の製造
工程において、半導体膜１３の分離がなされて残された
図４Ｃに示す半導体基体１１に対し、これの上に残され
た多孔質層１２を例えばＫＯＨエッチャントによって除
去し、研磨して、この半導体基体１１を、第２の製造工
程における図４Ｂで示す支持基板１５として用いて、そ
の研磨面を半導体膜１３のＳｉＯ₂絶縁層１４に、実施
例１で説明したと同様の方法によって接合する。そし
て、実施例１で説明したと同様の方法を採って、この第
２の製造工程によって図４Ｄに示すＳＯＩ構造の薄膜半
導体を得る。

【００４４】尚、この実施例２において、陽極化成がな
される半導体基体１１として、予め両面が研磨された半
導体基体１１を用いることによって、第１の製造工程に
おいて、半導体膜１３の分離がなされて残された図４Ｃ
に示す半導体基体１１を、第２の製造工程における図４
Ｂで示す支持基板１５として用いるに当たり、その陽極
化成がなされず、しかもすでに研磨のなされた側の研磨
面を半導体膜１３のＳｉＯ₂絶縁層１４に、実施例１で
説明したと同様の方法によって接合することができる。
このように、両面研磨した半導体基体１１を構成する場
合、その陽極化成処理は、図２で説明した単槽の陽極化
成処理装置を用いることによって、多孔質膜の形成面と
は反対側の研磨面の表面性をより良好に保持できる。

【００４５】〔実施例３〕この実施例においては、実施
例１と同様に、比抵抗例えば０．０１〜０．０２Ωｃｍ
とされた単結晶Ｓｉによるウエファ状の半導体基体１１
を用意し（図３Ａ）、暗所中で図１で説明した２槽構造
の陽極化成装置を用い、第１および第２の槽１Ａおよび
１Ｂ内にＨＦ：Ｃ₂Ｈ₅ＯＨ＝１：１による電解溶液を
注入して電極３Ａおよび３Ｂ間に直流電源２によって電
流を流した。

【００４６】この場合においても、先ず、電流密度１ｍ
Ａ／ｃｍ²の低電流で８分間通電して微細孔の口径が小
さい緻密な多孔質の表面層１２Ｓを形し（図３Ｂ）、一
旦通電を止めた後、電流密度７ｍＡ／ｃｍ²で８分間通
電した。このようにして表面層１２Ｓの微細孔に比し口
径が大きい、表面層１２Ｓに比して多孔率が高い中間多
孔率層１２Ｍによるバッファ層を、表面層１２Ｓの下層
すなわち表面層１２Ｓより内側に表面層１２Ｓの面に沿
って形成する（図３Ｃ）。更に、一旦通電を止めた後、
更に高電流密度の８０ｍＡ／ｃｍ²の高電流密度で０．
３秒間の通電を行い、その後１分間の通電停止を行っ
て、再び８０ｍＡ／ｃｍ²の電流密度で０．３秒間の通
電を行い、その後１分間の通電停止を行って、更に再び
８０ｍＡ／ｃｍ²の電流密度で０．３秒間の通電を行っ
た。このようにすると、中間多孔率層１２Ｍ内に、すな
わち中間多孔率層１２Ｍによって上下に挟み込まれた位
置に、この中間多孔率層１２Ｍに比して高い多孔率とさ
れた高多孔率層１２Ｈすなわち分離層が中間層１２Ｍの
面方向に沿って形成された（図３Ｄ）。このようにし
て、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔率
層１２Ｈとの重ね合せによる多孔質層１２が形成され
た。

【００４７】この多孔質層１２が形成された半導体基体
１１を、この実施例においては、８０Torrの減圧エピタ
キシャル成長装置を用いて雰囲気中でアニールした。こ
のアニールは、室温から１０３０℃までの加熱昇温時間
を約２０分とし、その後この１０３０℃に約３０分間保
持して行った。このＨ₂中アニールにより、多孔質層１
２の表面は平坦で滑らかになった。また、このアニール
によって多孔率層１２Ｈと中間多孔率層１２Ｍとの界面
付近の分離強度が一層弱められ、確実な分離がなされる
分離層となった。

【００４８】その後、上述のアニール温度から９００℃
に降温して、ＳｉＨ₄ガスと、ＧｅＨ₄ガスとを供給し
てＣＶＤ法によるＳｉＧｅ層による材料膜３３を形成し
た。そして、続いて供給ガスとしてＳｉＨ₄ガスと、Ｂ
₂ Ｈ₆ガスとに変更してエピタキシャル成長を行ってボ
ロンＢの低濃度ドープによる不純物濃度が約１×１０¹⁶
atoms/cm³の半導体膜１３をエピタキシャル成長によっ
て成膜する（図４Ａ）。この材料膜３３は、半導体膜１
３とは、後述する多孔質層１２のエッチャントのフッ硝
酸に対するエッチング性が相違するものであり、このエ
ッチャントに対し、半導体膜１３より十分高いエッチン
グ性を有する。

【００４９】その後、半導体膜１３の表面を熱酸化して
絶縁層１４を形成し、これの上にＳｉ基板による支持基
板１５を接合する（図４Ｂ）。この接合は、支持基板１
５としてのＳｉ基板をアルカリ洗浄を行って表面を親水
性にして、ＳｉＯ₂絶縁層１４上に衝合し、拡散炉すな
わち加熱炉中で、Ｎ₂ 雰囲気中で１１００℃、３０分間
のアニールを行った。これによって、半導体基体１１と
Ｓｉ支持基板１５とが接合合体された。

【００５０】支持基体１１と、半導体基体１１とを引き
離す応力を外部から加える。このようにすると、脆弱な
分離層、すなわち高多孔率層１２Ｈにおいて、分離（剥
離）が生じ、半導体膜１３が、半導体基体１１より支持
基板１５と共に分離される（図４Ｃ）。

【００５１】その後、支持基板１５に一体化された半導
体膜１３上に残された多孔質層１２をエッチング除去す
る。このエッチングはフッ硝酸によって行うことができ
る。このエッチャントは、Ｓｉ多孔質層１２と、上述の
ＳｉＧｅ層による材料膜３３がエッチングされ、この材
料膜３３に比しＫＯＨエッチャントに対してエッチング
性が低いｐ^-層による半導体膜１３が、残されて外部に
露呈する（図４Ｄ）。このようにして露呈された半導体
膜１３の表面は、やや平滑性に劣ることから、この場
合、化学研磨によって表面の平滑化を行うことができ
る。

【００５２】このようにして支持基板１５上に絶縁層１
４を介して半導体膜１３を有するＳＯＩ構造の薄膜半導
体２３を得た。

【００５３】〔実施例４〕この実施例においても、それ
ぞれ実施例３と同様の一連の製造工程を採る第１の製造
工程と、第２の製造工程とを行う。そして、第１の製造
工程において、半導体膜１３の分離がなされて残された
図４Ｃに示す半導体基体１１に対し、これの上に残され
た多孔質層１２を例えばＫＯＨエッチャントによって除
去し、研磨して、この半導体基体１１を、第２の製造工
程における図４Ｂで示す支持基板１５として用いて、そ
の研磨面を半導体膜１３のＳｉＯ₂絶縁層１４に、実施
例１で説明したと同様の方法によって接合する。そし
て、実施例１で説明したと同様の方法を採って、この第
２の製造工程によって図４Ｄに示すＳＯＩ構造の薄膜半
導体を得る。

【００５４】尚、この実施例４においても、陽極化成が
なされる半導体基体１１として、予め両面が研磨された
半導体基体１１を用いることによって、第１の製造工程
において、半導体膜１３の分離がなされて残された図４
Ｃに示す半導体基体１１を、第２の製造工程における図
４Ｂで示す支持基板１５として用いるに当たり、その陽
極化成がなされず、しかもすでに研磨のなされた側の研
磨面を半導体膜１３のＳｉＯ₂絶縁層１４に、実施例１
で説明したと同様の方法によって接合することができ
る。この場合においても、図２の陽極化成処理装置を用
いることができる。

【００５５】また、上述した実施例では、多孔質層１２
に高多孔率層１２Ｈによる分離層を形成し、多孔質層１
２上に半導体膜１３の成膜を行った場合であるが、陽極
化成の条件の選定と、さらにその後のアニール条件との
選定によって、多孔質層を形成して後に、この多孔質層
の下層側に、複数の柱状体が分散されて連結された分離
層となる空洞層と、これの上に単結晶半導体層とを発生
させた半導体基体１１に対して半導体膜の成膜を行う方
法を採ることができる。

【００５６】この場合、単結晶半導体層上の多孔質層上
に例えば半導体膜の成膜を行って空洞層による分離層に
よって半導体膜を半導体基体から分離するとか、あるい
は多孔質層をエッチング除去して、この多孔質層の除去
によって外部に露呈した単結晶半導体層に、半導体膜の
エピタキシャル成長を行って、この半導体膜を、上述の
空洞層による分離層において分離する。

【００５７】このようにして、例えば薄膜半導体、ＳＯ
Ｉ構成による薄膜半導体を得る場合等において、上述し
た本発明を適用することができる。

【００５８】この場合においても、分離によって残され
た半導体基体１１を、支持基板として用いることができ
る。この場合の一実施例を実施例５として図５を参照し
て説明する。

【００５９】〔実施例５〕先ず、半導体基体、例えば高
濃度にボロンＢがドープされて、比抵抗例えば０．０１
〜０．０２Ωｃｍとされた単結晶Ｓｉによる両面が研磨
されたウエファ状半導体基体１１を用意した（図５
Ａ）。

【００６０】そして、この半導体基体１１に対して多段
階陽極化成を行って半導体基体１１の表面に多孔質層を
形成した。この実施例においては、図２で説明した１槽
構造の陽極化成装置を用いて陽極化成を暗所で行った。
この場合、電解溶液は、ＨＦ：Ｃ₂Ｈ₅ＯＨ＝１：１を
用いた。そして、両電極３Ａおよび３Ｂ間に直流電流を
通電した。

【００６１】先ず、電流密度を、０ｍＡ／ｃｍ²から１
ｍＡ／ｃｍ²へと約１分掛けて傾斜的に増加させて行
き、この１ｍＡ／ｃｍ²の低電流で８分間通電する低電
流通電を行った。これにより多孔率が低い多孔質の表面
層１２Ｓが形成された。次に、電流密度を、１ｍＡ／ｃ
ｍ²から７ｍＡ／ｃｍ²へと約３０秒掛けて傾斜的に増
加させて行き、この７ｍＡ／ｃｍ²の中電流で８分間通
電する中電流通電を行った。これにより多孔率が表面層
１２Ｓに比しては高い中間多孔率層１２Ｍが形成された
多孔質層１２が形成された（図５Ｂ）。

【００６２】次に、電流密度を、先の両通電電流密度よ
り高い８０ｍＡ／ｃｍ²に高めて０．３秒間通電し、そ
の後通電を停止して１分間経過して後、再び８０ｍＡ／
ｃｍ²に高めて０．３秒間通電し、更にその後通電を停
止して１分間経過して後、更に８０ｍＡ／ｃｍ²に高め
て０．３秒間の通電する間欠的高電流通電を行った。そ
の後、この半導体基体を常圧Ｓｉエピタキシャル成長装
置によって、Ｈ₂ 雰囲気中で熱処理すなわちアニールし
た。このアニールは、室温から１１２０℃に約２０分間
掛けて昇温し、この温度で約５０分間保持した。このよ
うにすると、多孔質層１２の表面層１２Ｓの表面が平坦
で滑らかになり、多孔質層１２内の、多孔質層と半導体
基体１１との界面側に位置して、多孔質層１２の面に沿
って広がる空洞層４０が発生するとともに、空洞層４０
上に単結晶半導体層４１が生じた（図５Ｃ）。この空洞
層４０には、複数の柱状体４２が、分散して植立するよ
うに発生していわば半導体基体１１の界面に対して単結
晶半導体層４１を半導体基体１１に対して連結する連結
柱として機能すると共に、空洞層４０に所要の分離性を
保持する分離層として機能を奏せしめる。

【００６３】その後、多孔質層１２を、ＨＣｌによって
エッチングして単結晶半導体層４１を外部に露呈する
（図５Ｄ）。このように外部に露呈した単結晶半導体層
４１上に、例えばＳｉによる半導体膜１３をエピタキシ
ャル成長する。そして、このＳｉ半導体膜１３の表面
に、絶縁層１４を、例えばＳｉ半導体膜１３の表面熱酸
化によって形成する（図５Ｅ）。そして、この絶縁層１
４上にＳｉ基体による支持基板１５の接合を行う（図５
Ｆ）。この接合は、例えば予めＳｉ支持基板１５をアル
カリ洗浄して表面を親水性としておき、これを絶縁層１
４が形成された半導体膜１３上に合致させ、この状態
で、例えば拡散炉において、Ｈ₂ 雰囲気中で１０００
℃、３０分のアニールを行うことによって接合すること
ができる。

【００６４】その後、支持基板１５に接合された半導体
膜１３を単結晶半導体層４１と共に、脆弱な空洞層４０
の破壊によって半導体基体１１から分離する（図５
Ｇ）。このようにすると、支持基板１５に絶縁層１４を
介して半導体膜１３および単結晶半導体層４１が接合さ
れたＳＯＩ構造の薄膜半導体が形成されるとともに、こ
れと分離された上述の空洞層４０より下層の半導体基体
１１Ｓ₁が分離される。

【００６５】このようにして、図５Ａ〜図５Ｇで説明し
た一連の工程による製造工程の複数を、順次直列的に、
あるいは並列的に行う。つまり、図５Ａ〜図５Ｇで説明
した一連の工程による第１の製造工程と、同様に図５Ａ
〜図５Ｇで説明した一連の工程による他の第２の製造工
程、更に同様に図５Ａ〜図５Ｇで説明した一連の工程に
よる他の第３の製造工程・・・を行うものであり、この
場合、第１の製造工程における図５Ｆで示した支持基板
１５を、これより前、あるいは一部並行して行った他の
上述したと同様の一連の工程で分離された半導体基体１
１ｓ₀によって構成する。そして、第２の一連の工程に
おける図５Ｆで示した支持基板１５を、これより前、あ
るいは平行して行った第１の一連の工程で分離された半
導体基体１１ｓ₁によって構成する。

【００６６】このようにして、他の一連の製造工程で生
じた半導体基体１１の残されたすなわち分離によって生
じた半導体基体１１ｓ（１１ｓ₀，１１ｓ₁・・・）
を、支持基板１５として利用するものである。

【００６７】しかしながら、支持基板１５は、上述した
ような１回の図５Ａ〜図５Ｇで説明した一連の工程によ
って発生した半導体基体を用いる場合に限られるもので
はなく、分離された半導体基体１１ｓを再び初期の半導
体基体１１として用いて複数回の上述の一連の作業を行
って所要の厚さに減少した半導体基体１１ｓに関して支
持基板１５として利用することもできる。

【００６８】尚、本発明における空洞層４０および単結
晶半導体層４１の形成のアニールは、常圧あるいは減圧
におけるＨ₂ ガス雰囲気中でのアニールのみならず、前
述したように、真空中、あるいはＨｅ，Ｎｅ，Ａｒ，Ｋ
ｒ等の周期律表において第８族元素ガス中でのアニール
によることができる。

【００６９】上述の陽極化成において、大電流通電、長
時間通電等によって半導体例えばＳｉの基体側からの剥
離が生じ、このＳｉくずが電解液槽に付着する場合があ
る。この場合は、基体１１をとり出して後、電解液に換
えて槽内にフッ硝酸を注入することによって不要なＳｉ
等の半導体くずをエッチング除去することができる。

【００７０】また、上述した各例においては半導体膜１
３の半導体基体１１からの分離を、互いに引き離す外力
を与えて剥離した場合であり、この場合前述したように
真空吸着によって行うことができる。また、あるいは超
音波振動によって空洞層や高多孔率層による分離層にお
ける分離をすることができる。

【００７１】また、陽極化成を、フッ化水素とエタノー
ルを含有する電解溶液、あるいは、フッ化水素とメタノ
ールの混合液中で行うことにより、多孔質層を容易に形
成することができる。この場合、陽極化成の電流密度を
変える際に、この電解溶液の組成も変えることにより、
多孔率の調整範囲が更に大きくなる。

【００７２】また、陽極化成中に光を照射することによ
る、多孔質層の表面の凹凸の発生が著しくなり、エピタ
キシャル半導体膜の結晶性が悪くなるが、上述の実施例
におけるように、陽極化成を暗所で行うことにより、こ
の凹凸を軽減ないしは回避できて、良好な結晶性を有す
るエピタキシャル半導体膜を形成することができる。

【００７３】また、半導体膜１３として、シリコンＳｉ
膜を成膜する場合、表面平滑性にすぐれたＳｉ膜を得る
にはＳｉ供給の原料ガスとしては塩素系ガスのＳｉＣｌ
₄，ＳｉＨＣｌ₃，Ｓｉ₂Ｈ₂Ｃｌ₂等による成膜が好
ましく、例えば太陽電池におけるよう受光効率を高める
ために表面に微細凹凸を発生させるには、半導体膜の成
膜に先立ってＨＣｌによるエッチングを行って後、シラ
ン系ガスＳｉＨ₄，Ｓ₂Ｈ₆等による成膜を行うことが
好ましい。また、本発明製造方法によれば、多孔質層の
形成とアニールによって分離層の形成を行うものである
が、この多孔質層の形成条件や、アニール条件の選定に
よって、分離層の強度を選定できることから、半導体基
板の使用目的に応じて、その分離強度を容易、かつ確実
に選定することができる。

【００７４】尚、上述した例では、支持基板１５とし
て、Ｓｉ基板を用いた場合であるが、例えば実施例１、
実施例３において他の基板、例えばフレキシブル樹脂基
板、もしくは剛性（リジッド）を有する絶縁基板等を用
いることができる。しかしながら、支持基板１５を、半
導体膜１３と同一材料によって構成するときは、その熱
膨張率が同等であることによる熱歪みによる撓みや剥離
の発生を回避できる利点がある。

【００７５】また、上述した各実施例において、その半
導体膜１３に、各種半導体素子等の回路素子を形成する
ことによって薄膜半導体構成による半導体集積回路装置
を構成するとか、半導体膜１３を複数の例えば導電型を
異にする複数の半導体層が積層された複合半導体層構成
とすることによって太陽電池を構成することもできるな
ど本発明製造方法によれば、各種の半導体装置を製造す
る場合に適用することができる。

【００７６】上述した本発明方法によれば、半導体基体
表面自体を陽極化成によって変化させて分離層を形成す
るものであるので、分離層の形成を容易に、大掛かりな
装置を必要とせずに形成することができる。

【００７７】また、本発明方法においては、最終的に形
成する薄膜半導体は、半導体膜によって構成されるもの
であり、この成膜による半導体膜の厚さの制御は高精度
をもって行うことができることから、最終的に得る薄膜
半導体の厚さは、過不足なく十分に薄く、あるいはいわ
ゆる厚膜半導体と称される程度に厚い膜厚とすることも
できる。

【００７８】また、本発明方法によれば、半導体基体
に、分離層の形成を行い、これの上に半導体膜の成膜を
なすものであるので、半導体基体を研磨して薄膜化する
場合おける半導体材料の損失、すなわち無駄を回避する
ことができる。

【００７９】さらに、この半導体基体は、半導体膜の分
離後においては、他の半導体基体上に形成された半導体
膜に対する支持基板として用いることができ、全く材料
の無駄を回避できるものである。

【００８０】

【発明の効果】上述したように、本発明方法によれば、
分離層の形成を容易に、大掛かりな装置を必要とせずに
形成することができる。また、薄膜半導体の厚さは、過
不足なく十分に薄く、あるいはいわゆる厚膜半導体と称
される程度に厚い膜厚とすることもできる。また、本発
明方法によれば、半導体基体に、分離層の形成を行い、
これの上に半導体膜の成膜をなすものであるので、半導
体基体を研磨して薄膜化する場合おける半導体材料の損
失、すなわち無駄を回避することができる。さらに、こ
の半導体基体は、半導体膜の分離後においては、他の半
導体基体上に形成された半導体膜に対する支持基板とし
て用いることができ、全く材料の無駄を回避できるもの
である。したがって、本発明製造方法によればコストの
低減化をはかることができる。

【図面の簡単な説明】

【図１】本発明方法に用いる陽極化成装置の一例の断面
図である。

【図２】本発明方法に用いる陽極化成装置の他の例の断
面図である。

【図３】Ａ〜Ｄは本発明方法の一例の工程図（その１）
である。

【図４】Ａ〜Ｄは本発明方法の一例の工程図（その２）
である。

【図５】Ａ〜Ｇは本発明方法の他の一例の工程図であ
る。

【符号の説明】

１電解溶液槽、１Ａ第１の槽、１Ｂ第２の槽、２
直流電源、３Ａ，３Ｂ電極、４電解溶液、１１
半導体基体、１２多孔質層、１２Ｓ表面層、１２Ｍ
中間多孔率層、１２Ｈ高多孔率層、１３半導体
膜、１５支持基板、４０空洞層、４１単結晶半導
体層、４２柱状体

Claims

【特許請求の範囲】

【請求項１】半導体基体表面を陽極化成処理工程を経
て、分離層が形成された多孔質層を形成する工程と、半導体膜の成膜工程と、該半導体膜を有する半導体基体を、上記半導体膜側にお
いて支持基板とアニールによって接合する接合工程と、上記分離層によって、上記支持基板に接合された半導体
膜を、上記半導体基体から分離する分離工程とを有する
ことを特徴とする薄膜半導体の製造方法。
【請求項２】上記支持基板と、これに接合される上記
半導体膜との間に、絶縁層を介在させたことを特徴とす
る請求項１に記載の薄膜半導体の製造方法。
【請求項３】上記分離工程後に、上記半導体膜に残さ
れた多孔質層を除去する工程を有することを特徴とする
請求項１に記載の薄膜半導体の製造方法。
【請求項４】上記多孔質層と上記半導体膜の間に、該
半導体膜とエッチング性を異にする材料膜を介在させる
ことを特徴とする請求項３に記載の薄膜半導体の製造方
法。
【請求項５】上記絶縁物の形成を、上記半導体膜の表
面熱酸化によって形成することを特徴とする請求項２に
記載の薄膜半導体の製造方法。
【請求項６】少なくとも請求項１に記載の薄膜半導体
の製造方法による第１の製造工程と、上記請求項１に記載の薄膜半導体の製造方法による第２
の製造工程とを有し、上記第１の製造工程における半導体膜の分離がなされた
半導体基板を、上記第２の薄膜半導体の製造方法におけ
る支持基板として用いることを特徴とする請求項１に記
載の薄膜半導体の製造方法。
【請求項７】上記第１の製造工程において半導体膜の
分離がなされた半導体基板を、これに残された多孔質層
を除去して、上記第２の製造方法における支持基板とし
て用いることを特徴とする請求項１に記載の薄膜半導体
の製造方法。
【請求項８】少なくとも請求項１に記載の薄膜半導体
の製造方法による第１の製造工程と、上記請求項１に記載の薄膜半導体の製造方法による第２
の製造工程とを有し、少なくとも上記第１の製造工程における半導体基板とし
て両面研磨がなされた半導体基板を用いて一方の研磨面
に上記陽極化成処理工程を経て分離層を有する多孔質層
を形成し、上記第２の製造工程における上記支持基板として、上記
第１の製造工程において用いられ上記半導体膜と分離さ
れた半導体基板を用い、該半導体基板の他方の研磨面
を、上記第２の製造工程における上記半導体基板の上記
半導体膜を有する側の面への接合面としたことを特徴と
する請求項１に記載の薄膜半導体の製造方法。