JP5283699B2 - 双極型静電チャック - Google Patents

双極型静電チャック Download PDF

Info

Publication number
JP5283699B2
JP5283699B2 JP2010519749A JP2010519749A JP5283699B2 JP 5283699 B2 JP5283699 B2 JP 5283699B2 JP 2010519749 A JP2010519749 A JP 2010519749A JP 2010519749 A JP2010519749 A JP 2010519749A JP 5283699 B2 JP5283699 B2 JP 5283699B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
electrostatic chuck
insulating layer
bipolar electrostatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010519749A
Other languages
English (en)
Other versions
JPWO2010004915A1 (ja
Inventor
博 藤澤
良昭 辰己
Original Assignee
株式会社クリエイティブ テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社クリエイティブ テクノロジー filed Critical 株式会社クリエイティブ テクノロジー
Priority to JP2010519749A priority Critical patent/JP5283699B2/ja
Publication of JPWO2010004915A1 publication Critical patent/JPWO2010004915A1/ja
Application granted granted Critical
Publication of JP5283699B2 publication Critical patent/JP5283699B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Jigs For Machine Tools (AREA)

Description

この発明は、双極型静電チャックに関し、詳しくは、電圧印加時の基板吸着保持性に優れると共に、電圧印加停止とともに残留電荷をすばやく消滅させることができる双極型静電チャックに関する。
半導体製造プロセスに係るイオン注入装置、イオンドーピング装置、プラズマイマージョン装置をはじめ、電子ビームや極紫外線(EUV)リソグラフィー等を用いた露光装置、シリコンウエハ等のウエハ検査装置など、種々の装置等において半導体基板を吸着・保持するために静電チャックが使用されている。また、液晶製造分野では、ガラス基板等に液晶の圧入を行う際に用いる基板張り合わせ装置やイオンドーピング装置等で絶縁性基板を吸着・保持するために静電チャックが使用されている。
これらの静電チャックは、通常、ポリイミドフィルムやセラミックス等の高い電気的絶縁性の材料からなる上部絶縁層を介して基板を吸着するため、また、静電チャックは湿度を殆ど有さない真空チャンバー等の内部で使用されるため、静電チャック自身が非常に帯電しやすい。そのため、基板の処理に用いられるイオンや電子等の荷電粒子が上部絶縁層に取り込まれて残留電荷を生じ、電源を切ってから長時間経過しても基板が吸着されたままになる問題を生じる。また、静電チャックのまわりに帯電して浮遊するパーティクル等を引き付けてしまうといった問題も生じる。
静電チャックの残留電荷を消滅させるためには、アース(接地)に電荷を逃がすようにするなどして溜まった電荷を流れ易くするような経路を設けるか、或いは電荷が存在する箇所に反対極性を有した電荷を流し込むことなどが必要になる。しかしながら、近年、静電チャックの吸着力をより一層向上させたり、大型化が進む基板を処理する必要性などから、静電チャックの構造が複雑化する傾向にあり、電荷をアースに逃がしたり、反対極性の電荷を流し込んだりしても、残留電荷を完全に除去することが困難になってきている。
そこで、例えば、電極層において電極が存在しない箇所に対応させて基板側の上部絶縁層の一部を切り欠き(段部を設け)、電極が存在しない箇所では上部絶縁層が直接基板と接触しないようにする手段が提案されている(特許文献1の図1(c)を参照)。電極が存在しない箇所に対応する上部絶縁層には、直近に存在する電極の端部と吸着させる基板とを結んだ横断方向に沿って誘電分極が形成され、このような方向に溜まった電荷は電圧印加停止後の電気制御では消滅され難い。そのため、上記の提案は、電極が存在しない箇所に対応する上部絶縁層を切り欠くことで、電気制御では消滅させ難い電荷を無くす方法に関する。
ところが、上述したように、近年では、吸着力を向上させるために櫛形電極等のような複雑な形状を有する電極が検討されており、これらの電極に対応して上記のような方法を採用することは現実的には難しい。また、仮に上記のような方法が採用できたとしても、静電チャックに一旦溜まった電荷を電気制御等によって完全に除去するためには、残留電荷が存在する箇所に適切かつ適量の反対極性の電荷を供給しなければならず、その制御等は困難を極める。
特開平6−314735号公報
このような状況のもと、本発明者等は、静電チャックの残留電荷を事後的に消滅させるのではなく、残留電荷が形成され難いような電極形状について最適化を図った。ここで、図6は2つの半月状電極8及び9を有した双極型静電チャックの従来例であり、(a)は基板4を吸着させる吸着面側から見た電極8、9の平面模式図を示し、(b)はそのI-I断面模式図を示す。先ず、図示外の電源のプラス極側に電極8を接続し、マイナス極側に電極9を接続して電圧を印加した場合、上部絶縁層1の誘電分極により基板吸着面5側には(b)に示すような電気力線Eが形成される。そして、この電気力線Eが分布する領域にイオンや電子等の荷電粒子が存在すると、正の荷電粒子は電気力線Eに沿ってマイナス極側に移動し、負の荷電粒子は電気力線Eに沿ってプラス極側に移動するが、これらの荷電粒子は、途中にある電気抵抗の著しく高い上部絶縁層1の基板吸着面5付近に溜まると考えられる。
次に、電圧の印加を停止すると電気力線Eは消滅して、上部絶縁層に溜まった電荷の一部は電極を介して接地側に流れるか、或いは異極の電荷と共に消滅すると考えられる。ここで、例えば図中に記したA点は、B点に比べてプラス側の電極2までの距離が近いため、A点に溜まった電荷は近くにある異極の電荷同士と比較的容易に消滅すると考えられる。一方で、B点のように異極まで比較的距離があると、A点に溜まった電荷に比べて消滅までに時間を要し、接地側に移動して消滅しない限りは残留電荷として残ってしまう可能性がある。
そこで、本発明者等は、電圧の印加により基板吸着面に発生する電荷を、電圧印加を停止した際に速やかに消滅させることができるような双極型の静電チャックについて鋭意検討した結果、異なる極性の電圧を印加した場合に、一方の極性を有する電極のまわりに他方の極性を有する電極が配置されるような電極形状を採用することで、異極の電荷同士が効率的に消滅して残留電荷が形成され難く、尚且つ、吸着力に優れた静電チャックが得られることを見出し、本発明を完成した。
したがって、本発明の目的は、電圧印加時の基板吸着保持性に優れると共に、電圧印加停止とともに残留電荷がすばやく消滅するような双極型静電チャックを提供することにある。
すなわち、本発明は、第一及び第二の電極を有する電極層と、基板を吸着させる基板吸着面を形成する上部絶縁層とを少なくとも備えた双極型の静電チャックであり、電極層の表面をxy方向に対して所定の幅Lを有した複数の仮想セルに分割して見立てた場合に、第一の電極を形成する第一電極部と第二の電極を形成する第二電極部とが、x方向の仮想セルに対して交互に並ぶように配置されると共に、y方向の仮想セルに対して交互に並ぶように配置されることを特徴とする双極型静電チャックである。
本発明では、第一及び第二の電極を有する電極層は、基板吸着面に対応する表面において、図1及び図2に示すように、xy方向にそれぞれ所定の幅Lを有した複数の仮想セルに分割して見立てた場合に、以下のような電極形状条件を満たす必要がある。すなわち、x方向の仮想セル(x,y)、(xn+1,y)、(xn+2,y)、・・・に対し、第一の電極を形成する第一電極部2 aと第二の電極を形成する第二電極部3aとが交互に並ぶように配置されると共に、y方向の仮想セル(x,y)、(x,ym+1)、(x,ym+2)、・・・に対し、第一電極部2aと第二電極部3aとが交互に並ぶように配置される必要がある(n、mはいずれも0以上の整数)。ここで、各電極部の平面形状については、それぞれ特に制限はなく、図1及び2に示すように四角形のほか、円形、楕円形、3角形以上の多角形等にしてもよい。また、多角形の場合には隣接する電極間での放電のおそれを排除するために、角部を所定の曲率半径で丸めるようにしてもよい。更には、一度発生した電荷が異極の電荷によって効果的に消滅するようにするために、第一電極部2a及び第二電極部3aが、全て同じ形状からなるようにして、尚且つ、各仮想セルの中心にこれらの電極部の重心が重なるようにして、向きを揃えて配置されるようにするのが好ましい。
図2において示されるように、上記仮想セル内に配置された第一電極部と第二電極部との間に設けられる隙間dについては、印加する電圧等によっても異なるが、すなわち吸着対象の基板の種類や大きさ等によって求められる吸着力が異なるため適宜設計すればよいが、例えば直径300mmのシリコンウエハを吸着処理するような静電チャックの場合、印加電圧(通常±500〜±1500V程度)等を考慮して、隙間dが0.5〜2mmの範囲となるようにするのがよい。また、上記の条件の前提になるセル幅Lについては、吸着対象の基板の種類や大きさ等に応じて適宜設定すればよく、例えば直径300mmのシリコンウエハを吸着処理するような場合には、1〜20mmの範囲となるようにして、第一電極部及び第二電極部が配置されるようにするのがよい。
上記の各セル内に配置された第一電極部及び第二電極部については、それぞれ連結部を介して同一電位を形成できるようにすればよい。すなわち、図1及び2に示すように、第一電極2は、複数のセル内に配置された第一電極部2a同士を連結する第一連結部2bを有してなり、また、第二電極3は、複数のセル内に配置された第二電極部3a同士を連結する第二連結部3bを有してなるようにすればよい。それぞれの連結部の平面形状については最も単純には帯状であり、その場合の幅については0.2〜2mm程度であるのがよいが、特に形状等については制限されない。ただし、第一電極2及び第二電極3が同一平面に形成される場合には、第一連結部2bと第二連結部3bとが交差しないようにする。
上記のような電極形状条件に従って得られた電極層は、図3に示した断面模式図からも分るように、電圧を印加して電位差が生じる第一電極と第二電極とが、x方向及びy方向のいずれにも互いに隣接して存在するため(図1のII-II断面及びII’-II’断面はいずれも図3のようになる)、電圧印加停止後には、上部絶縁層の基板吸着面付近に形成された電荷が効率良く近隣の極性の異なる電荷と打ち消しあって消滅することができ、結果的に残留電荷の形成を可及的に防ぐことができる。また、このような電極層を備えた静電チャックによれば、図3に示すように、電気力線Eはその大多数が基板吸着面付近に密な状態で発生する。これは、例えば図6(b)に示したような従来の静電チャックに比べて、短い距離の範囲内で電気力線Eが形成されることになり、浮遊する帯電パーティクル等の異物を静電チャックに引き寄せる確率を減らすことになる。
また、第一電極及び/又は第二電極が、仮想セル内において電極部が存在しない電極欠落部を有するようにして、後述するように、電極欠落部に対応する位置に上部絶縁層が基板側に突出する絶縁層頂部を有するようにしてもよい。すなわち、電極層の表面における仮想セルのいずれかには電極部が存在しない電極欠落部を形成し、尚且つ、上部絶縁層は、電極欠落部に対応する位置に絶縁層頂部を有するようにして、この絶縁層頂部のみが基板と接して基板吸着面を形成するようにする。この電極欠落部は、本発明における電極形状条件に従えば本来あるべき電極部のいくつかを欠落させてなるものである。例えば図4に示した例では、(x,y)、(x,y)、(x,y)及び(x,y)のセルの箇所が電極欠落部2c、3cであり、これらは先に説明した電極形状条件に従えば、順に第一電極部2a、第二電極部3a、第二電極部3a及び第一電極部2aが配置される箇所である。このような電極欠落部をどの程度の量や数で形成するかについては、吸着対象の基板の種類や形状等に応じて適宜設定すればよいが、基板吸着面に均一な吸着力が形成されるようにするためには、第一電極における電極欠落部2cと第二電極における電極欠落部3cの数が同数になるようにして、尚且つ、電極欠落部に対応して設ける絶縁層頂部に均一に基板の重さがかかるようにするのがよい。
電極層を形成する電極が電極欠落部を有し、かつ、上部絶縁層が電極欠落部に対応した位置に絶縁層頂部を有するようにした静電チャックによると、図5に示したように、基板と接触する絶縁層頂部1aには電気力線Eが通り抜けないことになる(図4のIII-III断面及びIII’-III’断面はいずれも図5のようになる)。そのため、上部絶縁層には、少なくとも基板が接触する部分(絶縁層頂部)において、電圧印加により発生する電荷や、誘引されるイオンや電子等の荷電粒子の数が少なくなって、電圧印加停止時の残留吸着力をより一層低減させることができる。
本発明における静電チャックの電極層は、上述したような第一電極及び第二電極を備えればよく、第一電極及び第二電極は、電極層内において同一面に形成するようにしてもよく、絶縁性フィルムや絶縁性の接着剤等からなる電極間絶縁層を介してその上下面に第一電極及び第二電極を形成するようにしてもよいが、残留電荷がより形成され難くなる観点から、好ましくは第一電極及び第二電極は同一面に形成するのがよい。また、同一面に第一電極及び第二電極を形成する場合や、電極間絶縁層を介して第一電極及び第二電極を形成する場合のいずれであっても、電極間の隙間をエポキシ樹脂、シリコーン樹脂等の絶縁性接着剤や熱可塑性ポリイミド系接着シートの一部などで塞ぐようにしてもよい。
第一電極及び第二電極を形成する手段については特に制限はなく、例えば銅、アルミニウム、ニッケル、タングステン等の金属を所定の電極形状となるようにマスクしながら溶射したり、蒸着させたりして形成してもよく、或いは金属箔を用いたり、めっき処理やイオンプレーティング等によって金属層を形成して、エッチングにより所定の電極形状を得るようにしてもよい。これらの電極の厚みについては、電極を形成する手段によっても異なるが、いずれも一般的に採用される範囲であればよく、例えば金属箔から形成する場合は主に5〜30μmの範囲であり、イオンプレーティング法により形成する場合は主に0.1μm〜2μmの範囲であり、金属溶射から形成する場合は主に30〜50μmの範囲である。
また、本発明における上部絶縁層については、基板を吸着させるための基板吸着面を備えたものであればよく、その材質等については特に制限されず、ポリイミドフィルム、シリコーンフィルム、ポリアミドフィルム等の絶縁性フィルムから形成してもよく、アルミナ、窒化アルミ等のセラミックス材料からなるものであってもよい。上部絶縁層の厚みについては、絶縁層を形成する材質等によっても異なるが、いずれも一般的に採用される範囲であればよく、例えばポリイミドフィルム等からなる場合は主に25〜200μmの範囲であり、セラミックス材料を溶射して形成する場合は主に100〜500μmの範囲である。
電極層を形成する電極の少なくともいずれかが電極欠落部を有する場合には、上部絶縁層には、電極欠落部に対応する位置で基板側に突出した絶縁層頂部1aを設け、この絶縁層頂部1aで基板と接して基板吸着面5を形成するようにすると、少なくとも基板と接触する部分に溜まる電荷の数を可及的に低減させることができる。この頂部絶縁層1aは、基板の吸着保持性や溜まる電荷の低減性等を考慮して、平面形状が電極欠落部に対応する仮想セルの範囲内におさまるようにするのが望ましいが、仮にセルのサイズを超えて隣接するセルの一部に重なるように形成されたとしても構わない。また、絶縁層頂部1aの高さについては(すなわち絶縁層凹部1bの深さ)、基板の吸着力を維持したり、基板を吸着させた際の基板裏面の凹凸やうねりを抑えたりするほか、加工性等の観点から、5〜20μmの範囲であるのがよい。上部絶縁層に絶縁層頂部1aを形成する手段としては、例えば所定のマスクを介してセラミックス材料を溶射するようにしてもよく、ポリイミドフィルム等で上部絶縁層を形成した後に、エッチング処理により絶縁層凹部1bを形成するようにしてもよい。
また、本発明における双極型静電チャックは、電極層と上部絶縁層との間に接着剤や接着フィルム等を介して積層するようにしてもよく、電極層の表面に上部絶縁層を直接形成するようにしてもよい。更には、電極層の下側(基板吸着面とは反対側)に、上部絶縁層と同様に絶縁性フィルムやセラミックス材料等からなる下部絶縁層を設け、アルミニウム等からなる金属基盤上に接着剤等を用いて貼着し、静電チャックを得るようにしてもよい。すなわち、本発明における効果に影響を及ぼさない限りでは、一般的な静電チャックで用いられる構造や製造方法等の技術を採用することができる。
本発明によれば、電極に電圧を印加して基板吸着面に発生する電荷が、互いに周辺に存在する異極の電荷と効率的に打ち消しあうことができるため、電圧印加停止とともに残留電荷をすばやく消滅させることができる。また、本発明のような電極形状によれば、電圧印加により生じる電気力線を基板吸着面付近にとどめることができるため、イオンや電子等の荷電粒子の取り込み量を抑えることができ、基板吸着面に溜まる電荷の数を最小限にすることができる。そのため、本発明の双極型静電チャックは、電圧の印加を停止した後に残留電荷を直ちに減らすことができると共に、電圧印加時の基板吸着保持性にも優れた双極型静電チャックである。加えて、電気力線の形成を基板吸着面付近に抑えることができることから、静電チャックのまわりに帯電して浮遊するパーティクル等の取り込み量を減らすことができる。
図1は、本発明の電極層を形成する第一電極及び第二電極の平面説明図である。 図2は、図1の一部拡大図である。 図3は、図1のII-II方向(II’-II’方向)から見た本発明の双極型静電チャックの断面模式図である。 図4は、本発明の電極層を形成する第一電極及び第二電極が電極欠落部を有する場合の平面説明図である。 図5は、図4のIII-III方向(III’-III’方向)から見た本発明の双極型静電チャックの断面模式図である。 図6は、双極型静電チャックの従来例を示す説明図であり、(a)は平面模式図を示し、(b)はI-I断面模式図を示す。
以下、実施例に基づき本発明をより詳細に説明する。
[実施例1]
下部絶縁層6として直径298mmのポリイミドシート(東レ・デュポン社製商品名カプトンH:厚さ125μm)を用意し、この表面をならす目的で予めイオンプレーティング法によって処理して0.1μmのクロム層を形成した。次いで、このポリイミドシートのクロム層上にイオンプレーティング法によって直径296mm、膜厚0.5μmの銅からなる電極層を形成して、硝酸系エッチング液を用いたエッチングにより、図1及び2に示すような第一電極2及び第二電極3を得た。ここで、仮想セル幅L=5mmとし、それぞれ4.5mm×4.5mmの大きさを有した第一電極部2aと第二電極部3aとが、x方向及びy方向のセルに交互に並ぶようにして、尚且つ、x方向及びy方向ともに隣接する電極部間の隙間dを1mmとして配置した(直径方向には最大59個の電極部を配置)。また、仮想セル内に配置された第一電極部2及び第二電極部3は、互いに等電位となるように、いずれも幅0.5mmの帯状の第一連結部2b及び第二連結部3bによって連結されるようにした。
次いで、上記のようにして第一電極2及び第二電極3を形成した電極層の表面に、厚さ30μmの熱可塑性ポリイミド系接着シートを介して直径296mmのポリイミドシート(東レ・デュポン社製商品名カプトンH:厚さ75μm)を貼り合わせて上部絶縁層1とした。次いで、上部絶縁層1と下部絶縁層6の表面にそれぞれクッション材を重ね合わせ、これらをまとめて加熱プレス機にセットして厚さ方向圧力2MPa、加熱温度150℃、及び保持時間5分の条件で加熱加圧処理して、上部絶縁層1、電極層(第一電極2、第二電極3)、及び下部絶縁層6からなる電極シートを得た。そして、得られた電極シートを、厚さ30μmの熱可塑性ポリイミド系接着シートを介して直径298mmの載置面を有するアルミニウム製金属基盤に固着し、実施例1に係る双極型静電チャックを完成させた。
上記で得られた双極型静電チャックについて、上部絶縁層1の表面を基板吸着面として直径300mmのシリコンウエハを載置し、第一電極2を直流電源のプラス極側に、第二電極3をマイナス極側にそれぞれ接続して、±750Vの電圧を印加して1分間シリコンウエハを吸着保持させた。その後、電源を切って電圧印加を停止し、1秒後にシリコンウエハを基板吸着面から押上ピンにて引き離したところ、特に力を必要とせずにシリコンウエハを引き剥がすことができた。
[実施例2]
電極層を形成する第一電極2及び第二電極3について、図4に示すとおり、4×4の仮想セルの頂点部分の電極部を欠落させ、電極層の表面において第一電極部2aが欠落した電極欠落部2cと第二電極部3aが欠落した電極欠落部3cの数が同数になるようにした以外は実施例1と同様にして電極シートを得た。次いで、上部絶縁層1の表面にマスクをかぶせ、ポリイミド専用アルカリ系エッチング液(三菱製紙株式会社製商品名ポリイミドエッチング液)を用いてエッチングを行い、電極欠落部2c、3cの仮想セルに対応する箇所以外のポリイミドシートを深さ10μm除去し(絶縁層凹部1cに相当)、5mm×5mm×高さ10μmの絶縁層頂部1aを形成した。次いで、絶縁層頂部1aを形成した電極シートを実施例1と同様にしてアルミニウム製金属基盤に固着し、実施例2に係る双極型静電チャックを完成させた。
上記で得られた双極型静電チャックについて、実施例1と同様に、絶縁層頂部1aからなる基板吸着面にシリコンウエハを吸着保持させた後、電源を切って電圧印加を停止し、1秒後にシリコンウエハを基板吸着面から押上ピンにて引き離したところ、特に力を必要とせずにシリコンウエハを引き剥がすことができた。
本発明における双極型静電チャックは、シリコン、ガリウム砒素、シリコンカーバイト(SiC)等の半導体ウエハや、ガラス基板、有機ELなどに用いる樹脂シート等の絶縁性基板を吸着保持するのに適し、特に電圧印加時の基板吸着保持性に優れると共に電圧印加停止時の残留電荷の低減性に優れた双極型静電チャックであることから、半導体製造プロセス等における連続工程で使用するのに好適である。勿論、本発明の静電チャックは、これらに限定されずに、対象物を吸着させるような種々の用途に適用できる。
1 :上部絶縁層
2 :第一電極
2a :第一電極部
2b :第一連結部
2c :電極欠落部
3 :第二電極
3a :第二電極部
3b :第二連結部
3c :電極欠落部
4 :基板
5 :基板吸着面
6 :下部絶縁層
7 :金属基盤
8,9:電極

Claims (5)

  1. 第一及び第二の電極を有する電極層と、基板を吸着させる基板吸着面を形成する上部絶縁層とを少なくとも備えた双極型の静電チャックであり、電極層の表面をxy方向に対して所定の幅Lを有した複数の仮想セルに分割して見立てた場合に、第一の電極を形成する第一電極部と第二の電極を形成する第二電極部とが、x方向の仮想セルに対して交互に並ぶように配置されると共に、y方向の仮想セルに対して交互に並ぶように配置され、また、第一電極及び第二電極が、それぞれ、仮想セル内に電極部が存在しない電極欠落部を有すると共に、上部絶縁層が、これらの電極欠落部に対応する位置に基板側に突出した絶縁層頂部を有して基板と接し、基板吸着面を形成したことを特徴とする双極型静電チャック。
  2. 第一電極が、複数の仮想セル内に配置された第一電極部同士を連結する第一連結部を有し、かつ、第二電極が、複数の仮想セル内に配置された第二電極部同士を連結する第二連結部を有する請求項1に記載の双極型静電チャック。
  3. 第一電極及び第二電極が、電極層内において同一面に形成される請求項1又は2に記載の双極型静電チャック。
  4. 基板が直径300mmのシリコンウエハである場合にセル幅Lが1〜20mmの範囲である請求項1〜3のいずれかに記載の双極型静電チャック。
  5. x方向又はy方向に隣接するセル間において第一電極部と第二電極部との間の隙間dが0.5〜2mmの範囲である請求項4に記載の双極型静電チャック。
JP2010519749A 2008-07-08 2009-06-30 双極型静電チャック Active JP5283699B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010519749A JP5283699B2 (ja) 2008-07-08 2009-06-30 双極型静電チャック

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008177797 2008-07-08
JP2008177797 2008-07-08
PCT/JP2009/061975 WO2010004915A1 (ja) 2008-07-08 2009-06-30 双極型静電チャック
JP2010519749A JP5283699B2 (ja) 2008-07-08 2009-06-30 双極型静電チャック

Publications (2)

Publication Number Publication Date
JPWO2010004915A1 JPWO2010004915A1 (ja) 2012-01-05
JP5283699B2 true JP5283699B2 (ja) 2013-09-04

Family

ID=41507031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010519749A Active JP5283699B2 (ja) 2008-07-08 2009-06-30 双極型静電チャック

Country Status (8)

Country Link
US (1) US8730644B2 (ja)
EP (1) EP2306505A4 (ja)
JP (1) JP5283699B2 (ja)
KR (1) KR20110027785A (ja)
CN (1) CN102089875B (ja)
HK (1) HK1154307A1 (ja)
TW (1) TW201021150A (ja)
WO (1) WO2010004915A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220015009A (ko) * 2020-07-30 2022-02-08 주식회사 이에스티 정전척 및 그 제조방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2555234B1 (en) * 2011-08-02 2020-08-19 ASML Holding N.V. Electrostatic clamp, lithographic apparatus and method of manufacturing an electrostatic clamp
JP5505667B2 (ja) * 2011-09-30 2014-05-28 Toto株式会社 交流駆動静電チャック
WO2013137414A1 (ja) * 2012-03-16 2013-09-19 株式会社クリエイティブ テクノロジー 静電チャック装置及びその制御方法
JP5621142B2 (ja) * 2013-04-02 2014-11-05 独立行政法人産業技術総合研究所 半導体プロセス用キャリア
WO2015013142A1 (en) 2013-07-22 2015-01-29 Applied Materials, Inc. An electrostatic chuck for high temperature process applications
WO2015013143A1 (en) * 2013-07-22 2015-01-29 Applied Materials, Inc. An end effector for transferring a substrate
JP6423880B2 (ja) 2013-08-05 2018-11-14 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated インシトゥで取り出すことができる静電チャック
KR101812666B1 (ko) 2013-08-05 2017-12-27 어플라이드 머티어리얼스, 인코포레이티드 얇은 기판 취급을 위한 정전 캐리어
KR101905158B1 (ko) * 2013-08-06 2018-10-08 어플라이드 머티어리얼스, 인코포레이티드 국부적으로 가열되는 다-구역 기판 지지부
US10297483B2 (en) 2013-09-20 2019-05-21 Applied Materials, Inc. Substrate carrier with integrated electrostatic chuck
GB201321463D0 (en) * 2013-12-05 2014-01-22 Oxford Instr Nanotechnology Tools Ltd Electrostatic clamping method and apparatus
US9460950B2 (en) 2013-12-06 2016-10-04 Applied Materials, Inc. Wafer carrier for smaller wafers and wafer pieces
WO2015171207A1 (en) 2014-05-09 2015-11-12 Applied Materials, Inc. Substrate carrier system and method for using the same
JP2017515301A (ja) 2014-05-09 2017-06-08 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 保護カバーを有する基板キャリアシステム
US9959961B2 (en) 2014-06-02 2018-05-01 Applied Materials, Inc. Permanent magnetic chuck for OLED mask chucking
CN105590890B (zh) * 2014-10-21 2019-03-12 中微半导体设备(上海)有限公司 一种静电夹盘表层电荷的中和方法
KR102308906B1 (ko) * 2015-03-26 2021-10-06 삼성디스플레이 주식회사 정전 척 시스템과, 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
JP6312926B2 (ja) 2015-04-02 2018-04-18 株式会社アルバック 吸着方法及び真空処理方法
JP6279149B2 (ja) 2015-04-02 2018-02-14 株式会社アルバック 吸着装置及び真空処理装置
US10332773B2 (en) 2015-06-04 2019-06-25 Applied Materials, Inc. Transparent electrostatic carrier
KR20170039781A (ko) * 2015-10-01 2017-04-12 삼성디스플레이 주식회사 정전척 및 이를 포함하는 기판 처리 장치
KR101721684B1 (ko) * 2015-10-21 2017-04-11 (주)티티에스 바이폴라 정전척
JP6924196B2 (ja) * 2016-01-19 2021-08-25 インテヴァック インコーポレイテッド 基板製造用のパターンチャック
JP6742214B2 (ja) * 2016-10-04 2020-08-19 株式会社ディスコ 静電チャックプレートの給電装置
JP2018060905A (ja) * 2016-10-05 2018-04-12 株式会社ディスコ 静電チャックプレート及び静電チャックプレートの製造方法
JP7038497B2 (ja) * 2017-07-07 2022-03-18 東京エレクトロン株式会社 静電チャックの製造方法
KR102513466B1 (ko) * 2017-08-28 2023-03-23 가부시키가이샤 크리에이티브 테크놀러지 정전식 피작업물 보유 방법 및 정전식 피작업물 보유 시스템
KR20190100980A (ko) * 2017-12-27 2019-08-30 캐논 톡키 가부시키가이샤 정전척, 성막장치, 기판흡착방법, 성막방법, 및 전자 디바이스의 제조방법
KR102085446B1 (ko) * 2018-09-21 2020-03-05 캐논 톡키 가부시키가이샤 정전척 시스템, 성막 장치, 피흡착체 분리방법, 성막 방법 및 전자 디바이스의 제조방법
CN111128834B (zh) * 2018-10-31 2022-09-06 成都辰显光电有限公司 微元件转移设备及其制作方法
US11506985B2 (en) * 2019-04-29 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor apparatus and method of operating the same for preventing photomask particulate contamination
KR20210052707A (ko) * 2019-10-30 2021-05-11 삼성전자주식회사 극자외선 노광 시스템

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299137A (ja) * 1987-05-29 1988-12-06 Canon Inc 試料保持装置
JPH01274938A (ja) * 1988-04-26 1989-11-02 Toto Ltd 静電チャック基板
JPH09223729A (ja) * 1996-02-19 1997-08-26 Kyocera Corp 静電チャック
JPH09327188A (ja) * 1996-03-08 1997-12-16 Applied Materials Inc ワークピースの支持チャックの支持面に離間してワークピースを支持する装置及び離間マスクの製造方法
JP2004022889A (ja) * 2002-06-18 2004-01-22 Anelva Corp 静電吸着装置
JP2004356350A (ja) * 2003-05-28 2004-12-16 Kyocera Corp 静電チャック
JP2005012144A (ja) * 2003-06-23 2005-01-13 Kyocera Corp 静電チャック
JP2005033125A (ja) * 2003-07-11 2005-02-03 Toto Ltd 静電チャックおよび静電チャックを搭載した装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2851766B2 (ja) 1993-04-28 1999-01-27 京セラ株式会社 静電チャック
JP2003179128A (ja) * 2001-12-11 2003-06-27 Ngk Spark Plug Co Ltd 静電チャック
KR100545169B1 (ko) * 2003-09-03 2006-01-24 동부아남반도체 주식회사 반도체 제조 설비의 정전척 및 이를 이용한 웨이퍼 척킹방법
US20070223173A1 (en) 2004-03-19 2007-09-27 Hiroshi Fujisawa Bipolar Electrostatic Chuck

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299137A (ja) * 1987-05-29 1988-12-06 Canon Inc 試料保持装置
JPH01274938A (ja) * 1988-04-26 1989-11-02 Toto Ltd 静電チャック基板
JPH09223729A (ja) * 1996-02-19 1997-08-26 Kyocera Corp 静電チャック
JPH09327188A (ja) * 1996-03-08 1997-12-16 Applied Materials Inc ワークピースの支持チャックの支持面に離間してワークピースを支持する装置及び離間マスクの製造方法
JP2004022889A (ja) * 2002-06-18 2004-01-22 Anelva Corp 静電吸着装置
JP2004356350A (ja) * 2003-05-28 2004-12-16 Kyocera Corp 静電チャック
JP2005012144A (ja) * 2003-06-23 2005-01-13 Kyocera Corp 静電チャック
JP2005033125A (ja) * 2003-07-11 2005-02-03 Toto Ltd 静電チャックおよび静電チャックを搭載した装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220015009A (ko) * 2020-07-30 2022-02-08 주식회사 이에스티 정전척 및 그 제조방법
KR102457215B1 (ko) * 2020-07-30 2022-10-20 주식회사 이에스티 정전척 및 그 제조방법

Also Published As

Publication number Publication date
KR20110027785A (ko) 2011-03-16
JPWO2010004915A1 (ja) 2012-01-05
CN102089875A (zh) 2011-06-08
EP2306505A4 (en) 2011-09-14
US8730644B2 (en) 2014-05-20
CN102089875B (zh) 2012-08-08
EP2306505A1 (en) 2011-04-06
US20110102965A1 (en) 2011-05-05
HK1154307A1 (en) 2012-04-13
TW201021150A (en) 2010-06-01
WO2010004915A1 (ja) 2010-01-14

Similar Documents

Publication Publication Date Title
JP5283699B2 (ja) 双極型静電チャック
JP5458323B2 (ja) 静電チャック及びその製造方法
CN101405857B (zh) 承载基片的装置和方法
US9025305B2 (en) High surface resistivity electrostatic chuck
KR100976320B1 (ko) 정전척 및 정전척용 전극 시트
US20120154974A1 (en) High efficiency electrostatic chuck assembly for semiconductor wafer processing
JPH04186653A (ja) 静電チャック
JP5054022B2 (ja) 静電チャック装置
JP2008251737A (ja) 静電チャック装置用電極部材ならびにそれを用いた静電チャック装置および静電吸着解除方法
JPWO2008108146A1 (ja) 静電チャック
TWI423313B (zh) 半導體裝置的製造方法
JP2006066857A (ja) 双極型静電チャック
WO2012026421A1 (ja) 静電チャック装置及びその製造方法
JP2004349663A (ja) 静電チャック
KR20220069341A (ko) 정전척 및 그 제조방법
JP2000183143A (ja) 静電チャック
KR20150146065A (ko) 프린팅을 이용한 바이폴라 세라믹 정전척 제조 방법
WO2024070009A1 (ja) 静電キャリア、処理システム及び処理方法
JP2009246325A (ja) 静電チャック
TWI677764B (zh) 處理一基板之方法及基板載體系統
KR20110064665A (ko) 전기장 구배를 이용한 쌍극형 정전척
KR20220086487A (ko) 정전 척 및 기판 고정 장치
KR100801467B1 (ko) 쌍극형 정전척
CN110676164A (zh) 半导体工艺部件及其形成方法、以及半导体工艺设备
JP2007294827A (ja) 静電チャック

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130528

R150 Certificate of patent or registration of utility model

Ref document number: 5283699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250