TWI423313B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI423313B
TWI423313B TW099126892A TW99126892A TWI423313B TW I423313 B TWI423313 B TW I423313B TW 099126892 A TW099126892 A TW 099126892A TW 99126892 A TW99126892 A TW 99126892A TW I423313 B TWI423313 B TW I423313B
Authority
TW
Taiwan
Prior art keywords
carrier
semiconductor wafer
semiconductor device
substrate
conductive
Prior art date
Application number
TW099126892A
Other languages
English (en)
Other versions
TW201110213A (en
Inventor
Yung Jean Lu
Ming Fa Chen
Chen Shien Chen
Jao Sheng Huang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201110213A publication Critical patent/TW201110213A/zh
Application granted granted Critical
Publication of TWI423313B publication Critical patent/TWI423313B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

半導體裝置的製造方法
本發明係有關於一種製造半導體裝置的系統及方法，特別是有關於一種製程進行期間運送及支承半導體晶圓的系統及方法。
一般來說，靜電吸盤可在進行半導體晶圓製程期間使用，用以支承及運送半導體晶圓及其載板。靜電吸盤不同於透過作為物理夾鉗的機械式吸盤來支承晶圓，晶圓與載板的支承是透過施加電荷於一平板上並產生靜電力以支承半導體晶圓。上述配置允許靜電吸盤避免與晶圓待處理側接觸(一種典型鉗夾機械式吸盤無法避免的接觸)，進而防止晶圓待處理側的損害。
然而，近年來半導體晶圓的厚度下降，特別是基底通孔電極(through-substrate via)的出現以及半導體晶圓薄化需求，靜電吸盤出現了問題。亦即，薄晶圓通常採用絕緣載板(例如，玻璃)以幫助支承薄半導體晶圓結構。然而，絕緣載板本身具有小庫倫力，且薄半導體晶圓的庫倫力小於先前厚晶圓，而為了在靜電吸盤與晶圓/載板組合之間提供足夠的吸引力，以在吸盤上支承晶圓/載板組合，這些晶圓及載板需要越來越大的偏壓。然而，上述大偏壓不僅因為需要更多能量而增加製造成本，而且也會在半導體晶圓進行製程期間遭到損害。
本發明一實施例中，一半導體裝置包括一半導體晶圓載板。半導體晶圓載板包括一介電材料。半導體晶圓載板也包括一導電摻雜物，其位於介電材料內。
本發明另一實施例中，一半導體裝置包括一半導體晶圓載板，用以承載半導體晶圓。半導體晶圓載板也包括一介電材料。導電通孔結構位於介電材料內。
本發明又一實施例中，一種半導體裝置的製造方法，包括：提供一半導體晶圓，其包括一基底及延伸進入一部分的基底內的一或多個基底通孔電極；提供一載板，其包括一或多個離子摻雜物；以及將半導體晶圓貼附至載板。
本發明又另一實施例中，一種半導體裝置的製造方法，包括：提供一半導體晶圓，其包括一基底及延伸進入一部分的基底內的一或多個基底通孔電極；提供一載板，其包括多個導電通孔結構；以及將半導體晶圓貼附至載板。
本發明又另一實施例中，一種半導體裝置的製造方法，包括：提供一載板，其包括一第一基底及位於第一基底內的一或多個離子摻雜物；以及將載板貼附至一半導體晶圓的一第一側，半導體晶圓包括一半導體基底及延伸進入半導體基底內的至少一導電通孔結構。
以下說明本發明實施例之製作與使用。然而，可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。
以下實施例係以一特定背景作說明，亦即一半導體晶圓載板。然而，其他實施例也可應用於其他載板或支承結構。
請參照第1圖，其繪示出一半導體晶圓101、一黏著層103以及一載板105。通常半導體晶圓101包括複數個個別的晶片，其中每一晶片包括一基底，其上形成了習知電子裝置。基底上通常覆蓋了一或多層介電層及導電層。這些導電層提宮下方電子裝置的連接及發送路線。
半導體晶圓101可具有一第一側107，其上具有電子裝置、介電層及金屬層。半導體晶圓101已可具有一第二側109位於背對第一側107處。
半導體晶圓101的一或多個個別的晶片可具有一或多個基底通孔電極(TSV)111穿過半導體晶圓101。基底通孔電極(TSV)111的製做是透過先形成穿過局部半導體晶圓101的導電通孔結構。導電通孔結構的製做是透過塗佈一光阻(未繪示)並經過顯影，接著蝕刻半導體晶圓101的第一側107而形成通孔結構開口。通孔結構開口可延伸進入半導體晶圓101，但至少在形成於半導體晶圓101內部及上方的電子裝置以外的地方，且至少其深度大於晶片最終所需高度。因此，儘管通孔結構開口自半導體晶圓101的表面的深度取決於整體的晶片設計，其深度可在50微米(μm)至190微米的範圍，例如150微米。再者，通孔結構開口的直徑可在5微米至70微米的範圍，例如50微米。
可順沿著通孔結構開口的側壁而形成一阻障層(未繪示)。阻障層可包括一導電材料，例如氮化鈦，然而也可採用其他的材料，例如氮化鉭或鈦。阻障層可利用化學氣相沉積(chemical vapor deposition,CVD)而形成，例如電漿輔助化學氣相沉積(plasma enhanced CVD,PECVD)。然而，也可採用其他的製程，例如濺鍍(sputtering)或金屬有機化學氣相沉積(metal organic CVD,MOCVD)。
接著在通孔結構開口內填入一導電材料。導電材料可透過電沉積(electrodeposition)製程而形成且包括銅。然而也可使用其他適當的方法，例如無電沉積(electroless deposition)、電鍍(plating)或CVD，且使用其他適當的材料，例如鎢。在一實施例中，導電材料完全填入通孔結構開口並溢出開口。而為了形成導電通孔結構，通孔結構開口外側過量的導電材料可透過一製程加以去除，例如研磨(grinding)或蝕刻。
一旦形成導電通孔結構，可對半導體晶圓101的第二側109進行薄化，以露出導電通孔結構，藉以形成基底通孔電極111。半導體晶圓101的薄化可透過一去除製程來進行，例如化學機械研磨(chemical mechanical polishing,CMP)，其中結合的蝕刻劑及砥粒(abrasive)與半導體晶圓101接觸，並使用一研磨墊(未繪示)來薄化半導體晶圓101。然而，也可使用任何適當的製程來薄化半導體晶圓101，例如蝕刻。
然而，任何所屬技術領域中具有通常知識者將可認知到上述用以形成基底通孔電極111的製程並非為形成基底通孔電極111的唯一方法。在另一技術中，基底通孔電極111的製做可透過蝕刻出局部穿過半導體晶圓101的孔洞並在孔洞內沉積介電材料。接著對半導體晶圓101的第二側109進行薄化，以露出孔洞內的介電材料。去除孔洞內的剩餘介電材料，並於孔洞內再沉積具有或不具有阻障材料的導電材料。上述方法及其他適當方法皆含括於本發明之範圍內。
為了將薄化的半導體晶圓101鄰接至載板105，黏著層103放置於半導體晶圓101的第二側109上。黏著層103可包括紫外線膠(ultra-violet glue)，當其照射紫外線時會失去其黏性。然而，也可使用其他種類的黏著材料，例如壓敏性(pressure sensitive)黏著劑、輻射固化(radiation curable)黏著劑、環氧化物以及其組合等。黏著劑可為半液態或膠狀放置於半導體晶圓101的第二側109上，而在壓力下可很快地產生形變。
為了在後續製程期間，提供薄化的半導體晶圓101結構性支承，載板105透過黏著層103而貼附至半導體晶圓101上。載板105可包括矽基材料(例如，玻璃或氧化矽)、其他材料(例如，氧化鋁、)或上述材料的組合等等。為了能將載板105貼附於半導體晶圓101，載板105為平坦的。載板105的厚度在550微米至750微米的範圍，例如620微米。另外，載板105的直徑可大於半導體晶圓101。因此，儘管載板105的尺寸取決於半導體晶圓101的尺寸，然而載板105的直徑大於半導體晶圓101的直徑約0.5%至1.5%的範圍。舉例來說，若半導體晶圓101的直徑為300毫米(mm)，則載板105的直徑約為303毫米。
為了能在載板105內提供可受到靜電吸盤(將於第2圖中進一步說明)所產生的靜電力作用的一材料，載板105可摻雜離子摻雜物。載板105可摻雜一或多個摻雜物，例如鈉、鉀或其組合等。可透過適當的植入製程來導入摻雜物，例如離子佈植或擴散製程，而摻雜物的加成濃度(例如鈉及鉀)至少為5×1014 cm-1 。然而，也可使用其他的適當方法。
透過加入離子摻雜物於載板105中，可增加載板105與靜電吸盤201(繪示於第2圖)之間的庫倫力。增加庫倫力有助於確保載板105與半導體晶圓101吸附至靜電吸盤時，具有足夠的力量來支承及控制載板105與半導體晶圓101。
除了上述離子摻雜物以外，次要的摻雜物也可連銅離子摻雜物一起植入，以加強離子摻雜物的導電性。在一實施例中，次要摻雜物可包括可包括鋁、硼、磷或其組合等，且可透過適當製程來進行植入，例如離子佈植或擴散製程。這些摻雜物的濃度小於5×1022 cm-1 ，例如1×1012 cm-1 。
第2圖係繪示出將半導體晶圓101與載板105放置於一靜電吸盤201。在一實施例中，載板105與靜電吸盤201的上表面203接觸，使半導體晶圓101的第一側107維持露出狀態，以在電漿製程反應室中進一步進行如蝕刻或沉積製程。靜電吸盤201可用於移動或傾斜半導體晶圓101而不必覆蓋半導體晶圓101的第一側107的任何部分。
在一實施例中，靜電吸盤201為一單極性靜電吸盤201。在單極性靜電吸盤201中，一電極205埋置於鄰近靜 電吸盤201的上表面203處。電極205被一介電材料所覆蓋，例如氧化物或陶瓷，以隔開電極205與載板105。在一實施例中，電極205埋置於靜電吸盤201的上表面203下方距離0.1毫米至1.5毫米範圍處，例如0.3毫米。
在一實施例中，當鈉(N+)及鉀(K+)的摻雜濃度超過5×1014 cm-1 ，可透過一電源207施加一正電荷，電源207的功率在1000W至4000W的範圍，例如2500W。電極205上的電荷產生庫倫力而作用於具有載板105的半導體晶圓101上方，使載板105及半導體晶圓101被吸附至靜電吸盤201。再者，當靜電吸盤201使用於電漿製程設備(未繪示)中，電極205可與另一電極用於在反應室內產生電漿來促進蝕刻、薄膜沉積或擴散製程的進行。
然而，任何所屬技術領域中具有通常知識者可認知到上述施加的電荷僅為範例說明而並未局限於此。另外也可施加其他電荷於電極205上，也可改變所需的製程條件與選擇的摻雜物。只要上述電荷是作用於摻雜的載板105來增加載板105與靜電吸盤201之間庫倫吸引力，也完全含括於本發明之範圍內。
另外，靜電吸盤201的結構可包括一或多個開口209，其延伸穿過靜電吸盤201，以允許其接近載板105中與靜電吸盤201接觸的一側的至少一部分。透過允許接近載板105的一側，可將氣體(例如，氦氣)導入而與靜電吸盤201及載板105接觸，以排除製程中產生的廢熱。如此可允許操作者對於與某些半導體裝置製造相關的溫變動力學(temperature-dependent kinetics)有更佳的控制。
然而，任何所屬技術領域中具有通常知識者可認知到上述靜電吸盤201為可採用的一種靜電吸盤類型。然而也可採用雙極式靜電吸盤，其中正電極與附電極形成於靜電吸盤內。此類型的靜電吸盤與其他適當類型的靜電吸盤皆完全含括於本發明的範圍內。透過使用摻雜離子材料(例如，鈉或鉀)的載板105，施加於電極205的正電荷產生較大的庫倫力。載板105中這較大的庫倫力的作用補償了因較薄的半導體晶圓101而降低的庫倫力，然而若有必要，在其他實施例中也可使用具有任何厚度的半導體晶圓。
第3圖係繪示出另一實施例，其中形成穿過載板105的導電通孔結構303來取代摻雜離子摻雜物(例如，鈉或鉀)的載板105。在本實施例中，半導體晶圓101及黏著層103可相似或相同於第1圖中所示的半導體晶圓101及黏著層103。
載板105在從廠商端送過來時就已經具有用於導電通孔結構303的開口(未明確繪示出)。然而，載板105也可以實心材料，並採用適當的微影及蝕刻製程來形成開口，其將用以形成導電通孔結構303。在另一方法中，開口延伸穿過載板105，且直徑約在0.1毫米至0.5毫米的範圍，例如0.3毫米。
導電通孔結構303可填入液態導電有機材料，以增加庫倫力。在一實施例中，也可使用導電高分子材料，例如聚苯胺(polyaniline)、摻雜的聚苯胺、聚呲咯(polypyrrole)、聚塞吩(polythiophene)、噻吩寡聚合物(thiophene oligomer)、聚亞苯基(polyphenylene)或其組合等。然而，也可採用任何適當的導電有機材料。液態有機材料可透過適當的塗佈製程而填入開口，其使得液態有機材料流入開口而形成導電通孔結構303。一旦液態有機材料填入開口，液態有機材料可在120℃至230℃的溫度範圍進行固化，例如160℃，而時間在10分鐘至1小時的範圍，例如15分鐘，以將其從液態相變為固態其材料。
另外，也可採用固態材料來取代液態有機材料而形成導電通孔結構303。在本實施例中，固態材料，例如二氧化鈦、氧化鋁、銦錫氧化物(ITO)或其組合等，可沉積於開口內來取代開口塗佈。可透過如化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PECVD)等製程來沉積固態材料，直置固態材料填滿開口而形成導電通孔結構303。
除了導電通孔結構303以外，載板105也可具有導電層301形成於載板105的第一側305及載板105的第二側307。導電層301的材料可相同於導電通孔結構303(例如，聚苯胺或氧化鈦)，或者也可不同於導電通孔結構303。每一導電層301的製做可透過適當的製程來進行，例如上述形成導電通孔結構303的塗佈或沉積製程。載板105上方的導電層301的厚度在1微米至20微米的範圍，例如3微米。
第4圖係繪示出將第3圖中載板105與半導體晶圓101放置於一適當的靜電吸盤201上方。在一實施例中，靜電吸盤201可相似於第2圖中所示的靜電吸盤201，然而其也可為其他類型的靜電吸盤。當電荷施加於電極205，導電層301及導電通孔結構303的導電有機材料作為增強庫倫力，以在靜電吸盤201上支承半導體晶圓101與載板105。
透過使用導電通孔結構303及導電層301來增強庫倫力，可降低施加於靜電吸盤所需的整體電壓，進而避免高電壓施加於半導體晶圓101所潛在的任何負面效應。另外，透過降低施加於吸盤的電壓，設備的整體操作成本也會降低，因而具有更便宜的製造程序。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種更動、替代與潤飾。舉例來說，可變更所使用的材料以符合不同的目的。在另一範例中，任何所屬技術領域中具有通常知識者，可輕易理解在不脫離本發明之精神和範圍內可改變用於製造此處的材料及結構的各種製程。
再者，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大體相同功能或獲得大體相同結果皆可使用於本發明中。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。
101．．．半導體晶圓
103．．．黏著層
105．．．載板
107、305．．．第一側
109、307．．．第二側
111．．．基底通孔電極
201．．．靜電吸盤
203．．．上表面
205．．．電極
207．．．電源
209．．．開口
301．．．導電層
303．．．導電通孔結構
第1圖係繪示出根據一實施例之半導體晶圓、黏著層及載板剖面示意圖。
第2圖係繪示出根據一實施例將第1圖中半導體晶圓與載板放置於一靜電吸盤的剖面示意圖。
第3圖係繪示出根據一實施例之載板剖面示意圖，其包括導電層及通孔；以及
第4圖係繪示出根據一實施例將第3圖中半導體晶圓與載板放置於一靜電吸盤的剖面示意圖。
101．．．半導體晶圓
103．．．黏著層
105．．．載板
107．．．第一側
109．．．第二側
111．．．基底通孔電極

Claims (10)

  1. 一種半導體裝置的製造方法，包括：提供一半導體晶圓，其包括一基底及延伸進入一部分的該基底內的一或多個基底通孔電極；提供一載板，其包括一或多個離子摻雜物；以及將該半導體晶圓貼附至該載板。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該離子摻雜物包括鈉或鉀或硼，該離子摻雜物的濃度大於5×1014 cm-1 。
  3. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中提供該載板的步驟更包括：提供沒有離子摻雜物的一載板；以及對該載板摻雜一或多個離子摻雜物。
  4. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該基底通孔電極包括銅，其中該載板包括玻璃或矽基材料。
  5. 一種半導體裝置的製造方法，包括：提供一半導體晶圓，其包括一基底及延伸進入一部分的該基底內的一或多個基底通孔電極；提供一載板，其包括多個導電通孔結構；以及將該半導體晶圓貼附至該載板。
  6. 如申請專利範圍第5項所述之半導體裝置的製造方法，其中該導電通孔結構包括導電有機材料。
  7. 如申請專利範圍第5項所述之半導體裝置的製造方法，其中該載板更包括：一介電材料，填入該等導電通孔結構之間的空間；以及一第一導電層，接觸該介電材料的一第一表面。
  8. 如申請專利範圍第7項所述之半導體裝置的製造方法，更包括一第二導電層，接觸該介電材料的一第二表面，該第二表面背對於該介電材料的該第一表面。
  9. 如申請專利範圍第5項所述之半導體裝置的製造方法，其中該導電通孔結構包括氧化鋁或銅，該載板包括玻璃。
  10. 如申請專利範圍第5項所述之半導體裝置的製造方法，更包括：將該載板放置鄰近於一靜電吸盤，該靜電吸盤包括一電極；以及在該電極施加一第一電壓。
TW099126892A 2009-08-14 2010-08-12 半導體裝置的製造方法 TWI423313B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US23392209P 2009-08-14 2009-08-14
US12/840,903 US8859424B2 (en) 2009-08-14 2010-07-21 Semiconductor wafer carrier and method of manufacturing

Publications (2)

Publication Number Publication Date
TW201110213A TW201110213A (en) 2011-03-16
TWI423313B true TWI423313B (zh) 2014-01-11

Family

ID=43587700

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099126892A TWI423313B (zh) 2009-08-14 2010-08-12 半導體裝置的製造方法

Country Status (3)

Country Link
US (3) US8859424B2 (zh)
CN (1) CN101996858B (zh)
TW (1) TWI423313B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859424B2 (en) 2009-08-14 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier and method of manufacturing
US8618648B1 (en) * 2012-07-12 2013-12-31 Xilinx, Inc. Methods for flip chip stacking
US9508563B2 (en) 2012-07-12 2016-11-29 Xilinx, Inc. Methods for flip chip stacking
US9202801B2 (en) * 2013-11-18 2015-12-01 Applied Materials, Inc. Thin substrate and mold compound handling using an electrostatic-chucking carrier
US9786539B2 (en) 2014-07-16 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd Wafer chuck
US10332773B2 (en) 2015-06-04 2019-06-25 Applied Materials, Inc. Transparent electrostatic carrier
US11094573B2 (en) * 2018-11-21 2021-08-17 Applied Materials, Inc. Method and apparatus for thin wafer carrier
CN115648054B (zh) * 2022-11-09 2024-06-18 大连理工大学 一种多工位宽禁带半导体晶片光电化学机械抛光装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200701428A (en) * 2005-02-17 2007-01-01 Sharp Kk Semiconductor device manufacturing method and semiconductor device
US20080145970A1 (en) * 2004-03-23 2008-06-19 Casio Computer Co., Ltd. Stack structure and method of manufacturing the same
TW200828553A (en) * 2006-12-22 2008-07-01 Phoenix Prec Technology Corp A capacitance element embedded in semiconductor package substrate structure and method for fabricating TME same

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211239A (ja) * 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) * 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
JP3537447B2 (ja) * 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6214184B1 (en) * 1997-05-14 2001-04-10 Taiwan Semiconductor Manufacturing Company, Ltd Insulated wafer pedestal
US6037822A (en) * 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US6312621B1 (en) * 1998-11-17 2001-11-06 Johnson Matthey Electronics, Inc. Via fill formulations which are electrically and/or thermally conductive, or non-conductive
JP3532788B2 (ja) * 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP5165817B2 (ja) * 2000-03-31 2013-03-21 ラム リサーチ コーポレーション 静電チャック及びその製造方法
JP3599634B2 (ja) * 2000-04-10 2004-12-08 信越化学工業株式会社 イオン注入機用静電チャック
EP1211725A4 (en) * 2000-05-10 2003-02-26 Ibiden Co Ltd ELECTROSTATIC CHUCK
US6444576B1 (en) * 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
JP2002280365A (ja) * 2001-03-19 2002-09-27 Applied Materials Inc 静電チャックのクリーニング方法
US6611417B2 (en) * 2001-03-22 2003-08-26 Winbond Electronics Corporation Wafer chuck system
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
WO2003063242A1 (en) * 2002-01-16 2003-07-31 Alfred E. Mann Foundation For Scientific Research Space-saving packaging of electronic circuits
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US20050194038A1 (en) * 2002-06-13 2005-09-08 Christoph Brabec Electrodes for optoelectronic components and the use thereof
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
TWI327336B (en) * 2003-01-13 2010-07-11 Oc Oerlikon Balzers Ag Arrangement for processing a substrate
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
CN1310285C (zh) * 2003-05-12 2007-04-11 东京毅力科创株式会社 处理装置
US6924551B2 (en) * 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) * 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
TWI251313B (en) * 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7060601B2 (en) * 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US20060073337A1 (en) * 2004-10-01 2006-04-06 Krzysztof Nauka Conductive path made of metallic nanoparticles and conductive organic material
US7262495B2 (en) * 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
US7297574B2 (en) * 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
TWI310583B (en) * 2005-07-01 2009-06-01 Touch Micro System Tech Method of thinning a wafer
JP2007258615A (ja) * 2006-03-24 2007-10-04 Ngk Insulators Ltd 静電チャック
CN100466166C (zh) * 2006-05-17 2009-03-04 台湾积体电路制造股份有限公司 制程设备组
US7619870B2 (en) * 2006-08-10 2009-11-17 Tokyo Electron Limited Electrostatic chuck
US7939941B2 (en) * 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
US7651889B2 (en) * 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US7880293B2 (en) * 2008-03-25 2011-02-01 Stats Chippac, Ltd. Wafer integrated with permanent carrier and method therefor
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US8859424B2 (en) 2009-08-14 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier and method of manufacturing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080145970A1 (en) * 2004-03-23 2008-06-19 Casio Computer Co., Ltd. Stack structure and method of manufacturing the same
TW200701428A (en) * 2005-02-17 2007-01-01 Sharp Kk Semiconductor device manufacturing method and semiconductor device
TW200828553A (en) * 2006-12-22 2008-07-01 Phoenix Prec Technology Corp A capacitance element embedded in semiconductor package substrate structure and method for fabricating TME same

Also Published As

Publication number Publication date
US10522382B2 (en) 2019-12-31
US20150040387A1 (en) 2015-02-12
US20180019149A1 (en) 2018-01-18
US20110035937A1 (en) 2011-02-17
CN101996858B (zh) 2015-05-06
TW201110213A (en) 2011-03-16
CN101996858A (zh) 2011-03-30
US8859424B2 (en) 2014-10-14
US9786540B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
TWI423313B (zh) 半導體裝置的製造方法
JP4951677B2 (ja) ウエハー移送装置
US8730644B2 (en) Bipolar electrostatic chuck
CN101405857B (zh) 承载基片的装置和方法
JP4582235B2 (ja) 圧電デバイスの製造方法
KR101887159B1 (ko) 기계식 척과 플라즈마 가공 장치
US7736462B2 (en) Installation for processing a substrate
US10304714B2 (en) Device comprising film for electrostatic coupling of a substrate to a substrate carrier
EP2330619B1 (en) Substrate processing apparatus and substrate processing method
US7782593B2 (en) Mobile electrostatic carrier wafer with electrically isolated charge storage
TW201543588A (zh) 使用靜電力增強半導體結合之裝置、系統及方法
TWI358783B (en) High-performance electrostatic clamp comprising a
CN102812546B (zh) 制造双面装备有芯片的晶片的方法
JP7554849B2 (ja) ガス流特徴部を有する静電チャック、及び関連する方法
KR100978245B1 (ko) 4중막 구조를 가지는 정전척
KR102721301B1 (ko) 쌍극형 정전척 캐리어
KR100943494B1 (ko) 반도체 소자의 식각 장치
CN107919267B (zh) 一种半导体器件及其制作方法
KR101316553B1 (ko) 십자 모양의 전극 패턴을 가지는 바이폴라 정전척 및 이를이용한 기판 처리 방법
JP2004349665A (ja) 静電チャック
CN102915943B (zh) 静电卡盘和半导体设备
TW202249170A (zh) 靜電夾盤及基板固定裝置
KR101511240B1 (ko) 복수의 박막을 가진 정전척
JP2023005533A (ja) 半導体デバイスおよび半導体デバイスの製造方法
JP2003209068A (ja) 半導体装置の製造方法