CN101996858B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101996858B
CN101996858B CN201010254687.3A CN201010254687A CN101996858B CN 101996858 B CN101996858 B CN 101996858B CN 201010254687 A CN201010254687 A CN 201010254687A CN 101996858 B CN101996858 B CN 101996858B
Authority
CN
China
Prior art keywords
support plate
semiconductor wafer
electrostatic chuck
hole structure
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010254687.3A
Other languages
English (en)
Other versions
CN101996858A (zh
Inventor
吕咏铮
陈明发
陈承先
黄招胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101996858A publication Critical patent/CN101996858A/zh
Application granted granted Critical
Publication of CN101996858B publication Critical patent/CN101996858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明揭示一种半导体装置的制造方法。一实施例包括一半导体晶片载板，其中为了增强静电吸盘(electrostatic chuck)与载板之间的库伦力(coulombic force)，将导电掺杂物注入于载板内，以补偿因较薄的半导体晶片而下降的库伦力。另一实施例中，利用在载板内形成导电层及通孔结构(via)以取代导电掺杂物。本发明可避免高电压施加于半导体晶片所潜在的任何负面效应，并具有更便宜的制造程序。

Description

半导体装置的制造方法
技术领域
本发明涉及一种制造半导体装置的系统及方法，尤其涉及一种工艺进行期间运送及支承半导体晶片的系统及方法。
背景技术
一般来说，静电吸盘可在进行半导体晶片工艺期间使用，用以支承及运送半导体晶片及其载板。静电吸盘不同于通过作为物理夹钳的机械式吸盘来支承晶片，晶片与载板的支承是通过施加电荷于一平板上并产生静电力以支承半导体晶片。上述配置允许静电吸盘避免与晶片待处理侧接触(一种典型钳夹机械式吸盘无法避免的接触)，进而防止晶片待处理侧的损害。
然而，近年来半导体晶片的厚度下降，特别是基底通孔电极(through-substrate via)的出现以及半导体晶片薄化需求，静电吸盘出现了问题。也即，薄晶片通常采用绝缘载板(例如，玻璃)以帮助支承薄半导体晶片结构。然而，绝缘载板本身具有小库伦力，且薄半导体晶片的库伦力小于先前厚晶片，而为了在静电吸盘与晶片/载板组合之间提供足够的吸引力，以在吸盘上支承晶片/载板组合，这些晶片及载板需要越来越大的偏压。然而，上述大偏压不仅因为需要更多能量而增加制造成本，而且也会在半导体晶片进行工艺期间遭到损害。
发明内容
为了解决现有技术的问题，本发明一实施例中，一半导体装置包括一半导体晶片载板。半导体晶片载板包括一介电材料。半导体晶片载板也包括一导电掺杂物，其位于介电材料内。
本发明另一实施例中，一半导体装置包括一半导体晶片载板，用以承载半导体晶片。半导体晶片载板也包括一介电材料。导电通孔结构位于介电材料内。
本发明又一实施例中，一种半导体装置的制造方法，包括：提供一半导体晶片，其包括一基底及延伸进入一部分的基底内的一或多个基底通孔电极；提供一载板，其包括一或多个离子掺杂物，且该离子掺杂物的浓度至少为5×1014cm-1；将半导体晶片贴附至载板；将该载板放置于一静电吸盘上，该静电吸盘包括一电极；以及在该电极施加一第一电压。
本发明又另一实施例中，一种半导体装置的制造方法，包括：提供一半导体晶片，其包括一基底及延伸进入一部分的基底内的一或多个基底通孔电极；提供一载板，其包括多个导电通孔结构；将半导体晶片贴附至载板；将该载板放置于一静电吸盘上，该静电吸盘包括一电极；以及在该电极施加一第一电压。
本发明又另一实施例中，一种半导体装置的制造方法，包括：提供一载板，其包括一第一基底及位于第一基底内的一或多个离子掺杂物；以及将载板贴附至一半导体晶片的一第一侧，半导体晶片包括一半导体基底及延伸进入半导体基底内的至少一导电通孔结构。
本发明可避免高电压施加于半导体晶片所潜在的任何负面效应，并具有更便宜的制造程序。
附图说明
图1示出根据一实施例的半导体晶片、粘着层及载板剖面示意图。
图2示出根据一实施例将图1中半导体晶片与载板放置于一静电吸盘的剖面示意图。
图3示出根据一实施例的载板剖面示意图，其包括导电层及通孔；以及
图4示出根据一实施例将图3中半导体晶片与载板放置于一静电吸盘的剖面示意图。
其中，附图标记说明如下：
101～半导体晶片；
103～粘着层；
105～载板；
107、305～第一侧；
109、307～第二侧；
111～基底通孔电极；
201～静电吸盘；
203～上表面；
205～电极；
207～电源；
209～开口；
301～导电层；
303～导电通孔结构。
具体实施方式
以下说明本发明实施例的制作与使用。然而，可轻易了解本发明实施例提供许多合适的发明概念而可实施于广泛的各种特定背景。所揭示的特定实施例仅仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。
以下实施例是以一特定背景作说明，也即一半导体晶片载板。然而，其他实施例也可应用于其他载板或支承结构。
请参照图1，其示出一半导体晶片101、一粘着层103以及一载板105。通常半导体晶片101包括多个各自的芯片，其中每一芯片包括一基底，其上形成了公知电子装置。基底上通常覆盖了一或多层介电层及导电层。这些导电层提供下方电子装置的连接及发送路线。
半导体晶片101可具有一第一侧107，其上具有电子装置、介电层及金属层。半导体晶片101已可具有一第二侧109位于背对第一侧107处。
半导体晶片101的一或多个各自的芯片可具有一或多个基底通孔电极(TSV)111穿过半导体晶片101。基底通孔电极(TSV)111的制作是通过先形成穿过局部半导体晶片101的导电通孔结构。导电通孔结构的制作是通过涂布一光致抗蚀剂(未示出)并经过显影，接着蚀刻半导体晶片101的第一侧107而形成通孔结构开口。通孔结构开口可延伸进入半导体晶片101，但至少在形成于半导体晶片101内部及上方的电子装置以外的地方，且至少其深度大于芯片最终所需高度。因此，尽管通孔结构开口自半导体晶片101的表面的深度取决于整体的芯片设计，其深度可在50微米(μm)至190微米的范围，例如150微米。另外，通孔结构开口的直径可在5微米至70微米的范围，例如50微米。
可顺沿着通孔结构开口的侧壁而形成一阻障层(未示出)。阻障层可包括一导电材料，例如氮化钛，然而也可采用其他的材料，例如氮化钽或钛。阻障层可利用化学气相沉积(chemical vapor deposition，CVD)而形成，例如等离子体辅助化学气相沉积(plasma enhanced CVD，PECVD)。然而，也可采用其他的工艺，例如溅镀(sputtering)或金属有机化学气相沉积(metalorganic CVD，MOCVD)。
接着在通孔结构开口内填入一导电材料。导电材料可通过电沉积(electrodeposition)工艺而形成且包括铜。然而也可使用其他适当的方法，例如无电沉积(electroless deposition)、电镀(plating)或CVD，且使用其他适当的材料，例如钨。在一实施例中，导电材料完全填入通孔结构开口并溢出开口。而为了形成导电通孔结构，通孔结构开口外侧过量的导电材料可通过一工艺加以去除，例如研磨(grinding)或蚀刻。
一旦形成导电通孔结构，可对半导体晶片101的第二侧109进行薄化，以露出导电通孔结构，借以形成基底通孔电极111。半导体晶片101的薄化可通过一去除工艺来进行，例如化学机械研磨(chemical mechanical polishing，CMP)，其中结合的蚀刻剂及砥粒(abrasive)与半导体晶片101接触，并使用一研磨垫(未示出)来薄化半导体晶片101。然而，也可使用任何适当的工艺来薄化半导体晶片101，例如蚀刻。
然而，任何本领域普通技术人员将可认知到上述用以形成基底通孔电极111的工艺并非为形成基底通孔电极111的唯一方法。在另一技术中，基底通孔电极111的制作可通过蚀刻出局部穿过半导体晶片101的孔洞并在孔洞内沉积介电材料。接着对半导体晶片101的第二侧109进行薄化，以露出孔洞内的介电材料。去除孔洞内的剩余介电材料，并于孔洞内再沉积具有或不具有阻障材料的导电材料。上述方法及其他适当方法均包括于本发明的范围内。
为了将薄化的半导体晶片101邻接至载板105，粘着层103放置于半导体晶片101的第二侧109上。粘着层103可包括紫外线胶(ultra-violet glue)，当其照射紫外线时会失去其粘性。然而，也可使用其他种类的粘着材料，例如压敏性(pressure sensitive)粘着剂、辐射固化(radiation curable)粘着剂、环氧化物以及其组合等。粘着剂可为半液态或胶状放置于半导体晶片101的第二侧109上，而在压力下可很快地产生形变。
为了在后续工艺期间，提供薄化的半导体晶片101结构性支承，载板105通过粘着层103而贴附至半导体晶片101上。载板105可包括硅基材料(例如，玻璃或氧化硅)、其他材料(例如，氧化铝、)或上述材料的组合等等。为了能将载板105贴附于半导体晶片101，载板105为平坦的。载板105的厚度在550微米至750微米的范围，例如620微米。另外，载板105的直径可大于半导体晶片101。因此，尽管载板105的尺寸取决于半导体晶片101的尺寸，然而载板105的直径大于半导体晶片101的直径约0.5％至1.5％的范围。举例来说，若半导体晶片101的直径为300毫米(mm)，则载板105的直径约为303毫米。
为了能在载板105内提供可受到静电吸盘(将于图2中进一步说明)所产生的静电力作用的一材料，载板105可掺杂离子掺杂物。载板105可掺杂一或多个掺杂物，例如钠、钾或其组合等。可通过适当的注入工艺来导入掺杂物，例如离子注入或扩散工艺，而掺杂物的加成浓度(例如钠及钾)至少为5×1014cm-1。然而，也可使用其他的适当方法。
通过加入离子掺杂物于载板105中，可增加载板105与静电吸盘201(示出于图2)之间的库伦力。增加库伦力有助于确保载板105与半导体晶片101吸附至静电吸盘时，具有足够的力量来支承及控制载板105与半导体晶片101。
除了上述离子掺杂物以外，次要的掺杂物也可连铜离子掺杂物一起注入，以加强离子掺杂物的导电性。在一实施例中，次要掺杂物可包括铝、硼、磷或其组合等，且可通过适当工艺来进行注入，例如离子注入或扩散工艺。这些掺杂物的浓度小于5×1022cm-1，例如1×1012cm-1。
图2示出将半导体晶片101与载板105放置于一静电吸盘201。在一实施例中，载板15与静电吸盘201的上表面203接触，使半导体晶片101的第一侧107维持露出状态，以在等离子体工艺反应室中进一步进行如蚀刻或沉积工艺。静电吸盘201可用于移动或倾斜半导体晶片101而不必覆盖半导体晶片101的第一侧107的任何部分。
在一实施例中，静电吸盘201为一单极性静电吸盘201。在单极性静电吸盘201中，一电极205埋置于邻近静电吸盘201的上表面203处。电极205被一介电材料所覆盖，例如氧化物或陶瓷，以隔开电极205与载板105。在一实施例中，电极205埋置于静电吸盘201的上表面203下方距离0.1毫米至1.5毫米范围处，例如0.3毫米。
在一实施例中，当钠(N+)及钾(K+)的掺杂浓度超过5×1014cm-1，可通过一电源207施加一正电荷，电源207的功率在1000W至4000W的范围，例如2500W。电极205上的电荷产生库伦力而作用于具有载板105的半导体晶片101上方，使载板105及半导体晶片101被吸附至静电吸盘201。另外，当静电吸盘201使用于等离子体工艺设备(未示出)中，电极205可与另一电极用于在反应室内产生等离子体来促进蚀刻、薄膜沉积或扩散工艺的进行。
然而，任何本领域普通技术人员可认知到上述施加的电荷仅为范例说明而并未局限于此。另外也可施加其他电荷于电极205上，也可改变所需的工艺条件与选择的掺杂物。只要上述电荷是作用于掺杂的载板105来增加载板105与静电吸盘201之间库伦吸引力，也完全包括于本发明的范围内。
另外，静电吸盘201的结构可包括一或多个开口209，其延伸穿过静电吸盘201，以允许其接近载板105中与静电吸盘201接触的一侧的至少一部分。通过允许接近载板105的一侧，可将气体(例如，氦气)导入而与静电吸盘201及载板105接触，以排除工艺中产生的废热。如此可允许操作者对于与某些半导体装置制造相关的温变动力学(temperature-dependent kinetics)有更佳的控制。
然而，任何本领域普通技术人员可认知到上述静电吸盘201为可采用的一种静电吸盘类型。然而也可采用双极式静电吸盘，其中正电极与附电极形成于静电吸盘内。此类型的静电吸盘与其他适当类型的静电吸盘均完全包括于本发明的范围内。通过使用掺杂离子材料(例如，钠或钾)的载板105，施加于电极205的正电荷产生较大的库伦力。载板105中这较大的库伦力的作用补偿了铟较薄的半导体晶片101而降低的库伦力，然而若有必要，在其他实施例中也可使用具有任何厚度的半导体晶片。
图3示出另一实施例，其中形成穿过载板105的导电通孔结构303来取代掺杂离子掺杂物(例如，钠或钾)的载板105。在本实施例中，半导体晶片101及粘着层103可相似或相同于图1中所示的半导体晶片10l及粘着层103。
载板105在从厂商端送过来时就已经具有用于导电通孔结构303的开口(未明确示出)。然而，载板105也可以实心材料，并采用适当的光刻及蚀刻工艺来形成开口，其将用以形成导电通孔结构303。在另一方法中，开口延伸穿过载板105，且直径约在0.1毫米至0.5毫米的范围，例如0.3毫米。
导电通孔结构303可填入液态导电有机材料，以增加库伦力。在一实施例中，也可使用导电高分子材料，例如聚苯胺(polyaniline)、掺杂的聚苯胺、聚呲咯(polypyrrole)、聚塞吩(polythiophene)、噻吩寡聚合物(thiopheneoligomer)、聚亚苯基(polyphenylene)或其组合等。然而，也可采用任何适当的导电有机材料。液态有机材料可通过适当的涂布工艺而填入开口，其使得液态有机材料流入开口而形成导电通孔结构303。一旦液态有机材料填入开口，液态有机材料可在120℃至230℃的温度范围进行固化，例如160℃，而时间在10分钟至1小时的范围，例如15分钟，以将其从液态相变为固态其材料。
另外，也可采用固态材料来取代液态有机材料而形成导电通孔结构303。在本实施例中，固态材料，例如二氧化钛、氧化铝、铟锡氧化物(ITO)或其组合等，可沉积于开口内来取代开口涂布。可通过如化学气相沉积(CVD)、等离子体辅助化学气相沉积(PECVD)等工艺来沉积固态材料，直置固态材料填满开口而形成导电通孔结构303。
除了导电通孔结构303以外，载板105也可具有导电层301形成于载板105的第一侧305及载板105的第二侧307。导电层301的材料可相同于导电通孔结构303(例如，聚苯胺或氧化钛)，或者也可不同于导电通孔结构303。每一导电层301的制作可通过适当的工艺来进行，例如上述形成导电通孔结构303的涂布或沉积工艺。载板105上方的导电层301的厚度在1微米至20微米的范围，例如3微米。
图4示出将图3中载板105与半导体晶片101放置于一适当的静电吸盘201上方。在一实施例中，静电吸盘201可相似于图2中所示的静电吸盘201，然而其也可为其他类型的静电吸盘。当电荷施加于电极205，导电层301及导电通孔结构303的导电有机材料作为增强库伦力，以在静电吸盘201上支承半导体晶片101与载板105。
通过使用导电通孔结构303及导电层301来增强库伦力，可降低施加于静电吸盘所需的整体电压，进而避免高电压施加于半导体晶片101所潜在的任何负面效应。另外，通过降低施加于吸盘的电压，设备的整体操作成本也会降低，因而具有更便宜的制造程序。
虽然本发明已以优选实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作各种更动、替代与润饰。举例来说，可变更所使用的材料以符合不同的目的。在另一范例中，任何本领域普通技术人员，可轻易理解在不脱离本发明的精神和范围内可改变用于制造此处的材料及结构的各种工艺。
另外，本发明的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何本领域普通技术人员可从本发明揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大体相同功能或获得大体相同结果均可使用于本发明中。因此，本发明的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。

Claims (4)

1.一种半导体装置的制造方法，包括：
提供一半导体晶片，其包括一基底及延伸进入一部分的该基底内的一或多个基底通孔电极；
提供一载板，其包括多个导电通孔结构；
将该半导体晶片贴附至该载板；
将该载板放置于一静电吸盘上，该静电吸盘包括一电极；以及
在该电极施加一第一电压。
2.如权利要求1所述的半导体装置的制造方法，其中该导电通孔结构包括导电有机材料。
3.如权利要求1所述的半导体装置的制造方法，其中该载板还包括：
一第一导电层，接触该载板的一第一表面；以及
一第二导电层，接触该载板的一第二表面，该第二表面背对于该载板的该第一表面。
4.如权利要求1所述的半导体装置的制造方法，其中该导电通孔结构包括氧化铝或铜，该载板包括玻璃。
CN201010254687.3A 2009-08-14 2010-08-13 半导体装置的制造方法 Active CN101996858B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US23392209P 2009-08-14 2009-08-14
US61/233,922 2009-08-14
US12/840,903 2010-07-21
US12/840,903 US8859424B2 (en) 2009-08-14 2010-07-21 Semiconductor wafer carrier and method of manufacturing

Publications (2)

Publication Number Publication Date
CN101996858A CN101996858A (zh) 2011-03-30
CN101996858B true CN101996858B (zh) 2015-05-06

Family

ID=43587700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010254687.3A Active CN101996858B (zh) 2009-08-14 2010-08-13 半导体装置的制造方法

Country Status (3)

Country Link
US (3) US8859424B2 (zh)
CN (1) CN101996858B (zh)
TW (1) TWI423313B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859424B2 (en) 2009-08-14 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier and method of manufacturing
US9508563B2 (en) 2012-07-12 2016-11-29 Xilinx, Inc. Methods for flip chip stacking
US8618648B1 (en) * 2012-07-12 2013-12-31 Xilinx, Inc. Methods for flip chip stacking
US9202801B2 (en) * 2013-11-18 2015-12-01 Applied Materials, Inc. Thin substrate and mold compound handling using an electrostatic-chucking carrier
US9786539B2 (en) 2014-07-16 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd Wafer chuck
JP2018518055A (ja) * 2015-06-04 2018-07-05 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 透明な静電キャリア
US11094573B2 (en) * 2018-11-21 2021-08-17 Applied Materials, Inc. Method and apparatus for thin wafer carrier
CN115648054A (zh) * 2022-11-09 2023-01-31 大连理工大学 一种多工位宽禁带半导体晶片光电化学机械抛光装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214184B1 (en) * 1997-05-14 2001-04-10 Taiwan Semiconductor Manufacturing Company, Ltd Insulated wafer pedestal
CN101075551A (zh) * 2006-05-17 2007-11-21 台湾积体电路制造股份有限公司 制程设备组
CN101335261A (zh) * 2007-06-27 2008-12-31 台湾积体电路制造股份有限公司 层叠集成电路及半导体元件

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6037822A (en) 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US6312621B1 (en) * 1998-11-17 2001-11-06 Johnson Matthey Electronics, Inc. Via fill formulations which are electrically and/or thermally conductive, or non-conductive
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP5165817B2 (ja) 2000-03-31 2013-03-21 ラム リサーチ コーポレーション 静電チャック及びその製造方法
JP3599634B2 (ja) * 2000-04-10 2004-12-08 信越化学工業株式会社 イオン注入機用静電チャック
WO2001086717A1 (fr) 2000-05-10 2001-11-15 Ibiden Co., Ltd. Mandrin electrostatique
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
JP2002280365A (ja) * 2001-03-19 2002-09-27 Applied Materials Inc 静電チャックのクリーニング方法
US6611417B2 (en) 2001-03-22 2003-08-26 Winbond Electronics Corporation Wafer chuck system
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
WO2003063242A1 (en) 2002-01-16 2003-07-31 Alfred E. Mann Foundation For Scientific Research Space-saving packaging of electronic circuits
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US20050194038A1 (en) 2002-06-13 2005-09-08 Christoph Brabec Electrodes for optoelectronic components and the use thereof
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
TWI327336B (en) * 2003-01-13 2010-07-11 Oc Oerlikon Balzers Ag Arrangement for processing a substrate
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US20050042881A1 (en) * 2003-05-12 2005-02-24 Tokyo Electron Limited Processing apparatus
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
EP1727766A1 (en) * 2004-03-23 2006-12-06 Casio Computer Co., Ltd. Stacked structure and method of manufacturing the same
US20060073337A1 (en) 2004-10-01 2006-04-06 Krzysztof Nauka Conductive path made of metallic nanoparticles and conductive organic material
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
JP3880602B2 (ja) 2005-02-17 2007-02-14 シャープ株式会社 半導体装置の製造方法、半導体装置
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
TWI310583B (en) * 2005-07-01 2009-06-01 Touch Micro System Tech Method of thinning a wafer
JP2007258615A (ja) * 2006-03-24 2007-10-04 Ngk Insulators Ltd 静電チャック
US7619870B2 (en) * 2006-08-10 2009-11-17 Tokyo Electron Limited Electrostatic chuck
TWI343116B (en) 2006-12-22 2011-06-01 Unimicron Technology Corp A capacitance element embedded in semiconductor package substrate structure and method for fabricating tme same
US7651889B2 (en) * 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US7880293B2 (en) * 2008-03-25 2011-02-01 Stats Chippac, Ltd. Wafer integrated with permanent carrier and method therefor
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US8859424B2 (en) 2009-08-14 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier and method of manufacturing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214184B1 (en) * 1997-05-14 2001-04-10 Taiwan Semiconductor Manufacturing Company, Ltd Insulated wafer pedestal
CN101075551A (zh) * 2006-05-17 2007-11-21 台湾积体电路制造股份有限公司 制程设备组
CN101335261A (zh) * 2007-06-27 2008-12-31 台湾积体电路制造股份有限公司 层叠集成电路及半导体元件

Also Published As

Publication number Publication date
US9786540B2 (en) 2017-10-10
US8859424B2 (en) 2014-10-14
US20180019149A1 (en) 2018-01-18
US20150040387A1 (en) 2015-02-12
US20110035937A1 (en) 2011-02-17
CN101996858A (zh) 2011-03-30
TWI423313B (zh) 2014-01-11
TW201110213A (en) 2011-03-16
US10522382B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
CN101996858B (zh) 半导体装置的制造方法
JP5283699B2 (ja) 双極型静電チャック
JP2009515369A (ja) 光電池接触部及び配線の形成
US8784511B2 (en) Method for forming a thin-film lithium-ion battery
CN101409222B (zh) Soi衬底的制造方法
CN102782827B (zh) 用于薄晶片的可移动静电载具
US9406970B2 (en) Method for forming a lithium-ion type battery
JP2011520290A (ja) 分離促進種を用いた電子デバイスの形成方法
EP2466633A1 (en) High efficiency electrostatic chuck assembly for semiconductor wafer processing
CN101120438B (zh) 半导体器件的制造方法、半导体器件
US10304714B2 (en) Device comprising film for electrostatic coupling of a substrate to a substrate carrier
US20120045866A1 (en) Method of forming an electronic device using a separation technique
JP2009152186A (ja) 封入されたリチウム電気化学的装置
CN101996955A (zh) 芯片封装体及其制造方法
JP2016522972A (ja) ウェハ電流コレクタを備えた充電電池及びアセンブリ方法
US20150115387A1 (en) Method of manufacturing a device comprising an integrated circuit and photovoltaic cells
JP2017528865A (ja) 板状の別個の要素を有する蓄電システム、板状の別個の要素、並びにその製造方法、及びその使用
EP2951860B1 (en) Carrier substrate and method for fixing a substrate structure
TWI234813B (en) Dopant interface formation
CN108807579B (zh) 薄膜封装方法和器件、薄膜封装系统、太阳能电池
US9950923B1 (en) Method for making vias using a doped substrate
CN102915943B (zh) 静电卡盘和半导体设备
CN111725149B (zh) 一种柔性电子器件及其制备方法
CN102811548B (zh) 线路结构及其制作方法
CN114616687A (zh) 光电子器件以及用于接触光电子器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant