CN102782827B - 用于薄晶片的可移动静电载具 - Google Patents

用于薄晶片的可移动静电载具 Download PDF

Info

Publication number
CN102782827B
CN102782827B CN201080064953.4A CN201080064953A CN102782827B CN 102782827 B CN102782827 B CN 102782827B CN 201080064953 A CN201080064953 A CN 201080064953A CN 102782827 B CN102782827 B CN 102782827B
Authority
CN
China
Prior art keywords
wafer
silicon
bipolar
rear side
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080064953.4A
Other languages
English (en)
Other versions
CN102782827A (zh
Inventor
M·M·穆斯利赫
D·X·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beamreach Solexel Assets Inc
Original Assignee
Solexel Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solexel Inc filed Critical Solexel Inc
Publication of CN102782827A publication Critical patent/CN102782827A/zh
Application granted granted Critical
Publication of CN102782827B publication Critical patent/CN102782827B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • G03F7/70708—Chucks, e.g. chucking or un-chucking operations or structural details being electrostatic; Electrostatically deformable vacuum chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明在一个实施例中提供了一种载具，该载具包括具有由前侧沟槽划分的隔离的正电极区域和隔离的负电极区域的顶部半导体层，该前侧沟槽贯穿顶部半导体层至少至位于顶部半导体层和底部半导体层之间的基底绝缘层。一介质层覆盖载具的顶部的暴露表面。贯穿底部半导体层至少至绝缘层的背侧沟槽形成与前侧正电极区域和负电极区域对应的隔离的背侧区域。位于底部半导体层上且耦接至正电极区域和负电极区域的背侧触点允许了前侧电极区域的充电。

Description

用于薄晶片的可移动静电载具
相关申请
本申请要求在2009年12月30日提交的美国临时专利申请61/291,156的优先权，其在此通过引用全文并入。
技术领域
一般而言，本发明涉及用于光伏太阳能电池、半导体微电子集成电路、微电子机械系统（MEMS）、光电器件（如发光二极管、激光器、光检测器）、磁数据存储器件的薄衬底处理领域，更具体地，涉及用于固定、支撑、加工、传送、存储以及处理薄衬底或晶片的可移动的和可传送的单晶片和批量静电载具的装置、制造和应用方法及系统。
背景技术
薄和超薄半导体衬底（如厚度处于零点几微米至100微米范围内的半导体晶片或箔）在包括但不限于高性能半导体微电子、片上系统（SOC）、绝缘体上硅（SOI）、MEMS、动力电子设备、柔性IC、光伏电池以及光电子的许多应用中非常有利。
另外，晶体（单晶体和多晶体两者）硅（c-Si）晶片在生产硅基光伏太阳能电池中得到广泛使用，主要由于较高的效率及与完善的硅微电子工业基础和供应链的协同效应。主流c-Si晶片太阳能电池工业的趋势已在尺寸上将晶片厚度减小为200微米以下，以减少每瓦太阳能电池额定峰值功率使用的硅材料的量（以克为单位），因而减少太阳能光伏功率模块的总制造成本。例如，领先的单晶硅圆片太阳能电池预计到2012年在尺寸上将晶片厚度从140微米至200微米的当前晶片厚度减小为大约120微米的晶片厚度。
使用小于100微米（um）的c-Si箔（如处于几微米至50微米以下的厚度范围的箔）制作低成本高效率太阳能电池的技术也得到了发展。此外，薄半导体衬底或箔是制作用于构建集成光伏（BIPV）产品的部分透明的c-Si太阳能电池所必需的。
然而，薄c-Si太阳能电池通常比其它单独的薄半导体或MEMS器件（芯片）大的多：太阳能电池为200厘米以上至500厘米而半导体微电子和MEMS芯片为不足1厘米至几厘米。典型的硅太阳能电池大小为210mmx210mm、156mmx156mm以及125mmx125mm的正方形（或近似正方形）。
当厚度减小，尤其减小到比150微米小得多时，半导体晶片（如单晶硅晶片）相当脆弱并由于压力、微裂以及边缘损坏而容易破碎。此外，因为薄晶片的机械刚度减小，使其变得更加柔软，并表现得更像柔性的薄箔片。结果是，在被设计为处理和加工常规宽度（例如150微米至1000微米）的晶片的正常自动化半导体微电子或光伏工艺设备和晶圆厂中加工和处理这些薄晶片是相当困难且存在问题的（涉及机械成品率）。
为了使用现有市场上可买到的用于薄晶片加工和处理的晶片处理设备和晶圆厂自动化解决方案，可移动夹头或载具已发展为在加工和处理期间适当地支撑和固定薄晶片和衬底。使用这些载具，薄晶片和载具的结合可以做成临时的或永久的。许多当前薄晶片结合技术太昂贵且太麻烦（例如，结合和分离步骤花费的时间长且使用的材料和/或进行的工艺昂贵）而不能用于低成本太阳能电池的大量生产。
当前可移动静电载具（MESC）已发展为利用两个电极之间的静电力来固定薄晶片。通常，存在两种类型的MESCs：单极（单极）型和双极型。图1A（现有技术）和图1B（现有技术）分别为单极MESC和双极MESC的当前设计的截面示意图。单极MESCs由嵌入介质材料中的电极层组成，示出的为电极沿着MESC的整个横向平面延伸。在这种配置中，待夹紧的薄晶片形成电容器的第二电极，这表示该薄晶片表面不得不进行电接触，以充电/夹紧和放电/去夹紧。如图1A所示，单极MESC10包括位于薄介质层14下方的金属（或导电材料）基板12。金属（或导电材料）基板相对于安置在薄介质层的顶部的薄晶片16保持处于高电压，以产生将薄晶片夹紧至该薄介质层的静电力。换句话说，当施加高电压以激活所述夹紧动作且当MESC放电时，薄晶片用作两个电容器电极的一个，另一个是基板。
单极MESCs常由与薄晶片相同的材料制成，以在热处理期间消除或使热膨胀系数（CTE）不匹配最小化。这种单极MESC的优点是其简易性，然而在薄晶片前表面涂覆介质层或厚的非导电增强层时，由于不存在进入薄晶片的导电路径，因而难以为了将薄晶片从MESC上分开而使电容器放电（尤其，如果该薄晶片在硅太阳能电池中经过诸如PECVD氮化硅钝化/ARC层的沉积等介质沉积工艺）。
当前双极MESCs由在介质材料中植入且横向绝缘的两个电极构成。与单极MESC相比，因为电容器在两个电极或多对电极之间形成，所以薄晶片不需要为了充电和放电而电接触。这种双极MESC通常由金属电极和聚合物介质层制成；因此，就薄晶片热处理和湿化学处理能力来说，存在局限性。如图IB所示，双极MESC20具有位于介质层24下面且在MESC本身中嵌入的极性相反的两个电极（负电极22和正电极28）。该双极MESC设计依赖在两个电极之间生成的电场，以适当地固定薄晶片26。当使用双极MESC时，在夹接和去夹接期间，薄晶片不需要电接触。
当前双极可移动静电载具常由金属电极和聚合物介质层制成，因为MESCs的整体性能由于以下事项而受到限制：
（1）金属和聚合物的存在将薄晶片处理温度限制为典型地少于300℃，这表示当前MESCs不能可靠地用于远高于300℃的晶片处理；
（2）薄晶片和处理设备会被MESC结构材料所污染，尤其当处于升高了的温度中进行处理时；
（3）MESC结构材料（金属和聚合物）与薄半导体晶片之间的热（TCE）不匹配可以引起薄晶片的弯曲或甚至是破损（和/或微裂的形成）；
（4）MESC结构材料（金属和聚合物）可能与通常使用的干和湿化学蚀刻和沉积处理化学不相容；
（5）可移动静电载具的总使用寿命会受到聚合物介质材料的介质质量所影响，尤其在潮湿环境中；以及
（6）由于MESC电容器介质的充电，将薄晶片从MESC去夹紧可能会是困难的且花费很长的时间（尤其，在高温处理之后）。
发明内容
根据公开的主题，本发明提供用于制造用于薄晶片处理的双极可移动静电载具的创新结构和方法。
本发明在一个实施例中提供了一种载具，该载具包括具有由前侧沟槽划分的隔离的正电极区域和负电极区域的顶部半导体层，该前侧沟槽贯穿顶部半导体层至少至置于顶部半导体层与底部半导体层之间的基底的绝缘层。一介质层覆盖载具的顶部暴露的表面。贯穿底部半导体层至少至绝缘层的后侧沟槽构成与前侧正电极区域和负电极区域对应的隔离的后侧区域。置于底部半导体层上且耦接至正电极区域和负电极区域的背侧触点允许了前侧电极区域的充电。
从本文提供的说明来看，本发明所公开的主题以及其附加新颖特征将是明显的。该说明书摘要的意图不是所要求保护的主体的全面说明，而是提供所述主题的功能性的简短概述。依据对以下附图和详细说明的检查，本文提供的其它系统、方法、特征以及优点对本领域技术人员而言将变得明显。本说明书中所包括的所有额外系统、方法、特征以及优点都落入所附权利要求书的保护范围内。
附图说明
为了更加完整的理解本发明的主题及其优点，请参考附图并结合以下说明，其中类似的附图标记指示类似的特征，并且其中：
图1A（现有技术）和图1B（现有技术）为单极MESC和双极MESC的当前设计的截面示意图；
图2A和图2B分别为根据所公开主题的双极MESC设计的实施例的顶部示意图和底部示意图；
图3A为图2A和图2B重叠在一起以示出前侧特征和后侧特征的对准的示意图；
图3B、图3C以及图3D为图2A、图2B以及图3A的MESC的剖视图；
图4为制造工艺流程以及图5A至图5F示出用于形成图2和图3的双极MESC的关键制造步骤之后的X-X截面示意图；
图6为制造工艺流程以及图7A至图7E示出用于形成图2和图3的双极MESC的关键制造步骤之后的X-X截面示意图；
图8A和图8B分别为根据所公开主题的双极MESC设计的实施例的顶部示意图和底部示意图；
图9A为图8A和图8B重叠在一起以示出前侧特征和后侧特征的对准的示意图；
图10为制造工艺流程以及图11A至图11F示出用于形成图8和图9的双极MESC的关键制造步骤之后的X-X截面示意图；以及
图12A为根据所公开主题的双极MESC托盘设计的实施例的顶部示意图以及图12B、图12C以及图12D为图12A的MESC托盘的剖视图。
具体实施方式
以下说明不具有限制意义，而是为了描述本发明的一般原理而做出的。应当参考权利要求书来确定本发明要求保护的范围。本发明的示例性实施例在附图中示出，类似的附图标记用来表示各附图中类似且对应的部件。虽然引用硅进行了描述，然而在不脱离所公开的结构和方法的范围的情况下，也可以使用其它半导体材料（如砷化锗或砷化镓）。
本申请提供用于支撑、加工、传送、存储以及处理薄且易碎的半导体晶片的可移动静电载具（MESC）的设计和制造方法，更准确地说，用于处理衬底厚度处于大约零点一微米或更小至100微米以上的范围、衬底区为100厘米或甚至1000厘米大的半导体衬底或晶片，从而使人工和自动化晶片处理在各种应用中（如半导体微电子和太阳能光伏晶圆厂）成为可能。这种可移动静电载具（MESC）使超薄晶片处理（即支撑、加工、传送、处理、存储等）成为可能，同时基本上确保减少由于薄衬底破损引起的机械产量损失。所公开的MESCs及用于制造的方法是针对高性能的双极MESCs，该高性能的双极MESCs可以适于制作低成本光伏太阳能电池并可在包括制作太阳能光伏电池、半导体微电子芯片、片上系统（SOC）、MEMS器件、离散器件、动力电子设备、柔性ICs、数据存储器件、光电器件（例如LED，激光器，光检测器）以及使用单片集成制造技术的其它高科技产品的其它应用场合的广泛范围内得到应用。
在一个实施例中，本发明的双极MESC具有由掺杂的晶体硅（优选掺杂的单晶硅）制成的多对电极，该掺杂的晶体硅放置在具有位于晶体硅与硅衬底之间的基底二氧化硅（优选热生长的二氧化硅）绝缘层的硅衬底上。硅电极所暴露的表面被可以由热生长的二氧化硅和低压化学气相沉积（LPCVD）氮化硅制成的介质层所绝缘和涂覆。隔离沟槽在后侧硅衬底中形成，并且用于充电和放电的电触点由后侧孔/通过触点而形成。合适的导电材料（如Al、Ag）或化学惰性（抗化学的）金属合金选择性地涂布在MESC后侧的电接触孔内。
另外，本发明还提供了根据所公开主题的改善了的、更高性能的双极MESCs的制造方法。这些方法可以使用一对结合的（如熔融结合）硅（如单晶硅）晶片或具有最佳硅和绝缘层（例如二氧化硅）厚度的绝缘体上硅（SOI）晶片，通过包括DRIE硅蚀刻、湿硅蚀刻或直接激光切割/钻孔的技术中的一种或组合形成MESC电极隔离沟槽（在顶部电极和底部电极两者）和后侧接触孔。所暴露的硅表面优选涂布有高质量热生长的二氧化硅和低压化学气相沉积（LPCVD）的氮化硅。MESC电触点通过在后侧接触孔内施加（沉积）导电材料（如抗化学和/或高温能力金属或金属合金）而形成。可选地，取决于使用的MESC电极接触材料，如果主要的MESC电极接触材料不是抗化学的，则抗腐蚀/抗化学的材料（例如，哈氏合金或一氮化钛）可以在后侧接触孔内用作所施加的最后涂布。
所公开的MESC可以是具有与待结合的薄晶片大约相同的尺寸或略微大于待结合的薄晶片（以保护薄衬底边缘），并且相比该薄晶片，其可以更厚、大体上更坚硬以及机械强度更高。MESC可以是单晶片可移动载具或者MESC可以以允许批量或混合批量/流水线制造工艺的多晶片运送/支撑的批量托盘形式来设计和制造，例如，批量/流水线湿处理（例如，单面晶片蚀刻/纹理）和用于太阳能光伏电池处理应用的批量/流水线真空PECVD氮化硅抗反射涂布（ARC）沉积。
所公开的双极MESC结构和各种实施例提供了许多技术优点，包括但不限于以下各项：
（1）所公开的以用作电容器电极的晶体硅晶片制成的MESCs结构提供与待处理的薄硅晶片的优良CTE（热膨胀系数）匹配，即，不存在由于MESC本身及热处理期间MESC与薄晶片之间的热失配引起的薄晶片弯曲；
（2）因为聚合物和金属都不用来与薄晶片接触，所以从MESC到薄晶片不存在交叉污染；
（3）使用块状硅（bulk silicon）代替金属用于电容器电极，以及热生长的二氧化硅（或热生长的二氧化硅和LPCVD氮化硅的组合）用于电容器介质为可靠的静电夹紧和去夹紧事件提供了更高质量的电容器；
（4）在LPCVD氮化硅的损失可忽略的情况下，LPCVD氮化硅外护套使高温热处理（例如高达450℃或甚至更高的温度，以进行可靠的夹紧和去夹紧）和许多硅湿化学处理（如KOH、TMAH以及HF蚀刻）成为可能；
（5）由于热二氧化硅具有非常高的质量和大的带隙/势垒高度，热生长的二氧化硅（尤其在单晶硅晶片上生长的热氧化物）具有的介质的充电可以忽略，从而即使处于高处理温度（如高达450℃的热处理）下也能使一致的夹紧/去夹紧性能成为可能；
（6）具有与二氧化硅和LPCVD氮化硅电容器介质结合的单晶硅电极的MESC电容器使非常长的电荷保留、可忽略的介质充电以及在薄晶片制造工艺之后所需的容易且快速的薄晶片去夹紧成为可能。
（7）相对对称的前侧和后侧环绕式介质层叠提供了平衡的压力，由于前侧与后侧之间的氧化物和氮化物压力影响抵消，因此，不存在MESC或薄晶片弯曲；以及
（8）超平坦的MESC表面的使用在夹紧和薄晶片处理期间保持了超平坦的薄晶片表面。
图2A和图2B分别为根据所公开主题的双极MESC设计的实施例的顶部示意图和底部示意图。图2A和图2B所示的双极MESC由晶体硅的两个结合的厚层制成，其中埋置/基底的二氧化硅层位于所述两个结合的厚层中间。图2A示出包括八个电极对的电极设计的MESC的前视图或顶视图（可以使用其它设计、图案以及电极的对数)。第一极性电极30显示为正以及第二极性电极32显示为负，并且将其平衡且对称地布置成中心辐射式设计（hub and spokedesign），其中狭窄的隔离沟槽34和涂布的介质层将其隔离。每个隔离的负电极被正电极和MESC外围的接续的边界沟槽36包围，以电隔离该电极设计。所有的正电极经由MESC的中心处的毂处（hub）连接。可替代地，正电极可以被隔离，而负电极可以在中心处的毂处连接，因而使电极区域30和32的极性反向。这种分布式结构的电极提供了允许薄晶片被完全夹紧的均匀的静电夹紧力。
图2B示出图2A所示的八个电极对MESC的后侧视图或底部视图。封闭的后侧隔离沟槽44将后侧硅分成具有电接触孔的两个隔离的区域；中心区域对应于前侧的轮毂中心区域以连接正电极，从而产生正触点40。并且，外部区域对应于前侧的隔离的岛/区域以连接至负电极，从而产生负触点42（要注意：电压极性可以是反向的）。如正触点40和负触点44所示的电接触孔蚀刻贯穿位于顶部硅层与底部硅层之间的埋置的氧化硅层，并且这些电接触孔涂布或填充有惰性金属层，以从后侧直接电接触至前侧硅电极。
图3A为图2A和图2B重叠在一起以示出前侧特征和后侧特征的对准的示意图：前侧隔离沟槽34、前侧连续边界沟槽36、后侧隔离沟槽44、后侧正触点40以及后侧负触点44。图3A示出一个重叠视图中的前侧沟槽和后侧沟槽和接触孔图案，以示出这些特征的对准。可以看出后侧中心触点连接至前侧所有的正硅电极，而每一个后侧外部接触孔仅电子连接至前侧的相应的隔离的负硅电极。后侧外部接触孔并联连接前侧负电极。因此，在充电和放电期间，由于所有的负触点是并联的，因而仅一个后侧的负触点需要通过充电/放电单元进行电接触。
图3B、图3C以及图3D为沿着图3A所描述的X-X、Y-Y以及Z-Z平面的图2A、图2B以及图3A的MESC的剖视图。除非另外注明，否则在图3B、图3C以及图3D的剖视图中描述的结构特征一致。
图3B为沿着X-X横截面的图3A的MESC的截面示意图。MESC可以由两个结合的单晶硅晶片或SOI晶片形成。MESC包括顶部硅层60、底部硅层58、隔离层56（其可以是SiO2）、介质层54（其可以是LPCVD SiNX）、后侧触点62、后侧隔离沟槽52以及前侧隔离沟槽50。如图3B所示，前隔离沟槽具有可选的连续边界沟槽，其形成使得MESC边缘与隔离沟槽物理隔离，因此前侧隔离沟槽不会一直延伸到MESC边缘，进而防止气体或液体在干薄晶片处理或湿薄晶片处理期间扩散到沟槽中。在本实施例中，前侧（主要夹紧侧）沟槽完全切割顶部硅晶片以完成电隔离，并且使它们的沟槽底部优选在埋置的氧化层处终止，或必要时，在底部硅晶片的顶部附近终止。包括上表面、侧表面、沟槽侧壁以及底表面的顶部硅晶片表面全部覆盖着相对较厚的介质层，例如热生长的二氧化硅层（1μm至2μm厚）和LPCVD氮化硅层（0.5μm至3μm厚）。因此，被前侧沟槽分开的硅区域完全电隔离，因而形成隔离的硅电极（出现在此设计的侧面上的中心的正电极和隔离的负电极）。MESC后侧包括底部硅晶片上的后侧隔离沟槽和金属化的后侧接触孔。底部晶片后侧表面和边缘表面也被相同的介质层-可以在与用于前侧层的相同的工艺步骤形成的热氧化物和LPCVD氮化物层-所覆盖。后侧接触孔可穿过后侧晶片钻出并还可穿过埋置的氧化层，以达到前侧隔离的硅区域（顶部硅晶片电极的底部）。然后金属层被选择性地沉积到后侧孔中并一直抵达底部。这样，前侧隔离的硅电极可以从后侧的隔离的硅通孔（TSV）触点电连接。后侧接触孔可以完全或不完全由金属材料填充。后侧隔离沟槽的形成隔离了正后侧接触孔和负后侧接触孔，并且后侧隔离沟槽的形成优选在埋置的隔离层（如氧化层）处终止以消除后侧硅通过后侧隔离沟槽中的粒子或电解质电连接至后侧隔离沟槽中的前侧硅的可能性。后侧隔离沟槽的侧壁在用于前侧沟槽侧壁的隔离的相同的介质层形成步骤（例如热氧化和LPCVD氮化硅工艺步骤）中也涂布有绝缘层。
图3C为沿着Y-Y横截面的图3A的MESC的截面示意图。仅正电极出现在顶部硅晶片上，而中心/正后侧接触孔未在在底部硅晶片上出现。正后侧接触孔（后侧触点62）形成的硅区域通过连续后侧隔离沟槽（后侧隔离沟槽52）与其余的底部硅晶片隔离。图3D为沿着Y-Y横截面的图3A的MESC的截面示意图，其中梳状硅电极出现在顶部硅晶片上。正电极经由中心毂区域连接，并且负电极互相隔离且通过用于充电和放电的后侧接触孔并联连接在一起。示出的底部硅晶片部分是连接所有的负后侧接触孔的硅区域。应当注意，图2至图3中的正电极和负电极是相对的并且极性可以互换。
图4是制造工艺流程图，图5A至图5F示出了形成图2和图3的双极MESC的关键制造步骤之后的X-X截面示意图。除非另外注明，否则在图5A至图5F的截面示意图中描述的结构特征一致。在该制造工艺中，隔离沟槽和后接触孔通过深反应离子蚀刻（硅蚀刻）来形成。
在本实施例中，生产过程从两个单晶硅晶片开始，每一个晶片厚度优选处于150μm到1mm的范围内，以及尺寸（侧尺寸或直径）处于100mm至300mm或更大的范围内。晶片可以是n型或p型，优选地具有相对较低的电阻率（例如，<1Ω.cm），更优选地比0.1Ω.cm小得多。如果夹紧的MESC表面是抛光表面，虽然可以使用单面抛光晶片，然而两个晶片应当优选为双面抛光的以抑制漏电流和氧化物充电。该制造工艺也可以具有位于顶部硅层与底部硅层之间的基底绝缘层的预制的晶片开始。如图5A所示，对两个硅晶片（顶部硅晶片70和底部硅晶片72）使用0.5μm至3μm厚的氧化硅层74进行热氧化。可选地，两个晶片的一个可以被氧化，而另一个不被氧化。优选地使用干-湿-干高温（1000℃至1200℃）氧化工艺，以改善总的氧化质量。然后，两个需清洗的晶片通过标准预氧化晶片清洗工艺进行清洗，包括RCA1、RCA2以及紧随在大范围的DI水清洗后的短暂稀释HF浸渍。清洗的晶片然后进入接触以及进行可以在真空、空气或DI水中执行的初始结合。待结合的硅表面优选为可能需要抛光的平坦和光滑的平面。为了实现容易的初始结合，表面也优选为疏水性的。由于初始结合基于范德瓦尔斯力等，其为低结合强度。在下一个步骤中，初始结合的晶片对在大约1000℃高温下退火，以在两个晶片表面之间形成强化学结合。
在熔融结合以及具有位于顶部硅层与底部硅层之间的基底的绝缘层76（SiO2）的晶片的形成之后，图案化的掩蔽层78沉积在结合晶片的前表面的顶部上。图案化的掩蔽层可以是光刻定义的光致抗蚀剂层或丝网印刷的（或模版印刷的或喷墨印刷的）制作层。图案化的掩蔽层用于进行后来的氧化物图案化和硅沟槽蚀刻。可替代地，氧化蚀刻粘贴层可以是屏幕印刷的以及烧结的，以用于蚀刻底层的氧化物。图5B示出完全被绝缘层（热氧化层）覆盖的结合的晶片以及位于其上表面的图案化掩蔽层。接下来，掩蔽层的横向图案通过一缓冲HF（BOE）氧化蚀刻步骤被转移到下面的二氧化硅层上。后侧和边缘的氧化物表面在BOE氧化物蚀刻步骤中得到保护。在氧化物蚀刻之后，选择性地去除剩余的掩蔽层并清洗该晶片。接下来，如图5C所示，DRIE硅蚀刻工艺，如低温工艺或博世（Bosch）工艺，用来蚀刻狭窄且深（高深宽比）的硅前侧沟槽80。沟槽宽度处于10μm至100μm的范围内，深度处于10μm至500μm的范围内。DRIE硅蚀刻在埋置的二氧化硅层处自我终止或终点。蚀刻沟槽的侧壁优选为平滑的，并且诸如短暂湿硅蚀刻（利用KOH或NaOH）或另一种热氧化以及局部氧化湿蚀刻等方法可以用来提高表面平滑度并去除沟槽侧壁的残余损坏。接下来，如图5D所示，生长0.5μm至2μm厚的热氧化层，接着是0.1μm至3μm厚的LPCVD氮化硅沉积，显示为介质层82。在这个步骤之后，包括沟槽侧壁和晶片边缘的所有暴露的硅表面完全覆盖有热氧化物和LPCVD氮化物的介质层叠。接下来，可选地，后侧LPCVD氮化硅层在单面化学蚀刻或机械研磨工艺中被完全去除。接下来，图案化的掩蔽层84通过光刻限定的光致抗蚀剂或丝网印刷的掩蔽层施加到后侧上。可替代地，氮化物和氧化物蚀刻粘贴层可以是丝网印刷的和烧结的，以蚀刻下面的氧化物和氮化物层。后侧图案通过前侧和后侧对准标记与前侧图案（蚀刻特征）对准。
在随后的氮化硅和氧化硅湿蚀刻之后，执行另一种DRIE硅蚀刻工艺以形成后侧隔离沟槽和接触孔。当从后侧抵达埋置/基底的氧化层时，后侧DRIE硅蚀刻自我终止。接下来，通过将HF基湿刻蚀剂只分配到蚀刻的后侧接触孔中来执行选择性埋置氧化硅蚀刻。HF基湿蚀刻剂的分配在位置和容量方面受到精确控制，使得其不会扩散到附近的后侧隔离沟槽中。其余氧化物表面通过顶部的LPCVD氮化硅层被保护而免受HF蚀刻。在时间控制的局部HF蚀刻之后，晶片在DI水中快速且彻底地漂洗，接着干燥。如图5E所示，形成后侧隔离沟槽88，并且前侧硅电极通过硅通孔（TVS）接触孔86在后侧的底部处暴露。在下一个步骤中，如图5F所示，后侧接触孔被局部金属化（或涂布有合适的导电材料）以形成后侧触点90。在使用前侧晶片的p型硅的情况下，Al可以用于TVS接触孔。并且在使用前侧晶片的n型硅的情况下，Ag可以用于TVS接触孔。而且，也可使用其它的导电材料，诸如哈氏合金、镍-铬-离子-钼合金和/或氮化钛等，这是因为这些导电材料在高温下以及在化学腐蚀的工艺环境中具有耐用性。
局部金属化工艺的关键是将金属材料应用到TVS触点中，以及与后侧接触孔的底部产生高质量的接触，以及完全或部分覆盖它们的侧壁通过TVS孔一直到顶部晶片的底部以与顶部硅电极进行连接。金属化方法包括对准的丝网印刷、利用荫罩的热喷涂、掩盖涂布之后的图案化和蚀刻、喷墨印刷、局部分配、利用荫罩的溅射以及其它合适的方法。在局部分发的情况下，在低粘度液体中分散的金属纳米粒子通过精密的容量控制仅被分发到后侧接触孔中，使得液体不能遍布短暂连接正触点和负触点。在分发之后，可以应用短暂真空工艺，以使可能残留的气泡从深接触孔中排出。然后，执行热固化、烧结或退火工艺以烘烤非导电材料并激活低电阻金属硅（metal-to-silicon）触点。必要时，可以执行多个金属化步骤，以便完全覆盖深后侧接触孔的底部和侧壁。在最后一个步骤中，除了后侧触点区之外，合适的抗化学/抗腐蚀涂布可以选择性地施加到前侧、边缘以及后侧表面，以改善MESC在腐蚀工艺环境中的耐受性。然而，LPCVD氮化硅还可以在许多工艺周期内用作相对可靠的抗化学层，并且MESC然后可以通过施加额外的LPCVD氮化硅涂布来实现再修复以延长MESC的使用寿命。
图6为制造工艺流程图，图7A至图7E示出了形成图2和图3的双极MESC的关键制造步骤之后的X-X截面示意图。除非另外注明，否则在图7A至图7E的截面示意图中描述的结构特征相一致。制造工艺与图4所描述的类似，不同是通过直接激光切割和钻孔来形成隔离沟槽和后侧接触孔。
制造过程从两个单晶硅晶片开始，每一个具有优选处于200μm至1mm范围内的厚度以及100mm至300mm或更大的尺寸。该晶片可以是n型或p型，优选具有相对较低的电阻率（如小于0.1Ω.cm）。该两个晶片可以是双面抛光的，以抑制漏电流和氧化物充电。如图7A所示，该两个硅晶片（顶部晶片100和底部晶片102）利用0.5μm至3μm厚的氧化硅层（104）来热氧化。可选地，两个晶片之一可以被氧化，而另一个不被氧化。可选用干-湿-干氧化工艺，以改善氧化物质量。接下来，两个清洗的晶片通过包括RCA1、RCA2以及跟随在大范围的DI水清洗后面的短暂稀释HF浸渍的标准预氧化晶片清洗工艺来清洗。该清洗的晶片然后进行接触，并进行可在真空、空气或DI水中执行的初始结合。待结合的硅表面可以被抛光，以使这些表面平坦且光滑。为了便于初始结合，这些表面也优选是疏水性的。由于初始结合基于范德瓦尔斯力等，因而其结合强度低。接下来，初始结合的晶片对在大约1000℃高温下退火，以在两个晶片表面之间形成强化学结合。可替代地，该工艺可以以包含顶部硅层和底部硅层的晶片开始，其中基底的二氧化硅层位于顶部硅层与底部硅层之间。
在顶部硅层与底部硅层（二氧化硅层106位于它们之间）的熔融结合之后，如图7B所示，前侧隔离沟槽108和后侧隔离沟槽110通过直接激光切割来形成。前侧激光切割经过表面氮化物和氧化物层、顶部体硅层、埋置氧化物层以及少量的底部体硅层，以形成前侧沟槽108。后侧激光切割对准前侧特征并经过表面氮化物和氧化物层、底部体硅层、埋置氧化物层以及少量的顶部体硅层，以形成后侧沟槽110。处于5μm至50μm范围内的所示顶槽（over cutting），延伸经过埋置的氧化物层之后，确保了顶部体硅层或底部体硅层中的沟槽被完全贯穿，并产生硅岛/区域的完全隔离。可替代地，可以应用更精密的功率、能量以及碎片去除工艺控制的激光工艺，使得一旦抵达埋置氧化物层，激光切割就自我终止。在激光切割之后，晶片被清洗并在稀释硅湿蚀刻剂，如KOH溶液，中被稍微蚀刻，以完全去除激光切割碎片并降低沟槽侧壁粗糙度。
接下来，如图7C所示，生长0.5μm至2μm厚的热氧化层，接着是0.1μm至3μm厚的LPCVD氮化硅沉积，以形成介质层112。在这个步骤之后，包括沟槽侧壁、沟槽底表面以及晶片边缘的全部暴露的硅表面完全覆盖有热氧化物和LPCVD氮化物的介质层叠。接下来，如图7D所示，通过另一种激光工艺进行后侧接触孔114钻孔。该激光钻孔对准后侧沟槽特征和前侧沟槽特征，并经过后侧表面氮化物和氧化物层、底部体硅层、埋置氧化物层以及少量顶部体硅层，以形成后侧接触孔114。在激光钻孔之后，可以执行短暂且稀释的KOH和HF蚀刻步骤以完全去除激光切割碎片，并降低经钻孔的后侧接触孔的表面粗糙度。
接下来，如图7E所示，后侧接触孔被局部金属化，以形成后侧触点116。在使用用于前侧晶片的p型硅的情况下，可以使用Al。并且在使用用于前侧晶片的n型硅的情况下，可以使用Ag。而且，因为这些材料在高温和腐蚀工艺环境中的耐用性，所以诸如哈氏合金、镍铬离子钼合金或氮化钛等导电材料也可以在这些触点中使用。局部金属化工艺的关键是强加金属材料到后侧接触孔的底部上并与其产生高质量的接触，并完全或部分覆盖其侧壁。金属化方法包括对准的丝网印刷、利用荫罩的热喷涂、掩盖涂布（blanket coating）之后的图案化和蚀刻、喷墨印刷、利用荫罩的溅射、局部分布、以及其它合适的方法。在局部分发的情况下，在低粘度液体中分散的金属纳米粒子通过精密的容量控制仅被分发到后侧接触孔中，使得液体不会蔓延短暂连接正触点和负触点。在分布之后，可以应用短暂的真空工艺，以使可能残留的气泡从深的接触孔中排出。然后，执行热固化、烧结或退火工艺，以烘烤非导电材料并激活低电阻金属硅触点。必要时，可以执行多个金属化步骤，以便完全覆盖深的后侧接触孔的底部和侧壁。最后，除了后侧触点区之外，合适的抗化学/抗腐蚀涂布可选择性地施加到前侧、边缘以及后侧表面，以改善MESC在腐蚀工艺环境中的耐受性。LPCVD氮化硅还可以在许多工艺周期中用作相对可靠的抗化学层，并且MESC可以通过施加额外的LPCVD氮化硅涂布而实现再修复以延长MESC的使用寿命。
图8A和图8B分别为根据本发明的双极MESC设计的实施例的顶部示意图和底部示意图。该双极MESC的双电极对设计也由两个结合的单晶硅厚层制成，其中埋置的二氧化硅层位于所述厚层之间。图8A示出由两个电极对（可以使用其它设计、图案化、以及电极的对数）构成的MESC的前视图或顶视图。顶部硅层由包括连续边界沟槽122（具有至少抵达埋置氧化物层的沟槽底部）的前侧隔离沟槽120分成四个隔离的区域。显示为负电极区域126和正电极区域124（可替代地，极性可以反向）的负电极和正电极均匀且对称地与沟槽和涂布介质层布置，以将其彼此隔离。电极的这种分布式的布置/图案提供了允许薄晶片被完全夹紧的均匀静电夹紧力。图8B示出了所述MESC的后侧视图或底部视图。封闭的后侧隔离沟槽128将后侧硅分成四个隔离的区域，每一个隔离的区域均具有电接触孔，如正接触孔130和负接触孔132。蚀刻形成的电接触孔（其可以是TVS孔）贯穿位于顶部硅层与底部硅层之间的埋置氧化硅层至顶部硅层上对应的正电极区域和负电极区域。这些接触孔涂布或填充有惰性金属层，以产生直接从MESC后侧至前侧硅电极的电接触。因为每个隔离的正电极或负电极被电漂浮硅外围区域所包围，具有相同极性的电极未在MESC上物理连接，因此一对极性相反的后侧触点需要在充电和放电过程中进行接触。
图9A为图8A和图8B重叠在一起以示出前侧特征和后侧特征的对准的示意图：前侧隔离沟槽120（包括边界沟槽122）、前侧正电极区域124和前侧负电极区域126、后侧隔离沟槽128以及后侧正接触孔130和后侧负接触孔132。图9A示出在一个重叠视图中的前侧沟槽和后侧沟槽及接触孔图案，以示出前侧特征和后侧特征的相应对准。从中能够看出，后侧触点区域与前侧硅电极对准，并形成四个分开且相同的电极单元。
图9B为图9A的MESC沿着X-X横截面的剖视图，示出了两个结合的单晶硅晶片（或SOI晶片）。前侧隔离沟槽140、后侧隔离沟槽142以及后侧接触孔144具有锥形侧壁。前侧沟槽140切割顶部硅晶片并具有在埋置的氧化硅层148处终止的沟槽底部。包括上表面、侧表面、沟槽侧壁以及底表面的顶部硅晶片/层152的表面全部覆盖有相对较厚的热生长的二氧化硅层和LPCVD氮化硅层，介质层146。结果是，被前侧沟槽分开的硅区域完全电隔离，并形成隔离的硅电极。后侧隔离沟槽142和金属化的后侧接触孔144在底部硅晶片上形成。底部晶片/层150的后侧表面和边缘表面也由与前侧，介质层146，相同的热氧化物和LPCVD氮化物层覆盖。后侧接触孔（TVS孔）蚀刻贯穿后侧晶片和贯穿埋置的氧化硅层148，以抵达前侧隔离的硅区域。导电且优选的抗化学层（如金属或金属合金）沉积到后侧接触孔中以一直抵达接触孔的底部，包括至前侧隔离的硅区域的底部的电子连接。结果是，前侧隔离的硅电极电连接至后侧触点。后侧接触孔可以被金属材料完全或者不完全填充。后侧隔离沟槽的形成将正后侧接触孔和负后侧接触孔隔离，并且后侧隔离沟槽在埋置的氧化物层处终止以消除后侧硅通过后侧隔离沟槽中的微粒或电解液贯穿后侧隔离沟槽连电接至前侧硅的可能性。
图10为制造工艺流程，图11A至图11F示出形成图8和图9的双极MESC的关键制造步骤之后的X-X截面示意图。除非另外注明，否则在图11A至图11F的截面示意图中描述的结构特征一致。该制造工艺与图4中描述的相似，不同的是隔离沟槽和后接触孔通过各向异性的硅蚀刻形成（如通过使用KOH或NaOH溶液）。
该制造过程从两个单晶硅晶片开始，每一个具有优选处于200μm到1mm范围内的厚度以及100mm至300mm范围内或更大的晶片大小（侧尺寸或直径）。该晶片可以是n型或p型，优选具有相对较低的电阻率（如小于0.1Ω.cm）。该两个晶片可以是双面抛光的以抑制漏电流和氧化物充电。如图11A所示，该两个硅晶片（显示为顶部硅晶片160和底部硅晶片164）与可以0.5μm至3μm厚的氧化硅层热氧化。可选地，两个晶片的一个可以被氧化，而另一个不被氧化。干-湿-干氧化工艺可以用来改善氧化物质量。接下来，两个清洗的晶片通过标准预氧化晶片清洗工艺来清洗，包括RCA1、RCA2以及紧随在大范围的DI水清洗后的短暂稀释HF浸渍。该清洗的晶片然后进入接触以及进行可以在真空、空气或DI水中执行的初始结合。待结合的硅表面优选被抛光以使其平坦且光滑。为了便于初始结合，表面也优选为疏水性的。因为初始结合基于范德瓦尔斯力等，其为低结合强度。在下一个步骤中，初始结合的晶片对在大约1000℃高温下退火，以在两个晶片表面之间形成强化学结合。
在熔融结合之后，图案化掩蔽层被构建在具有用于进行随后的氧化物图案化和硅沟槽蚀刻的结合晶片的前表面和后表面的顶部。该图案化的掩蔽层可以是光刻限定的光致抗蚀剂层或丝网印刷的制作层。可替代地，氧化物蚀刻粘贴层可以是丝网印刷的和烧结的，以蚀刻下面的氧化物。图11B示出具有完全覆盖的热氧化层168（如LPCVD SiNX）和位于顶部及底表面上的图案化的掩蔽层、图案化的掩蔽层166的结合晶片。接下来，掩蔽层的横向图案通过缓冲HF（BOE）氧化物蚀刻步骤被转移到下面的二氧化硅层上。该边缘氧化物表面在BOE氧化物蚀刻步骤中得到保护。在该氧化物蚀刻之后，去除剩余的掩蔽层，并进行清洗。接下来，如图11C所示，使用各向异性的硅蚀刻工艺，如KOH或NaOH，蚀刻前侧硅沟槽170和后侧硅沟槽172。沟槽宽度处于20μm至100μm的范围内，深度处于10μm至500μm的范围内。锥形侧壁具有54.7°的角度，其由硅结晶平面（100）和（111）限定。硅蚀刻自我终止在埋置/基底的二氧化硅层174处。沟槽的侧壁是结晶硅平面（111），因而是极平滑的。
接下来，如图11D所示，生长0.5μm至2μm厚的热氧化层，接着是0.1μm至3μm厚的LPCVD氮化硅沉积，层176。在这个步骤之后，包括沟槽侧壁和晶片边缘的所有暴露的硅表面完全覆盖有热氧化物和LPCVD氮化物的介质层叠。接下来，可选地，后侧LPCVD氮化硅层在单面化学蚀刻或机械研磨工艺中被完全去除。然后，图案化的掩蔽层178通过喷涂的、覆盖后侧沟槽的表面的光刻限定光致抗蚀剂被施加到后侧。可替代地，氮化物和氧化物蚀刻粘贴层可以是丝网印刷的和烧结的，以蚀刻下面的氧化物和氮化物层。后侧图案化用于打开后侧接触孔并利用前侧和后侧对准标记对准前侧和后侧沟槽图案化（蚀刻特征）。图11D示出了氧化物和氮化物涂布沟槽176和光刻限定的后侧接触孔图案。在随后的氮化硅和氧化硅湿蚀刻之后，执行另一种KOH硅蚀刻工艺以形成后侧接触孔。当抵达埋置氧化物层时，后侧硅蚀刻自我终止。接下来，通过将HF基湿刻蚀剂仅分配到蚀刻的后侧接触孔中来执行选择性埋置氧化硅蚀刻。HF基湿蚀刻剂的分配在位置和哟用量方面受到精确控制，使得其不会扩散到附近的后侧隔离沟槽中。其余氧化物表面通过顶部的LPCVD氮化硅层被保护免受HF蚀刻。在时间控制的局部HF蚀刻之后，晶片在DI水中得到快速且彻底地漂洗，接着干燥。如图11E所示，后侧接触孔180形成并在后侧接触孔的底部处曝光前侧硅电极。
接下来，如图11F所示，后侧接触孔被局部金属化以形成后侧触点182。在使用前侧晶片的p型硅的情况下，可以使用Al。在使用前侧晶片的n型硅的情况下，可以使用Ag。而且，因为其它导电材料，诸如哈氏合金、镍-铬-离子-钼合金或氮化钛等，在高温下以及化学腐蚀的工艺环境中具有耐用性，它们也可得到应用。局部金属化工艺的关键是将金属材料施加到TVS接触孔中并产生与后侧接触孔的底部之间的高质量的接触并完全或部分覆盖它们的接触侧壁。金属化方法包括对准的丝网印刷、利用荫罩的热喷涂、掩盖涂布之后的图案化和蚀刻、喷墨印刷、利用荫罩的溅射、局部分发、以及其它合适的方法。在局部分发的情况下，在低粘度液体中分散的金属纳米粒子通过精密的容量控制仅被分发到后侧接触孔中，使得液体不能扩散短暂连接正触点和负触点。在分发之后，可以应用短暂真空工艺，以使可能残留的气泡从深接触孔中排出。然后，执行热固化、烧结或退火工艺以烘烤非导电材料并激活低电阻金属硅触点。必要时，可以执行多个金属化步骤，以便完全覆盖深后侧接触孔的底部和侧壁。在最后一个步骤中，除了后侧触点区之外，合适的抗化学/抗腐蚀涂布可以选择性地施加到前侧、边缘以及后侧表面，以改善MESC在腐蚀工艺环境中的耐受性。LPCVD氮化硅还可以在许多工艺周期中用作相对可靠的抗化学层，并且MESC然后可以通过施加额外的LPCVD氮化硅涂布实现再修复以延长MESC的使用寿命。
其它考虑包括MESC的夹紧力。建议使用可强烈地抑制介质层叠或接口的DC充电的电容器电极（抛光单晶体Si）和介质（热SiO2+LPCVDSi3N4+热SiO2）（非常高的阻挡）。另外，使用抛光晶体硅晶片令注射概率和疏水、疏油或非粘的表面最小化。通过保持热二氧化硅电场<0.1MV/cm或<10V/um使载具注射概率最小化。
跨接在被"d"隔开的电极上以及前侧正和前侧负电极的相等区域上具有总电压V的MESC的每单位区域的夹紧力为：
F=[e.(V/2)2]/(2.d2)
F=(8.V2)/(8.d2)
例如，用于具有2μmSiO2的厚层(εΟΧ=3.9)，0.5μmSi3N4(εΝ=7.5)，12.5μmTUFRAM(εΤ=2.1)，以及V=100V的薄晶片的每单位区域夹紧力如下：
εeff＝2.3ε0(F＝(2.3x 8.854x 10-12F/m x 104V2)/[8x(15x10-6m)2]
F=109.1N/m2forV=100V
对于V=50V，夹紧力应当为F=27.28N/m2。要注意，每m2的25um厚的Si晶片的重量是：
W=(25x10-6m)x2.33g/cm3x106cm3/m3x0.00981N/g=0.571N/m2
这样，对于V=100V，MESC夹紧力可以是一个薄晶片重量的191倍。
在运行中，为确定重复且一致的去夹紧动作：将MESC电场值限定为<10V/μm（即热氧化物电介质击穿场强的1/100）以基本上消除介质充电。对于15μm厚的介质层叠（氧化物+氮化物+TUFRAM），这转化为150V的最大夹紧电压和夹紧力~430倍于一个薄晶片重量（用于25μm厚的晶片）。
对于一致、快速的（<1秒）的去夹紧：将夹紧电场限制为<10V/μm或<0.1MV/cm；使电容器放电，然后施加具有大于夹紧电压的最佳峰值电压的相反极性的电压脉冲（自动化充电/放电/去夹紧单元的使用都在<1秒内实现）；并且从MESC背侧施加短暂超声能量脉冲以去夹紧/逐出薄晶片。
在运行中，在公开的双极MESCs中块状硅（bulk silicon）制成的关键结构特征包括：前隔离沟槽（包括边界沟槽），后隔离沟槽以及后接触孔。在运行中，公开的关键结构制造方法包括：DRIE硅蚀刻、激光切割/钻孔以及湿硅蚀刻。重要的是，要注意，所公开的MESC的结构特征可以通过任何组合的制造方法来形成。例如，在一个MESC设计中，该前侧沟槽可以通过DRIE蚀刻来形成以具有狭窄且深的沟槽，同时背侧沟槽和孔可以通过直接激光切割/钻孔来形成，以减少制造成本。另外，MESC结构和方法并不局限于那些公开的以及在本发明的范围内的方法和结构的其它组合选择。另外，也应该注意，电极对的数量和MESC的电极设计并不局限于公开的图案，任何额外的设计也应当落在本发明的范围内。
所公开的MESC结构和设计可以用来运送和支撑待在传统的制造设备和设置中处理的薄晶片。例如，MESC运送的薄晶片可以被插入到用于湿化学处理的晶片盒中。该晶片盒可以具有传统或稍微宽的插槽开口。此外，MESC运送的薄晶片可以被直接安装到传统批量/流水线制造工具，如真空PECVD氮化硅抗反射涂布（ARC）沉积，的托盘或传送器的顶部。图12示出了多MESC托盘的实施例。
图12A为根据所公开主题的双极托盘设计的实施例的顶部示意图。图12B、图12C以及图12D为图12A的MESC托盘沿着在图12A中描述的A-A、B-B以及C-C平面的剖视图。除非另有说明，否则图12B、图12C以及图12D在截面示意图中描述的结构特征是一致的。图12中的顶视图和剖视图示出了允许在批量或混合批量/流水线制造工艺中运送/支撑多薄晶片的MESC托盘。图12A示出4x6MESC托盘的顶视图，其具有对应MESC载具和处理器末梢执行器接入点，如接入点190，的24巢状位置/凹座，如凹座192。每一个MESC凹座的尺寸稍微大于一个MESC，例如，如果MESC是160mmx160mm，则托盘凹座可以处于大约170mmx170mm的范围内。凹座的深度，如图12B中的凹座194，与单晶片MESC相似（如处于0.5mm至2mm的范围内）。并且相邻的MESC凹座之间的间隔可以处于5mm到20mm的范围内。MESC托盘的厚度可以处于2mm至20mm的范围内，优选大约5mm。可选地，托盘可以在每一个MESC凹座的中心处具有通孔以允许托盘上的每一个MESC的充电和放电（图12中未示出通孔）。额外地，可在对应访问每一个MESC的背侧实现装载和卸载的MESC处理器末梢执行器接入点的每一个MESC凹座的边缘制成浅且锥形的插槽（如图12A和图12D中的190所示）。该托盘可以由用来制作批量/流水线处理设备的托盘或传送器的现有材料制成。例如，该托盘可以由电镀和/或涂布有加热和抗化学材料（如TFLON）的薄层的铝制成。
于此所提供的示例性实施例的前述说明允许本领域技术人员制作或使用所要求保护的主题。这些实施例的各种变型对本领域技术人员是非常明显的，并且本文定义的一般性原则在不使用创新型劳动的情况下可以应用于其它实施例。这样，本发明所要求保护的主题并不局限于本文示出的实施例，而是包括了与本文所公开的原则和新颖性特征一致的最广的范围。本说明书所包括的所有这些系统、方法、特征以及优点都落入权利要求书的保护范围内。

Claims (25)

1.一种用于薄晶片处理的结合双晶片的双极可移动静电载具，包括：
顶部晶体硅第一晶片，具有隔离的正电极区域和隔离的负电极区域，以及用于接触薄晶片的一平坦顶面；
前侧沟槽，贯穿所述顶部晶体硅第一晶片至少至基底的绝缘层，所述前侧沟槽在所述顶部晶体硅第一晶片上周期性地将所述负电极区域和所述正电极区域分隔，所述负电极区域和正电极区域具有夹持和支撑所述薄晶片的电荷；
所述顶部晶体硅第一晶片与底部晶体硅第二晶片相结合；
所述绝缘层放置在所述顶部晶体硅第一晶片和底部晶体硅第二晶片之间；
均匀的前侧和后侧环绕式介质层叠层，所述介质层叠层包括二氧化硅层和氮化硅层，所述氮化硅层覆盖所述顶部晶体硅第一晶片的暴露的表面区，被所述前侧沟槽暴露的所述绝缘层的表面区，以及所述底部晶体硅第二晶片的暴露的表面区；
所述底部晶体硅第二晶片具有贯穿所述底部晶体硅第二晶片至少至所述绝缘层的后侧沟槽，所述后侧沟槽在所述底部晶体硅第二晶片的底表面上形成与所述顶部晶体硅第一晶片上的所述负电极区域和所述正电极区域对准的隔离的后侧区域；以及
后侧触点，位于所述隔离的后侧区域上，所述后侧触点在所述顶部晶体硅第一晶片上并通过所述绝缘层耦接至所述正电极区域和所述负电极区域，所述后侧触点用于为所述正电极区域和所述负电极区域充电。
2.根据权利要求1所述的双极可移动静电载具，其中所述绝缘层是二氧化硅层。
3.根据权利要求1所述的双极可移动静电载具，其中所述绝缘层是热生长的二氧化硅层。
4.根据权利要求1所述的双极可移动静电载具，其中所述介质层是包括热生长的二氧化硅层和LPCVD氮化硅层的介质层叠层。
5.根据权利要求1所述的双极可移动静电载具，其中所述晶体硅片为单晶硅晶片或多晶硅晶片。
6.根据权利要求1所述的双极可移动静电载具，其中所述前侧沟槽以中心辐射式设计形成。
7.根据权利要求1所述的双极可移动静电载具，其中所述前侧沟槽形成两对隔离的正电极区域和隔离的负电极区域。
8.根据权利要求1所述的双极可移动静电载具，其中多个所述双极可移动静电载具设置在用于批量薄晶片处理的托盘上。
9.根据权利要求1所述的双极可移动静电载具，其中所述双极可移动静电载具用于薄晶片处理，所述薄晶片具有处于1μm至100μm范围内的厚度。
10.根据权利要求1所述的双极可移动静电载具，其中所述前侧沟槽和后侧沟槽相偏移。
11.根据权利要求1所述的双极可移动静电载具，进一步包括一连续的边界沟槽，所述边界沟槽隔离所述前侧沟槽和所述载具。
12.一种制造用于薄晶片处理的结合双晶片的双极可移动静电载具的方法，包括以下步骤：
在第一晶片和第二晶片的表面沉积绝缘介质层；
结合所述第一晶片和第二晶片以形成一结合对，所述绝缘介质层的一部分设置于所述第一晶片和第二晶片之间；
在所述第一晶片的顶表面形成至少至所述埋置的绝缘介质层的前侧沟槽，所述前侧沟槽在所述半导体晶片的所述顶表面形成隔离的前侧区域；
在所述结合对的所有表面以及被所述前侧沟槽暴露的所述绝缘层的表面区上沉积介质层叠层，所述介质层叠层包括二氧化硅层和氮化硅层；
在所述半导体晶片的底表面形成至少至所述埋置的绝缘介质层的后侧沟槽，所述后侧沟槽在所述半导体晶片的所述底表面上形成与所述晶片的所述顶表面上的所述隔离的区域对准的隔离的后侧区域；以及
在所述底表面上的所述隔离的后侧区域上形成至所述隔离的前侧区域的后部接触孔，所述后部接触孔与所述隔离的前侧区域对准以形成耦接到所述半导体晶片的所述顶表面上的所述隔离的区域的后侧触点。
13.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述半导体晶片为绝缘体上硅半导体晶片。
14.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述绝缘层是二氧化硅层。
15.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述绝缘层是热生长的二氧化硅层。
16.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述介质层是包括热生长的二氧化硅层和LPCVD氮化硅层的介质层叠层。
17.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述半导体晶片为晶体硅片。
18.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述半导体晶片为单晶或多晶硅片。
19.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述前侧沟槽、所述后侧沟槽以及所述后部接触孔根据深反应离子刻蚀处理形成。
20.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述前侧沟槽、所述后侧沟槽以及所述后部接触孔根据激光钻孔处理形成。
21.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述前侧沟槽、所述后侧沟槽以及所述后部接触孔根据各向异性蚀刻处理形成。
22.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述前侧沟槽以中心辐射式设计形成。
23.根据权利要求12所述的用于制造双极可移动静电载具的方法，其中所述前侧沟槽形成两对隔离的正电极区域和隔离的负电极区域。
24.根据权利要求12所述的用于制造双极可移动静电载具的方法，进一步包括在所述结合后且在所述前侧沟槽形成前在所述结合对的表面沉积绝缘介质层。
25.一种制造用于薄晶片处理的结合双晶片的双极可移动静电载具的方法，包括以下步骤：
在第一晶片和第二晶片的表面沉积绝缘介质层；
结合所述第一晶片和第二晶片以形成一结合对，所述绝缘介质层的一部分设置于所述第一晶片和第二晶片之间；
在所述第一晶片的顶表面形成至少至所述埋置的绝缘介质层的前侧沟槽，在所述第二晶片的底表面形成至少至所述埋置的绝缘介质层的后侧沟槽，所述前侧沟槽在所述第一晶片的所述顶表面形成隔离的前侧区域，所述后侧沟槽在所述第二晶片的所述底表面上形成与所述第一晶片的所述顶表面上的所述隔离的区域对准的隔离的后侧区域；
在所述结合对的所有表面以及被所述前侧沟槽暴露的所述绝缘层的表面区上沉积介质层叠层，所述介质层叠层包括二氧化硅层和氮化硅层；
在所述底表面上的所述隔离的后侧区域上形成至所述隔离的前侧区域的后部接触孔，所述后部接触孔与所述隔离的前侧区域对准以形成耦接到所述第一晶片的所述顶表面上的所述隔离的区域的后侧触点。
CN201080064953.4A 2009-12-30 2010-12-30 用于薄晶片的可移动静电载具 Expired - Fee Related CN102782827B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US29115609P 2009-12-30 2009-12-30
US61/291,156 2009-12-30
PCT/US2010/062614 WO2011082371A2 (en) 2009-12-30 2010-12-30 Mobile electrostatic carriers for thin wafer processing

Publications (2)

Publication Number Publication Date
CN102782827A CN102782827A (zh) 2012-11-14
CN102782827B true CN102782827B (zh) 2014-08-06

Family

ID=44227167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080064953.4A Expired - Fee Related CN102782827B (zh) 2009-12-30 2010-12-30 用于薄晶片的可移动静电载具

Country Status (4)

Country Link
US (2) US9330952B2 (zh)
EP (1) EP2519967B1 (zh)
CN (1) CN102782827B (zh)
WO (1) WO2011082371A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011082371A2 (en) * 2009-12-30 2011-07-07 Solexel, Inc. Mobile electrostatic carriers for thin wafer processing
TW201327712A (zh) * 2011-11-01 2013-07-01 Intevac Inc 以電漿處理太陽能電池晶圓之系統架構
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
JP6124502B2 (ja) * 2012-02-29 2017-05-10 キヤノン株式会社 固体撮像装置およびその製造方法
JP2016500931A (ja) * 2012-11-05 2016-01-14 ソレクセル、インコーポレイテッド 一体アイル型太陽光発電セル及びモジュールのためのシステム及び方法
US9515217B2 (en) 2012-11-05 2016-12-06 Solexel, Inc. Monolithically isled back contact back junction solar cells
KR20150119262A (ko) * 2013-02-12 2015-10-23 솔렉셀, 인크. 벌크 웨이퍼를 사용한 모노리식 섬 후측 접촉 후측 접합 태양 전지
US8574951B1 (en) * 2013-02-20 2013-11-05 National Tsing Hua University Process of manufacturing an interdigitated back-contact solar cell
US9911875B2 (en) * 2013-04-23 2018-03-06 Beamreach-Solexel Assets LLC Solar cell metallization
JP6245239B2 (ja) * 2015-09-11 2017-12-13 日亜化学工業株式会社 半導体レーザ素子の製造方法
US20180025931A1 (en) * 2016-07-22 2018-01-25 Applied Materials, Inc. Processed wafer as top plate of a workpiece carrier in semiconductor and mechanical processing
US20180122679A1 (en) * 2016-10-28 2018-05-03 Applied Materials, Inc. Stress balanced electrostatic substrate carrier with contacts
CN106505022A (zh) * 2017-01-03 2017-03-15 江西比太科技有限公司 载板及使用该载板的太阳能电池生产设备
US10529672B2 (en) * 2017-08-31 2020-01-07 Stmicroelectronics, Inc. Package with interlocking leads and manufacturing the same
US20190355607A1 (en) * 2018-05-21 2019-11-21 Applied Materials, Inc. Thermally isolated electronics utilities cavity for a substrate carrier
WO2020017314A1 (ja) 2018-07-19 2020-01-23 ボンドテック株式会社 基板接合装置
CN110998856B (zh) * 2018-08-02 2024-05-03 深圳市为通博科技有限责任公司 电容器及其制作方法
EP3627535B1 (en) * 2018-08-08 2022-06-22 Shenzhen Weitongbo Technology Co., Ltd. Trench capacitor and method for manufacturing same
CN111615750B (zh) * 2018-08-08 2023-06-23 深圳市为通博科技有限责任公司 双面电容器及其制作方法
US10707151B2 (en) * 2018-11-20 2020-07-07 Nanya Technology Corporation Through silicon via structure and method for manufacturing the same
US11094573B2 (en) * 2018-11-21 2021-08-17 Applied Materials, Inc. Method and apparatus for thin wafer carrier
TWI737523B (zh) * 2020-10-26 2021-08-21 力晶積成電子製造股份有限公司 矽穿孔結構及其製作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0635870A1 (en) * 1993-07-20 1995-01-25 Applied Materials, Inc. An electrostatic chuck having a grooved surface
US6141203A (en) * 1994-03-03 2000-10-31 Sherman; Arthur Electrostatic chuck
JP3296237B2 (ja) * 1997-03-24 2002-06-24 三菱電機株式会社 ウエハの製造方法
JP3273773B2 (ja) * 1999-08-12 2002-04-15 イビデン株式会社 半導体製造・検査装置用セラミックヒータ、半導体製造・検査装置用静電チャックおよびウエハプローバ用チャックトップ
JP2003124298A (ja) 2001-10-17 2003-04-25 Anelva Corp プラズマ支援ウェハー処理反応容器の二重静電チャックウェハーステージ
DE10152101A1 (de) * 2001-10-23 2003-05-22 Infineon Technologies Ag Elektrostatische Wafer-Haltevorrichtung
US20040173469A1 (en) 2003-03-04 2004-09-09 Ryujiro Udo Plasma processing apparatus and method for manufacturing electrostatic chuck
JP3964803B2 (ja) * 2003-02-24 2007-08-22 株式会社日立ハイテクノロジーズ プラズマ処理装置
US7151658B2 (en) * 2003-04-22 2006-12-19 Axcelis Technologies, Inc. High-performance electrostatic clamp comprising a resistive layer, micro-grooves, and dielectric layer
US7072165B2 (en) * 2003-08-18 2006-07-04 Axcelis Technologies, Inc. MEMS based multi-polar electrostatic chuck
US6946403B2 (en) 2003-10-28 2005-09-20 Axcelis Technologies, Inc. Method of making a MEMS electrostatic chuck
JP4666903B2 (ja) * 2003-11-26 2011-04-06 京セラ株式会社 ウェハ支持部材
US7544251B2 (en) * 2004-10-07 2009-06-09 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate
JP4763380B2 (ja) * 2005-08-25 2011-08-31 株式会社アルバック 吸着装置の製造方法
DE102005056364B3 (de) * 2005-11-25 2007-08-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bipolarer Trägerwafer und mobile, bipolare, elektrostatische Waferanordnung
JP2007305938A (ja) * 2006-05-15 2007-11-22 Tomoegawa Paper Co Ltd 静電吸着装置
JP4394667B2 (ja) * 2006-08-22 2010-01-06 日本碍子株式会社 ヒータ付き静電チャックの製造方法
WO2008051369A2 (en) 2006-10-25 2008-05-02 Axcelis Technologies, Inc. Low-cost electrostatic clamp with fast declamp time and the manufacture
WO2011082371A2 (en) 2009-12-30 2011-07-07 Solexel, Inc. Mobile electrostatic carriers for thin wafer processing

Also Published As

Publication number Publication date
US9997389B2 (en) 2018-06-12
WO2011082371A2 (en) 2011-07-07
US20160358802A1 (en) 2016-12-08
WO2011082371A3 (en) 2011-11-17
EP2519967B1 (en) 2014-12-10
EP2519967A4 (en) 2013-05-22
EP2519967A2 (en) 2012-11-07
US20130141833A1 (en) 2013-06-06
CN102782827A (zh) 2012-11-14
US9330952B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
CN102782827B (zh) 用于薄晶片的可移动静电载具
US6566235B2 (en) Process for producing semiconductor member, and process for producing solar cell
US8481357B2 (en) Thin film solar cell with ceramic handling layer
US7759220B2 (en) Method and structure for fabricating solar cells using a layer transfer process
US6664169B1 (en) Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US8241940B2 (en) Double-sided reusable template for fabrication of semiconductor substrates for photovoltaic cell and microelectronics device manufacturing
US20130140838A1 (en) Mobile vacuum carriers for thin wafer processing
JP2717979B2 (ja) 絶縁体上に薄い単結晶シリコン島状部を製造する方法
JPH10233352A (ja) 半導体部材の製造方法および半導体部材
JP2001094136A (ja) 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
CN111009496B (zh) 一种具有高热导率的半导体衬底及其制备方法
CN113421848B (zh) 一种功率绝缘体上的硅衬底的制备工艺
KR20090028581A (ko) 박막 광기전 구조 및 그 제조 방법
JP6090184B2 (ja) 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
JP2000349319A (ja) 半導体基材及び太陽電池の製造方法
CN101976657A (zh) 用于半导体器件制造的基板结构及其制造方法
EP3652789B1 (en) Flexible solar cell and method
JP2000150379A (ja) 結晶質半導体層を有する積層体の製造方法
CN101997026B (zh) 利用衬底进行加工的基板结构及其制造方法
CN112786448B (zh) 一种igbt晶圆的加工工艺
EP1751788B1 (en) Flexible single-crystal film and method of manufacturing the same
CN114823479A (zh) 一种Si基SiC晶圆及其制备方法
US20170092794A1 (en) Method of transferring thin film
KR20180091576A (ko) 기판 이송 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140806

Termination date: 20181230

CF01 Termination of patent right due to non-payment of annual fee