JP4204649B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4204649B2 JP4204649B2 JP04214996A JP4214996A JP4204649B2 JP 4204649 B2 JP4204649 B2 JP 4204649B2 JP 04214996 A JP04214996 A JP 04214996A JP 4214996 A JP4214996 A JP 4214996A JP 4204649 B2 JP4204649 B2 JP 4204649B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- polishing
- semiconductor device
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000005498 polishing Methods 0.000 claims description 68
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 239000002245 particle Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 9
- 239000008151 electrolyte solution Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000003082 abrasive agent Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 78
- 239000011229 interlayer Substances 0.000 description 28
- 239000010410 layer Substances 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000010409 thin film Substances 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H5/00—Combined machining
- B23H5/06—Electrochemical machining combined with mechanical working, e.g. grinding or honing
- B23H5/08—Electrolytic grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
- H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrochemistry (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Weting (AREA)
Description
【０００１】
【産業上の利用分野】
本明細書で開示する発明は、多層配線構造を有する半導体装置の作製方法に関する。特に配線が形成される下地の層の平坦化技術に関する。
【０００２】
【従来の技術】
近年、半導体集積化回路の集積度を高める目的で２次元的な集積度を高めるのみならず、さらに３次元的な集積度を高める構成が研究されている。この３次元的な集積度を高めるためには、多層配線が必要される。
【０００３】
しかしながら、多層配線を重ねてゆくとどうしても表面の凹凸が大きくなり、上層にゆくほどデザインルールを緩和させなくてなならない等の問題がある。
【０００４】
この問題を解決するための方法として、特開平７─１３０８４８号公報に記載されているような多層配線の表面を平坦化させる技術が知られている。
【０００５】
しかしこのような技術においては、凹凸表面を有した層間絶縁膜と、さらにの層間絶縁膜に形成されたコンタクトホールから突出する電極や配線とを全体として平坦化することは困難である。
【０００６】
例えば、図３に示すような２層の配線または電極でなる多層構造を作製した場合、その表面は、層間絶縁膜３０１の凹凸と、下層配線にコンタクトした配線または電極３０２〜３０４が原因となる凹凸が存在する。
【０００７】
このような凹凸は、さらに多層配線を形成しようとする場合に障害となる。しかしながら、このような凹凸を全体として平坦化することは容易ではない。
【０００８】
また、電極３０２〜３０４のコンタクトホール内部の被覆性の問題から、３００で示されるコンタクトホール内部の側面において断線やコンタクト不良が発生してしまう。
【０００９】
この問題を解決するのは、コンタクトホール内部を電極を構成する材料で充填してしまう程に電極材料を厚く成膜することが必要になる。しかし、このようにすると、電極自身が大きな突起物となり、そのことに起因するさらなる凹凸が問題となる。
【００１０】
【発明が解決しようとする課題】
本明細書で開示する発明は、多層配線構造を作製する際における下層配線の存在に起因する凹凸の問題を解決することを課題とする。また、層間絶縁膜の凹凸と上層配線自身の存在による凹凸とを全体として平坦化することができる技術を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
多層配線構造を有する半導体装置の作製方法であって、
基板上に第１の配線または電極を形成する工程と、
前記第１の配線または電極を覆って絶縁膜を形成する工程と、
前記絶縁膜に前記第１の配線または電極へのコンタクトホールを形成する工程と、
前記コンタクトホール内において前記第１の配線または電極とコンタクトするコンタクト用配線を形成する工程と、
前記コンタクト用配線を陽極として電解溶液中において、ケミカルメカニカルポリシングを行なうことにより前記コンタクト用配線の突出した部分を除去すると同時に前記絶縁膜を平坦にする工程と、
を有することを特徴とする。
【００１２】
他の発明の構成は、
作製途中の半導体装置の表面を研摩する方法であって、
ケミカルメカニカルポリシングを行なうと同時に前記半導体装置の電極を陽極とした電解研摩を行なうことを特徴とする。
【００１３】
他の発明の構成は、
作製途中の半導体装置の表面を機械的に研摩する手段と、
前記半導体装置の電極に電流を供給する手段と、
を有することを特徴とする。
【００１４】
他の発明の構成は、
作製途中の半導体装置の表面を研摩する装置であって、
ケミカルメカニカルポリシングを行なう手段と、
前記半導体装置の電極に電流を流す手段と、
を有することを特徴とする。
【００１５】
本明細書に開示する発明においては、研摩中に利用される溶液として、電気抵抗が１０-3〜１０10（Ωｃｍ) -1の範囲にある電解溶液を用いる。
【００１６】
また、ケミカルメカニカルポリシングを行うための研摩材料として、粒度が４０００〜１００００番の非導電性粒子を利用する。
【００１７】
研摩材料として非導電材料を用いることで、電解研摩を同時に行った場合に、電極のみが集中的に除去されてしまう現象を回避することができる。
【００１８】
また、研摩材料として非導電性材料を用いることで、多層構造の集積回路に作製工程において、導電性材料によるショートが発生してしまう問題を抑制することができる。
【００１９】
非導電性粒子としては、ダイヤモンド粒子、アルミナ粒子、カーボン粒子、シリカ粒子から選ばれた材料を利用することができる。
【００２０】
【実施例】
〔実施例１〕
本実施例では、多層配線を構成する第１層目の配線と第２層目の配線とを接続する構成の作製方法を説明する。図１に本実施例に示す多層配線の作製方法を示す。
【００２１】
まず、基板１０１上に下地の絶縁膜として酸化珪素膜１０２を４０００Åの厚さに成膜する。成膜方法はプラズマＣＶＤ法を利用する。
【００２２】
基板１０１としては、単結晶珪素基板やガラス基板を用いることができる。また基板１０１としては、その他金属基板や半導体基板、さらには適当な絶縁基板を用いることができる。
【００２３】
単結晶基板を用いる場合でれば、基板中にＭＯＳ型素子等が形成される。またガラス基板や石英基板を用いた場合には、薄膜半導体を用いたＴＦＴ（薄膜トランジスタ）が形成される。
【００２４】
下地膜としては、プラズマＣＶＤ法で成膜される酸化珪素膜や窒化珪素膜、さたには酸化窒化珪素膜を用いることができる。
【００２５】
下地膜として酸化珪素膜１０２を成膜したら、第１層目の配線を構成するための図示しないアルミニウム膜をスパッタ法で５０００Åの厚さに成膜する。このアルミニウム膜中には、ヒロックはウィスカーの発生を抑制するためにスカンジウム等の稀土類元素や銅を添加する。
【００２６】
そしてこの図示しないアルミニウム膜をパターニングすることにより、第１層目の配線または電極１０３と１０４を形成する。こうして図１（Ａ）に示す状態を得る。
【００２７】
図１（Ａ）には、１０３と１０４で示される配線または電極が示されているに過ぎないが、一般には必要とする配線や電極が必要とされるパターンで配置される。
【００２８】
次に層間絶縁膜１０５が成膜される。層間絶縁膜としては、酸化珪素膜や窒化珪素膜、さらに酸化窒化珪素膜や樹脂膜を利用することができる。また、これら単層膜ではなく、これらの膜の多層膜でもって構成することもできる。またその平坦性の良好さからＰＳＧ膜を用いるのでもよい。
【００２９】
図１（Ｂ）に示すように一般に層間絶縁膜１０５の表面は完全な平坦にはならない。
【００３０】
層間絶縁膜１０５を成膜したら、配線または電極１０３及び１０４に達する開口を形成する。そして配線または電極１０３及び１０４をこの開口の底部において露呈させる。
【００３１】
次に開口の底部において露呈した配線または電極１０３と１０４の表面に形成された自然酸化膜（酸化アルミニウム）を除去する。一般にアルミニウム膜の表面には、極薄くではあるが自然酸化膜が形成されている。従って、コンタクトを形成する際には、この自然酸化膜を除去する工程が必要となる。
【００３２】
次に第２層目の配線または電極へのコンタクトを構成するための図示しないアルミニウム膜をスパッタ法で５０００Åの厚さに成膜する。そしてパターニングを施すことにより、図１（Ｂ）に示すような状態を得る。
【００３３】
この状態においては、１０６や１０７で示されるようにコンタクト用の配線は突起物状になっている。
【００３４】
また、一般にコンタクト用の配線１０３や１０４の上部には、コンタクトホールの窪みに対応して、１００で示されるような凹部が形成されてしまう。この凹部１００は、さらに上方に層間絶縁膜を成膜した際に、その平坦性に大きな影響を与えるものとなる。
【００３５】
図１（Ｂ）に示すような状態を得たら、ケミカルメカニカルポリッシング（ＣＭＰ）に利用されるシリカゾルと電解溶液とを混合したものを用いて後述する図２に示す装置を用いて研摩を行う。
【００３６】
ここでは、配線１０６と１０７を陽極とした電解溶液中において、１００ｋｇ／ｃｍ2 の圧力を研摩パッドから加えて研摩を行う。この研摩の際の圧力は、５０ｋｇ／ｃｍ2 〜１５０ｋｇ／ｃｍ2 程度の範囲から選択することができる。
【００３７】
また試料の表面と研摩パッドとの隙間は0.1 μｍとして研摩を行う。
【００３８】
この工程においては、２つのモードにより研摩が行われる。一つは、ケミカルメカニカルポリシング（ＣＭＰ）と呼ばれる研摩である。この研摩は、上記電解溶液中に混合させたシリカによって行われる。
【００３９】
他の一つのモードは、突出した配線１０６と１０７とを陽極とした電解研摩によって、主に配線１０６と１０７の突出部が選択的に研摩されるモードである。
【００４０】
また、シリカ粒子の表面吸着電荷（ＯＨ- ）が存在する関係で、ＣＭＰは配線１０６と１０７の突出した部分でより積極的に進行する。即ち、ＣＭＰを行なうシリカ粒子は配線１０６と１０７の突出した部分に引き寄せられ、そこでの研摩が選択的に進行する。
【００４１】
このような研摩が進行することによって、図１（Ｃ）に示すように平坦化された層間絶縁膜１１０が得られる。また、その露呈表面が層間絶縁膜１１０の露呈表面と連続した平坦性を有するコンタクト配線１０８と１０９が得られる。
【００４２】
ここで得られる平坦性としては、凹凸が１０００Å以下となるレベルのものとすることができる。
【００４３】
一般にＣＭＰのみを用いた方法では、層間絶縁膜１０５と配線１０６及び１０７との研摩速度の違いから図１（Ｃ）に示すような全体の平坦性を得ることは困難である。従来においては、この困難性を克服するために大量の研磨材を用いた長時間にわたるＣＭＰが利用されていた。
【００４４】
なお、電解研摩のみを利用した方法では、陽極として利用できる導電材料のみが選択的に研摩され、層間絶縁膜等の絶縁材料を研摩することが困難となる。そして全体を平坦にすることが困難となる。
【００４５】
こうして表面が平坦化された状態を得たら、第２層目の配線または電極１１１と１１２を形成する。この配線または電極１１１と１１２は、第１層目の配線または電極１０３および１０４と同じ材料で構成すればよい。勿論、異なる材料で構成してもよい。
【００４６】
このようにして図１（Ｄ）に示す状態を得る。こうして２層に構成された多層配線が実現される。さらに多層に配線を形成する場合は、図１（Ｄ）に示す状態に重ねてさらに第２の層間絶縁膜を成膜し、図１（Ｂ）及び図１（Ｃ）に示す工程に準じて、第３層目の配線を形成すればよい。
【００４７】
本実施例に示す構成を採用した場合、各層の平坦性を確保することができるので、多層に配線を形成した場合であっても配線の断線や作製困難な状態となることがない。そして、高い集積性を有する多層構造の半導体集積回路を得ることができる。
【００４８】
〔実施例２〕
本実施例は、実施例１に示した作製工程において利用した研摩を行う装置に関する。本実施例に示す研摩装置は、機械化学的な研摩と電気的な研摩とを同時に行なうことができる。
【００４９】
図２に本実施例の研磨装置の概要を示す。図２において、２０１は試料であり、例えば半導体装置や多層配線が形成される（またはされている）シリコンウエハーやガラス基板等である。
【００５０】
この試料には、２０７で示されるように電解研磨に必要とされる陽極電流を流すための配線が設けられている。この配線２０７は、ステージ２０２上に試料２０１を固定する治具２０３から、試料に形成された電極に陽極電流を流す役割を有している。
【００５１】
ここでは、試料２０１を配置したステージ２０７が回転し、試料２０１が早退的に研磨治具２０４に対して回転する構成となっている。ステージ２０７が回転することにより、試料２０１の表面に対する研磨が行われる。
【００５２】
２０４は試料２０１の表面に接する面に研磨布２０８を配置した研磨治具である。本実施例においては、この研磨治具２０４は固定され、試料に所定の圧力を与えつつ回転する試料２０１の表面を研磨する機構となっている。
【００５３】
また研磨治具２０４は、研磨材を含んだ電解溶液２０６が試料の表面全体に均一に行き渡るようにするための多数の開孔２０５を備えている。
【００５４】
研磨治具２０４は導電材料で構成されており、試料２０１の研磨に際しては、研磨治具自体が陰極として機能する。
【００５５】
試料２０１の表面を研磨する際には、ステージ２０２が研磨治具２０４に対して回転し、開孔２０５から研磨材を含んだ電解溶液が供給される。そして、ケミカルメカニカルポリシング（ＣＭＰ）が行なわれる。また同時に試料２０１に形成された電極を陽極とし、研磨治具２０４を陰極とした電解研磨が行なわれる。
【００５６】
このような構成とすることにより、試料表面の平坦化をＣＭＰと電解研磨とを同時に進行させた方法で行なうことができる。
【００５７】
〔実施例３〕
本実施例は、シリコンウエハーを用いた通常のＭＯＳ型半導体装置と、その上方に作製される薄膜トランジスタとを有する多層に構成された集積回路の作製方法に関する。
【００５８】
図４に本実施例の集積回路の作製工程の概略を示す。まずシリコンウエハー４０１上に公知のＭＯＳ型トランジスタの作製工程に従って、Ｐチャネル型のＭＯＳ型半導体装置を作製する。（図４（Ａ））
【００５９】
図４において、４０１は単結晶シリコンウエハーである。４０２と４０３がＰ型領域である。また４０４と４０５がソース及びドレイン領域として機能するＮ型領域である。また４０８がゲイト電極であり、その下方の４０６の領域がチャネル形成領域である。また４０７が酸化珪素膜である。この酸化珪素膜がゲイト絶縁膜４０８の直下においてゲイト絶縁膜を構成している。
【００６０】
４０９はソース電極またはソース配線である。４０９を構成する材料としては、金属材料またはＮ型の珪素材料を用いることができる。４１０はドレイン電極またはドレイン配線である。
【００６１】
図４（Ａ）に示すような状態を得たら、層間絶縁膜として酸化珪素膜４１１を成膜する。この層間絶縁膜としては、他の材料や積層膜を用いることもできる。
【００６２】
層間絶縁膜４１１を成膜したら、コンタクトホールの形成を行い、ドレイン電極またはドレイン配線４１０にコンタクトする電極４１２を形成する。こうして図４（Ｂ）に示す状態を得る。
【００６３】
この状態においては、層間絶縁膜４１１の表面は、その下にあるＭＯＳ型トランジスタのために凹凸を有している。また、コンタクト電極４１２のコンタクトホール底部でのコンタクトを確実にするために、電極４１２を構成する材料の膜厚は、充分厚くする。そのために電極４１２の上部が中央に凹部を有した形状となっている。
【００６４】
図４（Ｂ）に示す状態を得たら、実施例１に示した研摩を行い、表面を平坦化する。この工程においては、電解研磨が行われることにより、電極４１２の突起部が平坦化される。また同時にＣＭＰにより、層間絶縁膜４１１表面の凹凸が平坦化される。
【００６５】
こうして図４（Ｃ）に示すような平坦な表面４１４を有した層間絶縁膜４１３を得る。また層間絶縁膜４１３の表面と概略同一平面（またはそれに近い状態）になるようにその突起部が研摩除去されたコンタクト電極４１５が形成される。
【００６６】
次にコンタクト電極４１５にコンタクトする配線４１６を形成する。このような構成とした場合、配線４１６のドレイン電極またはドレイン配線４１０へのコンタクトを完全なものとしながら、かつ配線４１６の膜厚を薄くすることができる。従って、確実なコンタクトを形成しながら、この後において配線４１６が存在することによって形成されてしまう凹凸を小さくすることができる。
【００６７】
こうして図４（Ｃ）に示すような状態を得る。次に第２の層間絶縁膜４１７を成膜する。この第２の層間絶縁膜は、酸化珪素膜や窒化珪素膜、さらには樹脂膜、さらにはそれらの膜の積層膜でもって構成する。
【００６８】
本実施例では、この第２の層間絶縁膜４１７の表面を図２に示す装置を用いて研磨する。なお、この際は導電材料が露呈していないので、電解研磨は行われない。
【００６９】
さらにこの第２の層間絶縁膜４１７上に薄膜トランジスタを形成する。まず薄膜トランジスタを構成する活性層の出発膜となる図示しない非晶質珪素膜を１５００Åの厚さに成膜する。
【００７０】
次に８５０℃、５時間の加熱処理を施すことにうより、先の図示しない非晶質珪素膜を結晶化させる。こうして得られた結晶性珪素膜をパターニングすることにより、結晶性珪素膜でなる活性層４１８を得る。
【００７１】
さらにゲイト絶縁膜４１９として酸化珪素膜を熱酸化法またはプラズマＣＶＤ法、または熱酸化法とプラズマＣＶＤ法を組み合わせた方法により成膜する。
【００７２】
さらにゲイト電極４２０を金属材料またはシリサイド材料でもって形成する。その後、不純物イオンの注入をゲイト電極４２０をマスクとして行うことで、活性層４１８中にソース領域とドレイン領域とを形成する。
【００７３】
その後、レーザー光の照射または加熱処理により、注入された不純物イオンの活性化と不純物イオンが注入された領域のアニールとを行う。
【００７４】
次に層間絶縁膜４２１として酸化珪素膜等の絶縁膜を成膜し、さらにコンタクトホールの形成を行った後にソース電極（または配線）４２２とドレイン電極（または配線）４２３形成する。
【００７５】
この後、さらに必要があれば、（Ｃ）に示す平坦化工程を施し、さらに多層構造の作製を行う。
【００７６】
こうして、単結晶シリコンウエハーを利用してＭＯＳ型半導体装置を作製し、さらにその上方に薄膜トランジスタを作製した多層構造を有する半導体集積回路を得ることができる。この構成においては、上層に形成される薄膜トランジスタの下地を平坦化することができるので、高い集積化を得ることができる。
【００７７】
〔実施例４〕
本実施例は、より高い平坦性を得るために研摩を２段階または３段階に分けて行うことを特徴とする。この場合、研摩の段階に応じて、複数の研摩装置を使い分けることが好ましい。
【００７８】
本明細書に開示する発明のように研摩のモードとして、電解研摩のモードが存在する場合、研摩材料の絶縁性の違いによって、研摩状態が異なるものとなる。そこで、複数の研摩材料を用いて、複数回の研摩を行うことで、研摩の結果得られる試料表面の平坦性を制御することができる。
【００７９】
本実施例では、この研摩を複数の研摩装置を用いて、１つの試料の研摩を連続的に行うことで、研摩後の平坦性をより良好なものとするものである。
【００８０】
【発明の効果】
本明細書に開示する発明を利用することにより、多層構造を有する半導体装置の作製工程において、露出表面を平坦化することができる。そして、多層構造を有する半導体装置を作製する際における下層配線の存在に起因する凹凸の問題を解決することができる。
【図面の簡単な説明】
【図１】 多層配線を有する半導体装置の作製工程の概略を示す図。
【図２】 半導体装置の研摩を行なう装置の概略を示す図。
【図３】 従来における多層配線を有する半導体装置の作製工程の概略を示す図。
【図４】 多層構造を有する半導体装置の作製工程を示す。
【符号の説明】
１０１ 基板
１０２ 下地絶縁膜
１０３、１０４ 第１層目の配線
１０５ 層間絶縁膜
１０６、１０７ 第１層目の配線にコンタクトする配線
１０８、１０９ 突出部が除去された第１層目の配線にコンタクトする配線
１１０ 露出表面が平坦化された層間絶縁膜
１１１、１１２ 第２層目の配線
【産業上の利用分野】
本明細書で開示する発明は、多層配線構造を有する半導体装置の作製方法に関する。特に配線が形成される下地の層の平坦化技術に関する。
【０００２】
【従来の技術】
近年、半導体集積化回路の集積度を高める目的で２次元的な集積度を高めるのみならず、さらに３次元的な集積度を高める構成が研究されている。この３次元的な集積度を高めるためには、多層配線が必要される。
【０００３】
しかしながら、多層配線を重ねてゆくとどうしても表面の凹凸が大きくなり、上層にゆくほどデザインルールを緩和させなくてなならない等の問題がある。
【０００４】
この問題を解決するための方法として、特開平７─１３０８４８号公報に記載されているような多層配線の表面を平坦化させる技術が知られている。
【０００５】
しかしこのような技術においては、凹凸表面を有した層間絶縁膜と、さらにの層間絶縁膜に形成されたコンタクトホールから突出する電極や配線とを全体として平坦化することは困難である。
【０００６】
例えば、図３に示すような２層の配線または電極でなる多層構造を作製した場合、その表面は、層間絶縁膜３０１の凹凸と、下層配線にコンタクトした配線または電極３０２〜３０４が原因となる凹凸が存在する。
【０００７】
このような凹凸は、さらに多層配線を形成しようとする場合に障害となる。しかしながら、このような凹凸を全体として平坦化することは容易ではない。
【０００８】
また、電極３０２〜３０４のコンタクトホール内部の被覆性の問題から、３００で示されるコンタクトホール内部の側面において断線やコンタクト不良が発生してしまう。
【０００９】
この問題を解決するのは、コンタクトホール内部を電極を構成する材料で充填してしまう程に電極材料を厚く成膜することが必要になる。しかし、このようにすると、電極自身が大きな突起物となり、そのことに起因するさらなる凹凸が問題となる。
【００１０】
【発明が解決しようとする課題】
本明細書で開示する発明は、多層配線構造を作製する際における下層配線の存在に起因する凹凸の問題を解決することを課題とする。また、層間絶縁膜の凹凸と上層配線自身の存在による凹凸とを全体として平坦化することができる技術を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
多層配線構造を有する半導体装置の作製方法であって、
基板上に第１の配線または電極を形成する工程と、
前記第１の配線または電極を覆って絶縁膜を形成する工程と、
前記絶縁膜に前記第１の配線または電極へのコンタクトホールを形成する工程と、
前記コンタクトホール内において前記第１の配線または電極とコンタクトするコンタクト用配線を形成する工程と、
前記コンタクト用配線を陽極として電解溶液中において、ケミカルメカニカルポリシングを行なうことにより前記コンタクト用配線の突出した部分を除去すると同時に前記絶縁膜を平坦にする工程と、
を有することを特徴とする。
【００１２】
他の発明の構成は、
作製途中の半導体装置の表面を研摩する方法であって、
ケミカルメカニカルポリシングを行なうと同時に前記半導体装置の電極を陽極とした電解研摩を行なうことを特徴とする。
【００１３】
他の発明の構成は、
作製途中の半導体装置の表面を機械的に研摩する手段と、
前記半導体装置の電極に電流を供給する手段と、
を有することを特徴とする。
【００１４】
他の発明の構成は、
作製途中の半導体装置の表面を研摩する装置であって、
ケミカルメカニカルポリシングを行なう手段と、
前記半導体装置の電極に電流を流す手段と、
を有することを特徴とする。
【００１５】
本明細書に開示する発明においては、研摩中に利用される溶液として、電気抵抗が１０-3〜１０10（Ωｃｍ) -1の範囲にある電解溶液を用いる。
【００１６】
また、ケミカルメカニカルポリシングを行うための研摩材料として、粒度が４０００〜１００００番の非導電性粒子を利用する。
【００１７】
研摩材料として非導電材料を用いることで、電解研摩を同時に行った場合に、電極のみが集中的に除去されてしまう現象を回避することができる。
【００１８】
また、研摩材料として非導電性材料を用いることで、多層構造の集積回路に作製工程において、導電性材料によるショートが発生してしまう問題を抑制することができる。
【００１９】
非導電性粒子としては、ダイヤモンド粒子、アルミナ粒子、カーボン粒子、シリカ粒子から選ばれた材料を利用することができる。
【００２０】
【実施例】
〔実施例１〕
本実施例では、多層配線を構成する第１層目の配線と第２層目の配線とを接続する構成の作製方法を説明する。図１に本実施例に示す多層配線の作製方法を示す。
【００２１】
まず、基板１０１上に下地の絶縁膜として酸化珪素膜１０２を４０００Åの厚さに成膜する。成膜方法はプラズマＣＶＤ法を利用する。
【００２２】
基板１０１としては、単結晶珪素基板やガラス基板を用いることができる。また基板１０１としては、その他金属基板や半導体基板、さらには適当な絶縁基板を用いることができる。
【００２３】
単結晶基板を用いる場合でれば、基板中にＭＯＳ型素子等が形成される。またガラス基板や石英基板を用いた場合には、薄膜半導体を用いたＴＦＴ（薄膜トランジスタ）が形成される。
【００２４】
下地膜としては、プラズマＣＶＤ法で成膜される酸化珪素膜や窒化珪素膜、さたには酸化窒化珪素膜を用いることができる。
【００２５】
下地膜として酸化珪素膜１０２を成膜したら、第１層目の配線を構成するための図示しないアルミニウム膜をスパッタ法で５０００Åの厚さに成膜する。このアルミニウム膜中には、ヒロックはウィスカーの発生を抑制するためにスカンジウム等の稀土類元素や銅を添加する。
【００２６】
そしてこの図示しないアルミニウム膜をパターニングすることにより、第１層目の配線または電極１０３と１０４を形成する。こうして図１（Ａ）に示す状態を得る。
【００２７】
図１（Ａ）には、１０３と１０４で示される配線または電極が示されているに過ぎないが、一般には必要とする配線や電極が必要とされるパターンで配置される。
【００２８】
次に層間絶縁膜１０５が成膜される。層間絶縁膜としては、酸化珪素膜や窒化珪素膜、さらに酸化窒化珪素膜や樹脂膜を利用することができる。また、これら単層膜ではなく、これらの膜の多層膜でもって構成することもできる。またその平坦性の良好さからＰＳＧ膜を用いるのでもよい。
【００２９】
図１（Ｂ）に示すように一般に層間絶縁膜１０５の表面は完全な平坦にはならない。
【００３０】
層間絶縁膜１０５を成膜したら、配線または電極１０３及び１０４に達する開口を形成する。そして配線または電極１０３及び１０４をこの開口の底部において露呈させる。
【００３１】
次に開口の底部において露呈した配線または電極１０３と１０４の表面に形成された自然酸化膜（酸化アルミニウム）を除去する。一般にアルミニウム膜の表面には、極薄くではあるが自然酸化膜が形成されている。従って、コンタクトを形成する際には、この自然酸化膜を除去する工程が必要となる。
【００３２】
次に第２層目の配線または電極へのコンタクトを構成するための図示しないアルミニウム膜をスパッタ法で５０００Åの厚さに成膜する。そしてパターニングを施すことにより、図１（Ｂ）に示すような状態を得る。
【００３３】
この状態においては、１０６や１０７で示されるようにコンタクト用の配線は突起物状になっている。
【００３４】
また、一般にコンタクト用の配線１０３や１０４の上部には、コンタクトホールの窪みに対応して、１００で示されるような凹部が形成されてしまう。この凹部１００は、さらに上方に層間絶縁膜を成膜した際に、その平坦性に大きな影響を与えるものとなる。
【００３５】
図１（Ｂ）に示すような状態を得たら、ケミカルメカニカルポリッシング（ＣＭＰ）に利用されるシリカゾルと電解溶液とを混合したものを用いて後述する図２に示す装置を用いて研摩を行う。
【００３６】
ここでは、配線１０６と１０７を陽極とした電解溶液中において、１００ｋｇ／ｃｍ2 の圧力を研摩パッドから加えて研摩を行う。この研摩の際の圧力は、５０ｋｇ／ｃｍ2 〜１５０ｋｇ／ｃｍ2 程度の範囲から選択することができる。
【００３７】
また試料の表面と研摩パッドとの隙間は0.1 μｍとして研摩を行う。
【００３８】
この工程においては、２つのモードにより研摩が行われる。一つは、ケミカルメカニカルポリシング（ＣＭＰ）と呼ばれる研摩である。この研摩は、上記電解溶液中に混合させたシリカによって行われる。
【００３９】
他の一つのモードは、突出した配線１０６と１０７とを陽極とした電解研摩によって、主に配線１０６と１０７の突出部が選択的に研摩されるモードである。
【００４０】
また、シリカ粒子の表面吸着電荷（ＯＨ- ）が存在する関係で、ＣＭＰは配線１０６と１０７の突出した部分でより積極的に進行する。即ち、ＣＭＰを行なうシリカ粒子は配線１０６と１０７の突出した部分に引き寄せられ、そこでの研摩が選択的に進行する。
【００４１】
このような研摩が進行することによって、図１（Ｃ）に示すように平坦化された層間絶縁膜１１０が得られる。また、その露呈表面が層間絶縁膜１１０の露呈表面と連続した平坦性を有するコンタクト配線１０８と１０９が得られる。
【００４２】
ここで得られる平坦性としては、凹凸が１０００Å以下となるレベルのものとすることができる。
【００４３】
一般にＣＭＰのみを用いた方法では、層間絶縁膜１０５と配線１０６及び１０７との研摩速度の違いから図１（Ｃ）に示すような全体の平坦性を得ることは困難である。従来においては、この困難性を克服するために大量の研磨材を用いた長時間にわたるＣＭＰが利用されていた。
【００４４】
なお、電解研摩のみを利用した方法では、陽極として利用できる導電材料のみが選択的に研摩され、層間絶縁膜等の絶縁材料を研摩することが困難となる。そして全体を平坦にすることが困難となる。
【００４５】
こうして表面が平坦化された状態を得たら、第２層目の配線または電極１１１と１１２を形成する。この配線または電極１１１と１１２は、第１層目の配線または電極１０３および１０４と同じ材料で構成すればよい。勿論、異なる材料で構成してもよい。
【００４６】
このようにして図１（Ｄ）に示す状態を得る。こうして２層に構成された多層配線が実現される。さらに多層に配線を形成する場合は、図１（Ｄ）に示す状態に重ねてさらに第２の層間絶縁膜を成膜し、図１（Ｂ）及び図１（Ｃ）に示す工程に準じて、第３層目の配線を形成すればよい。
【００４７】
本実施例に示す構成を採用した場合、各層の平坦性を確保することができるので、多層に配線を形成した場合であっても配線の断線や作製困難な状態となることがない。そして、高い集積性を有する多層構造の半導体集積回路を得ることができる。
【００４８】
〔実施例２〕
本実施例は、実施例１に示した作製工程において利用した研摩を行う装置に関する。本実施例に示す研摩装置は、機械化学的な研摩と電気的な研摩とを同時に行なうことができる。
【００４９】
図２に本実施例の研磨装置の概要を示す。図２において、２０１は試料であり、例えば半導体装置や多層配線が形成される（またはされている）シリコンウエハーやガラス基板等である。
【００５０】
この試料には、２０７で示されるように電解研磨に必要とされる陽極電流を流すための配線が設けられている。この配線２０７は、ステージ２０２上に試料２０１を固定する治具２０３から、試料に形成された電極に陽極電流を流す役割を有している。
【００５１】
ここでは、試料２０１を配置したステージ２０７が回転し、試料２０１が早退的に研磨治具２０４に対して回転する構成となっている。ステージ２０７が回転することにより、試料２０１の表面に対する研磨が行われる。
【００５２】
２０４は試料２０１の表面に接する面に研磨布２０８を配置した研磨治具である。本実施例においては、この研磨治具２０４は固定され、試料に所定の圧力を与えつつ回転する試料２０１の表面を研磨する機構となっている。
【００５３】
また研磨治具２０４は、研磨材を含んだ電解溶液２０６が試料の表面全体に均一に行き渡るようにするための多数の開孔２０５を備えている。
【００５４】
研磨治具２０４は導電材料で構成されており、試料２０１の研磨に際しては、研磨治具自体が陰極として機能する。
【００５５】
試料２０１の表面を研磨する際には、ステージ２０２が研磨治具２０４に対して回転し、開孔２０５から研磨材を含んだ電解溶液が供給される。そして、ケミカルメカニカルポリシング（ＣＭＰ）が行なわれる。また同時に試料２０１に形成された電極を陽極とし、研磨治具２０４を陰極とした電解研磨が行なわれる。
【００５６】
このような構成とすることにより、試料表面の平坦化をＣＭＰと電解研磨とを同時に進行させた方法で行なうことができる。
【００５７】
〔実施例３〕
本実施例は、シリコンウエハーを用いた通常のＭＯＳ型半導体装置と、その上方に作製される薄膜トランジスタとを有する多層に構成された集積回路の作製方法に関する。
【００５８】
図４に本実施例の集積回路の作製工程の概略を示す。まずシリコンウエハー４０１上に公知のＭＯＳ型トランジスタの作製工程に従って、Ｐチャネル型のＭＯＳ型半導体装置を作製する。（図４（Ａ））
【００５９】
図４において、４０１は単結晶シリコンウエハーである。４０２と４０３がＰ型領域である。また４０４と４０５がソース及びドレイン領域として機能するＮ型領域である。また４０８がゲイト電極であり、その下方の４０６の領域がチャネル形成領域である。また４０７が酸化珪素膜である。この酸化珪素膜がゲイト絶縁膜４０８の直下においてゲイト絶縁膜を構成している。
【００６０】
４０９はソース電極またはソース配線である。４０９を構成する材料としては、金属材料またはＮ型の珪素材料を用いることができる。４１０はドレイン電極またはドレイン配線である。
【００６１】
図４（Ａ）に示すような状態を得たら、層間絶縁膜として酸化珪素膜４１１を成膜する。この層間絶縁膜としては、他の材料や積層膜を用いることもできる。
【００６２】
層間絶縁膜４１１を成膜したら、コンタクトホールの形成を行い、ドレイン電極またはドレイン配線４１０にコンタクトする電極４１２を形成する。こうして図４（Ｂ）に示す状態を得る。
【００６３】
この状態においては、層間絶縁膜４１１の表面は、その下にあるＭＯＳ型トランジスタのために凹凸を有している。また、コンタクト電極４１２のコンタクトホール底部でのコンタクトを確実にするために、電極４１２を構成する材料の膜厚は、充分厚くする。そのために電極４１２の上部が中央に凹部を有した形状となっている。
【００６４】
図４（Ｂ）に示す状態を得たら、実施例１に示した研摩を行い、表面を平坦化する。この工程においては、電解研磨が行われることにより、電極４１２の突起部が平坦化される。また同時にＣＭＰにより、層間絶縁膜４１１表面の凹凸が平坦化される。
【００６５】
こうして図４（Ｃ）に示すような平坦な表面４１４を有した層間絶縁膜４１３を得る。また層間絶縁膜４１３の表面と概略同一平面（またはそれに近い状態）になるようにその突起部が研摩除去されたコンタクト電極４１５が形成される。
【００６６】
次にコンタクト電極４１５にコンタクトする配線４１６を形成する。このような構成とした場合、配線４１６のドレイン電極またはドレイン配線４１０へのコンタクトを完全なものとしながら、かつ配線４１６の膜厚を薄くすることができる。従って、確実なコンタクトを形成しながら、この後において配線４１６が存在することによって形成されてしまう凹凸を小さくすることができる。
【００６７】
こうして図４（Ｃ）に示すような状態を得る。次に第２の層間絶縁膜４１７を成膜する。この第２の層間絶縁膜は、酸化珪素膜や窒化珪素膜、さらには樹脂膜、さらにはそれらの膜の積層膜でもって構成する。
【００６８】
本実施例では、この第２の層間絶縁膜４１７の表面を図２に示す装置を用いて研磨する。なお、この際は導電材料が露呈していないので、電解研磨は行われない。
【００６９】
さらにこの第２の層間絶縁膜４１７上に薄膜トランジスタを形成する。まず薄膜トランジスタを構成する活性層の出発膜となる図示しない非晶質珪素膜を１５００Åの厚さに成膜する。
【００７０】
次に８５０℃、５時間の加熱処理を施すことにうより、先の図示しない非晶質珪素膜を結晶化させる。こうして得られた結晶性珪素膜をパターニングすることにより、結晶性珪素膜でなる活性層４１８を得る。
【００７１】
さらにゲイト絶縁膜４１９として酸化珪素膜を熱酸化法またはプラズマＣＶＤ法、または熱酸化法とプラズマＣＶＤ法を組み合わせた方法により成膜する。
【００７２】
さらにゲイト電極４２０を金属材料またはシリサイド材料でもって形成する。その後、不純物イオンの注入をゲイト電極４２０をマスクとして行うことで、活性層４１８中にソース領域とドレイン領域とを形成する。
【００７３】
その後、レーザー光の照射または加熱処理により、注入された不純物イオンの活性化と不純物イオンが注入された領域のアニールとを行う。
【００７４】
次に層間絶縁膜４２１として酸化珪素膜等の絶縁膜を成膜し、さらにコンタクトホールの形成を行った後にソース電極（または配線）４２２とドレイン電極（または配線）４２３形成する。
【００７５】
この後、さらに必要があれば、（Ｃ）に示す平坦化工程を施し、さらに多層構造の作製を行う。
【００７６】
こうして、単結晶シリコンウエハーを利用してＭＯＳ型半導体装置を作製し、さらにその上方に薄膜トランジスタを作製した多層構造を有する半導体集積回路を得ることができる。この構成においては、上層に形成される薄膜トランジスタの下地を平坦化することができるので、高い集積化を得ることができる。
【００７７】
〔実施例４〕
本実施例は、より高い平坦性を得るために研摩を２段階または３段階に分けて行うことを特徴とする。この場合、研摩の段階に応じて、複数の研摩装置を使い分けることが好ましい。
【００７８】
本明細書に開示する発明のように研摩のモードとして、電解研摩のモードが存在する場合、研摩材料の絶縁性の違いによって、研摩状態が異なるものとなる。そこで、複数の研摩材料を用いて、複数回の研摩を行うことで、研摩の結果得られる試料表面の平坦性を制御することができる。
【００７９】
本実施例では、この研摩を複数の研摩装置を用いて、１つの試料の研摩を連続的に行うことで、研摩後の平坦性をより良好なものとするものである。
【００８０】
【発明の効果】
本明細書に開示する発明を利用することにより、多層構造を有する半導体装置の作製工程において、露出表面を平坦化することができる。そして、多層構造を有する半導体装置を作製する際における下層配線の存在に起因する凹凸の問題を解決することができる。
【図面の簡単な説明】
【図１】 多層配線を有する半導体装置の作製工程の概略を示す図。
【図２】 半導体装置の研摩を行なう装置の概略を示す図。
【図３】 従来における多層配線を有する半導体装置の作製工程の概略を示す図。
【図４】 多層構造を有する半導体装置の作製工程を示す。
【符号の説明】
１０１ 基板
１０２ 下地絶縁膜
１０３、１０４ 第１層目の配線
１０５ 層間絶縁膜
１０６、１０７ 第１層目の配線にコンタクトする配線
１０８、１０９ 突出部が除去された第１層目の配線にコンタクトする配線
１１０ 露出表面が平坦化された層間絶縁膜
１１１、１１２ 第２層目の配線
Claims (5)
- 基板上に第１の配線または電極を形成し、
前記第１の配線または電極を覆って絶縁膜を形成し、
前記絶縁膜に前記第１の配線または電極へのコンタクトホールを形成し、
前記コンタクトホール内に前記第１の配線または電極とコンタクトするコンタクト用配線を形成し、
前記コンタクト用配線を陽極とする電解研磨と、ケミカルメカニカルポリシングとを同時に行なうことによって、前記コンタクト用配線の突出した部分を除去すると同時に前記絶縁膜を平坦化することを特徴とする半導体装置の作製方法。 - 請求項１において、前記半導体装置は多層配線構造を有することを特徴とする半導体装置の作製方法。
- 請求項１または請求項２において、前記電解研磨に用いる電解溶液の電気抵抗は、１０−３〜１０１０（Ωｃｍ）−１範囲にあることを特徴とする半導体装置の作製方法。
- 請求項１乃至３のいずれか一において、前記ケミカルメカニカルポリシングを行うための研磨材料の粒度は４０００〜１００００番の非導電性粒子であることを特徴とする半導体装置の作製方法。
- 請求項４において、前記非導電性粒子は、ダイヤモンド粒子、アルミナ粒子、カーボン粒子、シリカ粒子から選ばれた１つの材料からなることを特徴とする半導体装置の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04214996A JP4204649B2 (ja) | 1996-02-05 | 1996-02-05 | 半導体装置の作製方法 |
| US08/794,879 US6242343B1 (en) | 1996-02-05 | 1997-02-05 | Process for fabricating semiconductor device and apparatus for fabricating semiconductor device |
| KR1019970003533A KR100484607B1 (ko) | 1996-02-05 | 1997-02-05 | 반도체장치제조방법 |
| US09/866,322 US6551934B2 (en) | 1996-02-05 | 2001-05-24 | Process for fabricating semiconductor device and apparatus for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04214996A JP4204649B2 (ja) | 1996-02-05 | 1996-02-05 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213803A JPH09213803A (ja) | 1997-08-15 |
| JP4204649B2 true JP4204649B2 (ja) | 2009-01-07 |
Family
ID=12627894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04214996A Expired - Fee Related JP4204649B2 (ja) | 1996-02-05 | 1996-02-05 | 半導体装置の作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6242343B1 (ja) |
| JP (1) | JP4204649B2 (ja) |
| KR (1) | KR100484607B1 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4204649B2 (ja) * | 1996-02-05 | 2009-01-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100456394B1 (ko) * | 1997-07-08 | 2005-04-06 | 삼성전자주식회사 | 반도체제조장치및이를채용한반도체소자의배선형성방법 |
| US7202497B2 (en) * | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4014710B2 (ja) | 1997-11-28 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US6646639B1 (en) | 1998-07-22 | 2003-11-11 | Nvidia Corporation | Modified method and apparatus for improved occlusion culling in graphics systems |
| KR100537207B1 (ko) * | 1999-06-30 | 2005-12-16 | 주식회사 하이닉스반도체 | 불활성금속의 화학적 기계적 연마방법 |
| JP4513145B2 (ja) * | 1999-09-07 | 2010-07-28 | ソニー株式会社 | 半導体装置の製造方法および研磨方法 |
| US6299741B1 (en) * | 1999-11-29 | 2001-10-09 | Applied Materials, Inc. | Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus |
| US6844880B1 (en) | 1999-12-06 | 2005-01-18 | Nvidia Corporation | System, method and computer program product for an improved programmable vertex processing model with instruction set |
| US6294470B1 (en) * | 1999-12-22 | 2001-09-25 | International Business Machines Corporation | Slurry-less chemical-mechanical polishing |
| JP4644954B2 (ja) * | 2000-03-09 | 2011-03-09 | ソニー株式会社 | 研磨装置 |
| US6797623B2 (en) * | 2000-03-09 | 2004-09-28 | Sony Corporation | Methods of producing and polishing semiconductor device and polishing apparatus |
| US6972223B2 (en) * | 2001-03-15 | 2005-12-06 | Micron Technology, Inc. | Use of atomic oxygen process for improved barrier layer |
| JP4841751B2 (ja) | 2001-06-01 | 2011-12-21 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
| US7456838B1 (en) | 2001-06-08 | 2008-11-25 | Nvidia Corporation | System and method for converting a vertex program to a binary format capable of being executed by a hardware graphics pipeline |
| US7006101B1 (en) | 2001-06-08 | 2006-02-28 | Nvidia Corporation | Graphics API with branching capabilities |
| US6885146B2 (en) * | 2002-03-14 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates |
| JP2003311539A (ja) * | 2002-04-30 | 2003-11-05 | Sony Corp | 研磨方法および研磨装置、並びに半導体装置の製造方法 |
| US20030209523A1 (en) * | 2002-05-09 | 2003-11-13 | Applied Materials, Inc. | Planarization by chemical polishing for ULSI applications |
| US6821811B2 (en) * | 2002-08-02 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor |
| US6739953B1 (en) * | 2003-04-09 | 2004-05-25 | Lsi Logic Corporation | Mechanical stress free processing method |
| US6927177B2 (en) * | 2003-10-24 | 2005-08-09 | Lsi Logic Corporation | Chemical mechanical electropolishing system |
| US20050087450A1 (en) * | 2003-10-24 | 2005-04-28 | Reder Steven E. | Electropolishing pad |
| US20050128385A1 (en) * | 2003-12-12 | 2005-06-16 | Hong-Da Liu | Pixel structure for a liquid crystal on silicon display |
| US20060046932A1 (en) * | 2004-08-31 | 2006-03-02 | Eastman Kodak Company | Thermally developable materials with backside conductive layer |
| JP2006093191A (ja) * | 2004-09-21 | 2006-04-06 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機薄膜トランジスタシート及びこれらの製造方法 |
| JP4667096B2 (ja) * | 2005-03-25 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
| US9431545B2 (en) | 2011-09-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8637864B2 (en) | 2011-10-13 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP5912394B2 (ja) | 2011-10-13 | 2016-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6053490B2 (ja) | 2011-12-23 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0781132B2 (ja) * | 1990-08-29 | 1995-08-30 | 株式会社フジミインコーポレーテッド | 研磨剤組成物 |
| US5562529A (en) * | 1992-10-08 | 1996-10-08 | Fujitsu Limited | Apparatus and method for uniformly polishing a wafer |
| US5616934A (en) * | 1993-05-12 | 1997-04-01 | Micron Technology, Inc. | Fully planarized thin film transistor (TFT) and process to fabricate same |
| US5391258A (en) * | 1993-05-26 | 1995-02-21 | Rodel, Inc. | Compositions and methods for polishing |
| JPH07130848A (ja) | 1993-11-08 | 1995-05-19 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JP3836166B2 (ja) | 1993-11-22 | 2006-10-18 | 株式会社半導体エネルギー研究所 | ２層構造のトランジスタおよびその作製方法 |
| US5567300A (en) * | 1994-09-02 | 1996-10-22 | Ibm Corporation | Electrochemical metal removal technique for planarization of surfaces |
| JP2864464B2 (ja) | 1994-12-22 | 1999-03-03 | 日本ビクター株式会社 | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 |
| JP3108861B2 (ja) | 1995-06-30 | 2000-11-13 | キヤノン株式会社 | アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法 |
| US5658806A (en) * | 1995-10-26 | 1997-08-19 | National Science Council | Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration |
| US5575706A (en) * | 1996-01-11 | 1996-11-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Chemical/mechanical planarization (CMP) apparatus and polish method |
| JP4204649B2 (ja) * | 1996-02-05 | 2009-01-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5807165A (en) * | 1997-03-26 | 1998-09-15 | International Business Machines Corporation | Method of electrochemical mechanical planarization |
-
1996
- 1996-02-05 JP JP04214996A patent/JP4204649B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-05 US US08/794,879 patent/US6242343B1/en not_active Expired - Lifetime
- 1997-02-05 KR KR1019970003533A patent/KR100484607B1/ko not_active IP Right Cessation
-
2001
- 2001-05-24 US US09/866,322 patent/US6551934B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010029098A1 (en) | 2001-10-11 |
| KR100484607B1 (ko) | 2005-08-24 |
| US6242343B1 (en) | 2001-06-05 |
| US6551934B2 (en) | 2003-04-22 |
| JPH09213803A (ja) | 1997-08-15 |
| KR970063504A (ko) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4204649B2 (ja) | 半導体装置の作製方法 | |
| JP2004529504A (ja) | ダミーフィーチャを使用した集積回路素子の形成方法および構造。 | |
| KR20040030147A (ko) | 평탄화 방법 및 전해 연마의 조합을 이용한 반도체 구조형성 방법 | |
| JP3318813B2 (ja) | 多層配線形成方法 | |
| KR100350111B1 (ko) | 반도체 장치의 배선 및 이의 제조 방법 | |
| JP2008520106A (ja) | 半導体ウェーハに一つまたはそれ以上の金属ダマシン構造を形成するための方法 | |
| JP3348327B2 (ja) | 多層配線形成方法および構造 | |
| KR20030026838A (ko) | 반도체장치의 제조방법 | |
| JP3557166B2 (ja) | 半導体素子の接触部形成方法 | |
| JPH1126576A (ja) | 半導体装置及びその製造方法 | |
| JP2000021885A (ja) | 基板形成方法 | |
| KR100574912B1 (ko) | 화학 기계적 연마에 의해서 절연막 표면에 발생되는 스크래치에 기인하는 금속 브리지를 방지하는 반도체 장치의 금속 배선 구 조 체 및 그 제조방법 | |
| KR20050010160A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| TWI267968B (en) | Interconnection and fabrication method of making the same | |
| JPH0563069A (ja) | 誘電体分離領域を有する半導体基板 | |
| KR100440476B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000044923A (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR100578271B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPH11135613A (ja) | 半導体装置の製造方法 | |
| TW202221807A (zh) | 半導體結構製造方法 | |
| JPH08264534A (ja) | 配線形成方法 | |
| KR100214067B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR960007642B1 (ko) | 반도체 장치의 제조방법 | |
| US7642190B2 (en) | Method of forming thin insulating layer in MRAM device | |
| JP3845957B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081014 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |