JP2022043057A - ハイブリッド構造 - Google Patents

ハイブリッド構造 Download PDF

Info

Publication number
JP2022043057A
JP2022043057A JP2021191041A JP2021191041A JP2022043057A JP 2022043057 A JP2022043057 A JP 2022043057A JP 2021191041 A JP2021191041 A JP 2021191041A JP 2021191041 A JP2021191041 A JP 2021191041A JP 2022043057 A JP2022043057 A JP 2022043057A
Authority
JP
Japan
Prior art keywords
thickness
layer
support substrate
hybrid structure
effective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021191041A
Other languages
English (en)
Inventor
ランドリュ ディディエ
Landru Didier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soytec Co Ltd
Original Assignee
Soytec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soytec Co Ltd filed Critical Soytec Co Ltd
Publication of JP2022043057A publication Critical patent/JP2022043057A/ja
Priority to JP2023213109A priority Critical patent/JP2024022682A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

Figure 2022043057000001
【課題】有効厚さを有し、支持厚さと有効層の熱膨張係数よりも低い熱膨張係数とを有する支持基板上に配置された、圧電材料の有効層を備える、ハイブリッド構造を提供する。
【解決手段】ハイブリッド構造(60)は、支持基板(1)と、支持基板(1)に組み立てられた、50ミクロン未満の有効厚さを有する圧電材料の有効層(20)を有する。支持基板(1)は、有効層(20)の熱膨張係数よりも小さい熱膨張係数を有する。ハイブリッド構造(60)は、有効層(20)と支持基板(1)との間の接合界面(5)が、1000mJ/m2よりも大きい接合エネルギーと、サイズが1から1000ミクロンの間の少なくとも1つの接合されていない接着エリアと、を有する。
【選択図】図1c

Description

本発明は、ハイブリッド構造、特に、圧電材料の層を備える構造を製造する分野に関する。
音響表面波デバイスまたは体積デバイス(それぞれ、英語の用語では、「表面音響波(Surface Acoustic Wave)」を略した「SAW」、「バルク音響波(Bulk Acoustic Wave)」を略した「BAW」)の分野においては、シリコン基板上に配置されたタンタル酸リチウム(LiTaO3)の層を備えるヘテロ構造が、高まる関心を得ており、その理由は、一方では、それらが、シリコン支持基板のおかげで、成長機会およびより低いコストを提供する標準的なマイクロエレクトロニクス機器および方法と相性が良いためであり、他方では、非特許文献1において説明されているように、それらは、SAWデバイスの周波数応答が温度にあまり依存しないなど、技術的な利点を有するためである。
例えば、LiTaO3/Siヘテロ構造は、それぞれ、接合を通した組み立て、および2つのLiTaO3およびSi基板の分子接合による組み立てから、作成されることができる。これらのヘテロ構造上における音響波デバイスの製造については、デバイスの良好な性能を保証する材料およびプロセスの使用を可能にするために、200℃または250℃を上回る温度を適用することができることが有利である。
特に200℃を超える温度においては、LiTaO3層とSi支持基板との間の接合界面の保持は、構造の良好な機械的強度を達成する重要な要因の1つである。
したがって、音響波デバイスの製造ステップの前に、ヘテロ構造の界面のエネルギーを強化することが重要に思われ、分子付着によって層を支持基板上に接合することによって製造されるヘテロ構造のケースにおいては、接合界面は、特に、約200から300℃の温度範囲内において熱処理を適用することによって、強化されることができる。したがって、両材料の熱膨張係数(英語の用語に従えば、「熱膨張係数(Coefficient of Thermal Expansion)」を略したCTE)の著しい相違のせいで、ヘテロ構造に、それを損傷することなく、そのような熱処理を適用する問題が存在する。
他方、(例えば、体積音響波デバイスの製造のために)LiTaO3の非常に薄い層を有するヘテロ構造が必要とされるとき、1つのソリューションは、水素またはヘリウムなどの軽い化学種を導入することによってLiTaO3ドナー基板内に埋められた脆弱な面と、このドナー基板のシリコン支持基板上への(分子付着による)直接的な接合と、LiTaO3の表面層をSi上に転写するための埋められた脆弱な面の高さにおける分離とを含む、Smart Cut(登録商標)方法を使用して、層を転写することである。転写後の表面層は、それの厚さの中に、欠陥および軽い化学種をまだ有することが知られている。したがって、適切な温度範囲内においてアニーリングを実行して、転写された薄い層の品質またはヘテロ構造の機械的強度を損なうことなく、欠陥の修復および軽い化学種の排出を可能にすることが、この層を修復するために有利である。例えば、LiTaO3の層については、適切な温度範囲は、400°から600℃の間である。
問題は、やはり、LiTaO3/Siヘテロ構造が、2つの材料間に熱膨張係数の非常に大きい相違があるとした場合、これらの高いサーマルバジェットをほとんどサポートしないことである。
ハイブリッド構造またはヘテロ構造の製造中、支持基板上に配置された表面層が可能な限り薄いとき、ハイブリッド構造における(基板の湾曲として示され得るような)応力および変形を制限するために、高い温度を有する熱処理を実施することが慣習となっている。例えば、シリコン表面層の厚さが、約100nmよりも小さく、大きいシリカ基板の厚さが、約700ミクロンであるとき、禁止的損傷をこうむらずに、850℃の高さのアニーリングに耐えることができる、固体シリカ上のシリコンタイプまたはサファイア上のシリコンのハイブリッド構造に言及することができる。典型的には、1ミクロンの、より厚い表面層の厚さについては、損傷を起こさない最大適用可能温度は、例えば、約600℃に低下する。より一段と厚い、例えば、700ミクロンの上部層の厚さについては、損傷を起こさない最大適用可能温度は、例えば、100~150℃あたりに低下する。
シリコン基板(例えば、直径150mm、厚さ625ミクロン)上に配置されたLiTaO3の層(例えば、厚さ10ミクロン)から構成されるハイブリッド構造について、出願人は、最先端のこの知識を使用し、それは、接合界面を強化するために必要とされるアニーリング温度(すなわち、250℃)を、可能な限り最も微細な表面層を有する最終ハイブリッド構造(625ミクロンのSi上の10ミクロンのLiTaO3)に適用した。出願人は、そのとき、予期せぬ結果を、すなわち、LiTaO3層の局所的座屈変形に対応する、いわゆる「座屈」現象による層の著しい劣化を、そしてそれが、ハイブリッド構造を使用不可能にすることを観測した。
K. Hashimoto, M. Radota and al., "Recent development of temperature compensated SAW devices", IEEE Ultrasound. Symp. 2011, pages 79 to 86, 2011. Symp. 2011, pages 79 to 86, 2011
したがって、本発明の目的の1つは、ハイブリッド構造を製造する方法を提案し、先行技術の不都合に対するソリューションを見つけることである。本発明の目的は、特に、ハイブリッド構造を損傷することなく、必要とされる熱処理を適用するための方法を提案することである。
本発明は、支持厚さと、有効層の熱膨張係数よりも小さい熱膨張係数とを有する、支持基板上に配置された、有効厚さを有する圧電材料の有効層を備える、ハイブリッド構造を製造する方法に関し、方法は、
a)圧電材料のドナー基板と、支持基板とを備える、接合された構造を提供するステップであって、接合された構造は、これら2つの基板間に接合界面を有する、ステップと、
b)支持基板上に配置された、中間厚さを有する、より薄い層を形成するために、ドナー基板を薄化する、第1のステップであって、組み立てが、薄化された構造を形成する、第1のステップと、
c)アニーリング温度における薄化された構造の熱処理ステップと、
d)ステップc)の後の、有効層を形成するための、薄化された層の第2の薄化ステップと
から成るべきであり、
方法は、それが、ステップb)の前に、ステップc)中における薄化された構造(6’)の劣化を回避する中間厚さの範囲を決定するステップa’)であって、範囲は、閾値厚さと、最大厚さとによって定義され、薄化された層の中間厚さは、この範囲内において選択される、ステップa’)を含むという点で注目に値する。
したがって、本発明による製造方法は、接合界面を強固にするために、または(有効層になる)薄化された層内に存在する欠陥のすべてもしくは一部を修復するために、必要とされるアニーリング温度での熱処理を、薄化された層の相性の良い厚さの範囲が先に決定された、薄化された構造に適用することを可能にする。前記熱処理は、一般に、有効厚さの有効層を有する最終ハイブリッド構造に、有効層に損傷を発生させずに、適用可能ではなく、接着されていないエリア(基板の組み立てられた面上における接合欠陥またはあらかじめ存在する彫り込まれたパターン)が、接合界面に見つけられるときは、特にそうである。
本発明の有利な特徴に従って、以下のことが、単独で、または組み立てで行われる。
●閾値厚さは、第1の感度モデルから決定され、それの入力パラメータは、支持厚さと、ドナー基板および支持基板の熱膨張係数と、アニーリング温度と、接合された構造の接合界面において見つけられる接着されていないエリアの最大サイズとを含む。
●最大厚さは、第2の感度モデルから決定され、それの入力パラメータは、(支持基板1の)支持厚さと、ドナー基板2および支持基板1の熱膨張係数と、ステップc)の熱処理における必要とされるアニーリング温度とを含む。
●製造プロセスは、決定ステップa’)が、最大厚さにある上限閾値厚さ、または有効厚さよりも低い最大厚さを確定したときに、ステップa’)の後、ステップb)の前に、接合された構造を再利用するステップa”)を含む。
●再利用ステップa”は、接合された構造の接合界面における分離を含む。
●再利用ステップa”)は、接合された構造を提供する新しいステップa)のための、分離から生じたドナー基板および支持基板の再使用を含む。
●第2の薄化ステップd)は、支持基板を薄化するステップをさらに含むことができる。
●有効層は、タンタル酸リチウム(LiTaO3)、ニオブ酸リチウム(LiNbO3)、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)から選択される材料から構成される。
●支持基板は、シリコン、III-V族半導体、シリコンカーバイド、ガラス、サファイアからなる群から選択される材料から構成される。
●支持基板は、1つまたは複数の表面層を備える。
本発明は、さらに、有効層の熱膨張係数よりも小さい熱膨張係数を有する支持基板に組み立てられた、50ミクロン未満の有効厚さを有する圧電材料の有効層を備える、ハイブリッド構造に関し、ハイブリッド構造は、有効層と支持基板との間の接合界面が、1000mJ/m2よりも大きい接合エネルギーと、サイズが1から1000ミクロンの間の少なくとも1つの接合されていないゾーンとを有する点で特徴付けられる。
本発明の他の特徴および利点は、添付の図面を参照しながら行われる、本発明の詳細な説明から明らかになる。
本発明による、ハイブリッド構造を製造する方法を示す図である。 本発明による、ハイブリッド構造を製造する方法を示す図である。 本発明による、ハイブリッド構造を製造する方法を示す図である。 本発明による、決定ステップからもたらされる、有効厚さに対する厚さ範囲の3つの異なる構成を示す図である。 本発明による、決定ステップからもたらされる、有効厚さに対する厚さ範囲の3つの異なる構成を示す図である。 本発明による、決定ステップからもたらされる、有効厚さに対する厚さ範囲の3つの異なる構成を示す図である。 本発明による、製造プロセスの異なるステージを示す図である。
本発明は、支持厚さと、有効層20の熱膨張係数よりも小さい熱膨張係数とを有する、支持基板1上に配置された、圧電材料の有効層20を備える、ハイブリッド構造60(図1c)を製造するための方法に関する。
方法は、圧電材料のドナー基板2と、支持基板1とを備える、接合された構造6を提供するステップa)を含む。接合された構造6は、これら2つの基板1、2間に接合界面5を有する(図1a)。例えば、ドナー基板2は、タンタル酸リチウム(LiTaO3)、ニオブ酸リチウム(LiNbO3)、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)からなる群から選択される材料から構成されることができる。支持基板は、シリコン、III-V族半導体、シリコンカーバイド、ガラス、サファイアからなる群から選択される材料から構成されることができる。基板1、2の一方および/または他方は、任意選択で、組み立てられるそれらの面上に、コンポーネント(マイクロエレクトロニクス回路のすべてもしくは一部)、またはエッチングされたパターンを含むことができ、コンポーネントは、パターンを有する、異なる性質の積層された層から形成されることができ、エッチングされたパターンは、ハイブリッド構造60上に生産される最終デバイスにおける機能を保証するように意図された、空洞によって形成されることができる。接合された構造6の組み立ては、有利には、ドナー基板2と支持基板1との間の分子接合によって行われる。任意選択で、組み立ての前に、接着分子接合を強化する、酸化シリコン、窒化シリコンの層、または他の層などの中間層が、一方または両方の基板に追加されることができる。有利には、基板1、2は、組み立ての後に形成される接合界面5の品質およびエネルギーを強化するために、組み立ての前に、洗浄および/または前面活性化も施される。
「接着されていないゾーン」という用語は、これ以降、排他ゾーンを形成する、組み立てられた基板のエッジにおける接合されていない周辺クラウンを除く、2つの基板の表面が密接に接触していない、接合界面における局所化されたゾーンのことを指す。「接合されていないエリア」は、一般に、接着されたエリアによって取り囲まれる。接着されていないゾーンは、接合欠陥と関連している場合があり、例えば、接合された構造6の接合界面5における粒子または他の汚染(炭化水素など)の存在に起因する場合がある。それは、組み立てられるそれぞれの面上におけるコンポーネントもしくは空洞、または(例えば、基板のトレーサビリティを保証するための)レーザマークの存在に起因する、ドナー基板2または支持基板1上におけるエッチングされたパターンまたは局所的な地形の存在にも関連している場合がある。
組み立てステップの後、方法は、支持基板1上に配置された、中間厚さを有する薄い層2’を形成するための、ドナー基板2を薄化する第1のステップに対応するステップb)を含み、全体が、薄化された構造6’を形成する(図1b)。ドナー基板2は、機械的薄化、機械化学的薄化、および/もしくは化学的エッチングの技法によって、または当業者によく知られたSmart Cut(登録商標)タイプのプロセスによって、それの後面4において薄化される。例えば、ドナー基板2は、「研削」(機械的薄化)によって、その後、化学機械的研磨によって、薄化されることができる。この薄化ステップは、それの機能が、接合界面5を強固にすること、または有効層20になる薄化された層2’における欠陥を修復することであることができる、熱処理ステップc)に先行する。したがって、薄化するステップbが、その後のステップc)において必要とされる熱処理と相性が良い、薄化された構造6’の獲得に到ることが重要である。
そのため、製造方法は、それが、薄化するステップb)の前に、ステップc)の熱処理中における薄化された構造の劣化を回避することを意図された、薄化された層2’のための中間厚さの範囲を決定するステップa’)を含むという点で注目に値する。範囲は、閾値厚さと、最大厚さとによって定義され、したがって、薄化された層2’の中間厚さは、この範囲内において選択される。
閾値厚さは、第1の感度モデルから決定され、それの入力パラメータは、(支持基板1の)支持厚さと、ドナー基板2および支持基板1の熱膨張係数と、ステップc)の熱処理において必要とされるアニーリングの温度と、接合された構造6の接合界面5において見つけられる接合されていないエリアの最大サイズとを含む。
第1の感度モデルは、基板上における加圧の際の薄い層の応力弛緩を反映した式から確立される。「座屈」などの薄い層の応力弛緩の現象は、薄い層と基板との間の界面における接着されていないゾーンの存在を必要とする。層の局所的な座屈変形に対応する、薄い層の応力弛緩を開始するのに必要な座屈限界応力は、
Figure 2022043057000002
として表現されることができ、
2は、薄い層のヤング率であり、V2は、薄い層のポアソン比であり、h2は、薄い層の厚さであり、rは、薄い層と基板との間の接合されていないゾーンの半径である。応力は、薄い層の断面(長さ×厚さ)上において単位面積当たりに加えられる力と言い換えられる。断面の長さを対象から外し、薄い層の厚さh2だけを考察するために、N/mを単位とする、長さによって正規化された限界力
Figure 2022043057000003
を表現することが可能である。
Figure 2022043057000004
薄い層が薄化された層2’に対応することを考えると、したがって、E2、V2は、それぞれ、薄化された層2’を構成する圧電材料のヤング率およびポアソン比であり、h2は、中間厚さであり、rは、接合された構造6の接合界面5に存在する接合されていないエリアの最大半径である。接合界面5において見つけられる接合されていないエリアのサイズは、例えば、接合された構造6の一部である材料に従った白色光もしくは赤外線での撮像によって、または小さいサイズの接着されていないエリアを検出するのに特に有利な技法である音響顕微鏡法によって、決定されることができる。したがって、(接合欠陥、またはドナー基板2および支持基板1の組み立てられた面の一方もしくは他方の上のあらかじめ存在するパターンに関連し得る)接合界面5に接合されていないエリアの最大半径が、各接合された構造6のために取得されることができる。
式{式2}は、「座屈」現象が、薄化された層2’の中間厚さh2が不十分であるよりも、なおさら始まるのが容易である(すなわち、それは、より低い正規化された力
Figure 2022043057000005
を必要とする)こと、および接着されていないエリアの最大半径rが、大きいことを示す。
支持基板1の支持厚さh1、およびそれの機械的特性(E1、それのヤング率)も、知られており、ステップc)の熱処理中に薄化された構造6’に適用される必要とされるアニーリング温度も、知られている。したがって、ステップc)の熱処理中に薄化された層2’に適用される、正規化された加圧の際の力Fnormを表現することが可能である。
Figure 2022043057000006
ρは、薄化された構造6’の曲率半径であり、
Figure 2022043057000007
ΔCTEは、薄化された層2’および支持基板1のそれぞれの材料の熱膨張係数間の差であり、ΔTは、室温と適用されるアニーリング温度との間の差分温度であり、項K(h1,h2)は、
Figure 2022043057000008
のように表現される。
したがって、範囲の閾値厚さは、式{式5)
Figure 2022043057000009
を解くことによって決定されることができる。
Figure 2022043057000010
閾値厚さは、h2seuilである。
閾値厚さは、それを下回ると「座屈」現象が高い出現確率を有するようになる、中間厚さに対応し、薄化された構造6’の特性(それを構成する材料のタイプ、接合界面5において見つけられる接着されていないゾーンの最大サイズ、支持基板の厚さ)、およびステップc)の熱処理中に適用されるアニーリング温度を考慮している。「座屈」現象は、最も高い膨張係数を有する結晶軸に好ましくは直角の、接合されていないゾーンの拡大を伴う可能性があることに留意されたい。この拡大は、接合界面5のエネルギーが低いほど、なおさら著しくなる可能性がある。したがって、「座屈」の出現を回避するための構成においては、接合界面5のエネルギーを強化することが、きわめて重要である。
したがって、第1の感度モデルは、閾値厚さを、薄化された構造6’の特性パラメータのセットに、またそれが経験しなければならない熱応力に結び付ける。
最大厚さは、第2の感度モデルから決定され、それの入力パラメータは、(支持基板1の)支持厚さと、ドナー基板2および支持基板1の熱膨張係数と、ステップc)の熱処理における必要とされるアニーリング温度とを含む。
第2の感度モデルは、熱処理中の薄化された構造6’における拡張において制約される、支持基板1を構成する材料の破断を反映した式から確立される。支持基板1に蓄えられた弾性エネルギーEは、異なる性質の薄化された層2’および支持基板1を備え、それに熱処理が適用される、薄化された構造6’のケースにおいては、以下のように表現される。
Figure 2022043057000011
支持基板1を構成する材料の破断は、弾性エネルギーEが、
Figure 2022043057000012
によって与えられる臨界値を超えたときに、生じる。
1cは、支持基板1を構成する材料の引張強さである。
したがって、範囲の最大厚さは、式E=Eruptureを解くことによって決定されることができる。
Figure 2022043057000013
最大厚さは、h2plafondである。
最大厚さは、それを上回ると支持基板1の破断が高い出現確率を有するようになる、薄化された層2’の中間厚さに対応し、薄化された構造6’の特性(それを構成する材料のタイプ、支持基板1の厚さ)、およびステップc)の熱処理中に適用されるアニーリング温度を考慮している。
したがって、第2の感度モデルは、最大厚さを、薄化された構造6’の特性パラメータのセットに、またそれが経験しなければならない熱応力に結び付ける。
薄化された構造6’などのヘテロ構造は、熱処理を施されるときに、それを構成する2つの材料の膨張差に起因する、応力および変形を経験する。構造6’は、以下の異なる故障モードをもたらし得る曲率を得ることによって変形し、それらの故障モードとは、支持基板1の破壊と、薄化された層2’の座屈と、構造内(特に薄化された層2’内)における転位または滑り面の形成と、薄化された構造6’のエッジにおけるリフトオフと、などである。実験的に、出願人は、圧電材料の層と、より低い熱膨張係数を有する材料からなる支持基板とを備える、薄化された構造6’のケースにおいては、2つの支配的な故障モードは、一方では、支持基板1の破損(臨界破断エネルギーを超えた材料の破断現象)、第2に、薄化された層2’の接合されていないエリアのレベルにおける局所的な座屈(「座屈」と呼ばれる、加圧の際の薄い層の応力弛緩の現象)であったことを理解した。したがって、式{式6}および{式9}から出願人によって確立された2つの感度モデルは、薄化された層2’が圧電材料から作成される、異成分からなる薄化された構造6’のケースにおいて、薄化された層2’のための厚さ範囲を決定するのによく適している。
したがって、ステップa’)に続いて、図2aから図2cに示されるように、決定された閾値厚さと最大厚さとによって定義される厚さ範囲が、獲得される。
製造方法を実施する第1の別形によれば、最終ハイブリッド構造60のための予想される有効層20の有効厚さは、定義された厚さ範囲よりも小さく(図2a)、これは、想定される最終構造と相性が良い厚さ範囲のケースである。本発明による製造方法は、上で言及されたように、それが相性が良い厚さ範囲を決定するためのステップa’)の後、薄化された層2’を形成するための、ドナー基板2の薄化のステップb)を含む。そのとき、薄化された層2’の中間厚さが、範囲内にあるように、すなわち、閾値厚さから最大厚さの間にあるように選択される。プロセスは、次に、薄化された構造6’のために必要とされるアニーリング温度における熱処理のステップc)を含む。例えば、アニーリング温度は、予想されるハイブリッド構造のタイプに応じて、また接合界面5を強固にすること、欠陥の修復、または(有効層20になるように意図された)薄化された層2’の厚さ内における軽い化学種の拡散など、熱処理の目的に従って、200℃から600℃の間で変化することができる。熱処理は、低い温度、例えば、100℃における炉入れおよび炉出しと、例えば、0.5から5°/分の間の、温度の上昇および下降勾配と、30分から数時間の範囲の期間にわたる、必要とされるアニーリング温度、例えば、200℃から600℃の間における保持とを含むことができる。
熱処理のステップc)の後、方法は、支持基板1上に配置された、有効厚さを有する有効層20を形成するための、薄化された層2’を薄化する第2のステップに対応するステップd)を含み、全体が、最終ハイブリッド構造20を形成する(図1c)。したがって、層2’は、それの面4において、機械的薄化、機械化学的および/もしくは化学的エッチング、ならびに/またはSmart Cut(登録商標)方法による薄化の技法によって、再び薄化される。例えば、層2’は、機械化学的研磨シーケンスによって薄化されることができ、続いて、洗浄される。したがって、形成されたハイブリッド構造20は、その後、電子デバイスの生産のために使用されることができ、それの特性(接合界面5の接合エネルギー、および/または有効層20の品質)は、本発明による方法の実現によって、改善されている。通常、デバイスの開発ステップは、方法のステップc)のアニーリング温度と同じ高さの温度において適用される熱処理を必要としない。
製造方法の第2の実施別形によれば、最終ハイブリッド構造60のための予想される有効層20の有効厚さは、定義された厚さ範囲内にあり(図2b)、これは、想定される最終構造と相性が良い厚さ範囲のケースである。本発明による製造方法は、上で言及されたように、ステップa’)の後、薄化された層2’を形成するために、ドナー基板2を薄化するステップb)を含む。薄化された層2’の中間厚さは、有利には、範囲内にあるように選択され、特に、それは、有効厚さに等しく、または実質的に有効厚さよりも大きくなるように選択される。プロセスは、次に、薄化された構造6’のために必要とされるアニーリング温度における熱処理のステップc)を含む。例えば、アニーリング温度は、予想されるハイブリッド構造60のタイプに応じて、また熱処理の目的に従って、200℃から600℃の間で変化することができる。
ステップc)における熱処理の後、方法は、支持基板1上に配置された、有効厚さを有する有効層20を形成するための、薄化された層2’を薄化する第2のステップに対応するステップd)を含み、全体が、最終ハイブリッド構造60を形成する。この第2の実施別形によれば、薄化される層を薄化するステップb)は、すでに、中間厚さを、実質的に有効厚さにしている。したがって、ステップd)は、基本的に、有効層20の面4の表面状態を改善するための、僅かな除去を伴う研磨ステップ(英語の用語に従えば、「タッチポリッシュ」)と、洗浄シーケンスとから成ることができる。したがって、形成されたハイブリッド構造20は、その後、電子デバイス、特に、音響波デバイスの開発のために使用されることができる。
本発明による製造方法を実施する第3の別形によれば、最終ハイブリッド構造60のために予想される有効層20の有効厚さは、定義された厚さ範囲よりも大きく(図2c)、言い換えると、有効厚さは、最大厚さよりも大きい。この構成は、(感度モデルによって、また接合された構造6の特性および必要とされるアニーリング温度から決定された)定義された厚さ範囲が、予想される最終ハイブリッド構造20と相性が良くないという事実を反映している。
予想されるハイブリッド構造と相性が良くない、この厚さ範囲構成(図2c)は、支持基板が不適当である結果とすることができる。本発明による製造方法は、次に、接合された構造6を再利用するステップa”)を含む。ステップa”)は、ドナー基板2と支持基板1との分離に到る、接合界面5における接合された構造6のリフトオフを達成することから成る。分離は、接合された構造6のドナー基板2および支持基板1の2つの基板の面取りされたエッジの間にベベル形状のツールを挿入することによって、実行されることができる。分離後、再利用ステップa”)は、さらに、接合された構造6を提供する新しいステップa)のための、引き離されたドナー基板2および支持基板の再使用を含む。より大きい厚さの支持基板1を使用し、新しい接合された構造6を提供するために、再利用ステップa”)を利用することができる。支持厚さの増加は、特に、最大厚さの値を増加させ、それの目的は、相性が良い厚さの範囲、すなわち、予想される有効厚さよりも大きい最大厚さを有する範囲を見つけることである。この方法による第2の薄化ステップd)は、このケースにおいては、それを最終ハイブリッド構造60のための必要とされる支持厚さに戻すための、支持基板1の後面の薄化ステップも含む。この追加の薄化ステップは、機械的、機械化学的、または化学的薄化から成ることができる。
厚さ範囲が予想されるハイブリッド構造と相性が良くない構成(図2c)は、アニーリング温度が高すぎるという事実に関連していることもある。そのときは、熱処理のステップc)において適用されるアニーリング温度を引き下げることを選択することができる。再利用ステップa”)は、(潜在的により複雑または高価であるが、このケースにおいて必要な)異なる表面前処理を、基板1および2に、それらの組み立ての前に、適用するために、使用されることができ、例えば、より低い温度における熱処理の後の接合エネルギーを増進することを可能にする。次に、プロセスを続行する前に、新しい厚さ範囲が決定される。
製造方法の第4の実施別形によれば、ステップa’)において決定された閾値厚さは、同じステップにおいて決定された最大厚さよりも大きい(図示されていない構成)。このケースにおいては、厚さ範囲は、それが存在しないので(厚さ範囲は、最大厚さよりも低い閾値厚さによって定義される)、やはり、予想される構造と相性が良くないと見なされる。このケースにおいては、接合界面5において見つけられる接合されていないエリアの最大サイズが、相性が良い厚さ範囲を可能にするには大きすぎることがある。本発明による製造方法は、次に、接合された構造6を再利用するステップa”)を含む。ステップa”)は、ドナー基板2と支持基板1との分離に到る、接合界面5における接合された構造6のリフトオフを達成することから成る。引き離しは、接合された構造6のドナー基板2および支持基板1の2つの基板の間の界面において応力を適用することによって行われることができる。分離後、再利用ステップa”)は、接合された構造6を提供する新しいステップa)のための、引き離されたドナー基板2および支持基板1の再使用を含む。最大サイズの接着されていないゾーンが、接合失敗に関係したと仮定すると、再利用ステップa”)は、組み立てられる基板1、2の表面の新しい洗浄および前処理によって、この欠陥を排除することができる。
(例えば、組み立てられる2つの基板のうちの一方の上にあらかじめ存在するパターンまたは空洞があり、特定の機能を有しているケースにおいて)接合界面5において見つけられる接合されていないエリアのサイズを減らすのが難しい場合、再利用のステップa”)は、例えば、組み立て状態を使用し、変更するために使用されることができ、それは、ステップc)において適用される必要がある以降の温度の引き下げを可能にし、新しい接合された構造6を提供するためである。
本発明による方法のメインステップが、(図3)に示されている。
本発明による製造方法は、接合界面5を強固にするために、または(有効層20になる)薄化された層2’内の欠陥を修復するために必要とされる、アニーリング温度での熱処理を、薄化された層2’のための相性の良い厚さの範囲が先に決定された薄化された構造6’に適用することを可能にする。熱処理は、一般に、(すなわち)有効厚さの有効層20を有する最終ハイブリッド構造60に、有効層20に損傷を発生させずに、適用可能ではなく、接着されていないエリア(基板1、2の組み立てられた面上のあらかじめ存在する接合欠陥または彫り込まれたパターン)が、接合界面5に見つけられるときは、特にそうである。
そのうえ、相性が良い厚さの範囲を決定するためのステップa’)は、接合された構造6を再利用することが必要なときを識別することを可能にする。これは、薄化ステップb)に従事する前であり、したがって、それは、製造歩留まりを高めることを可能にする。
本発明は、また、有効層20の熱膨張係数よりも小さい熱膨張係数を有する支持基板1に組み立てられた、50ミクロンよりも小さい有効厚さの圧電材料からなる有効層20を備える、ハイブリッド構造60に関する(図1c)。有効層20と支持基板1との間の接合界面5は、1000mJ/m2以上の接合エネルギーと、サイズが1から1000ミクロンの間の少なくとも1つの接合されていないエリアとを有する。有効層20は、タンタル酸リチウム(LiTaO3)、ニオブ酸リチウム(LiNbO3)、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)からなる群から選択される材料から構成される。例えば、それの厚さは、0.1ミクロンから50ミクロンの間である。支持基板は、シリコン、III-V族半導体、シリコンカーバイド、ガラス、サファイアからなる群から選択される材料から構成される。例えば、それの厚さは、0.1ミクロンから50ミクロンの間である。支持基板は、1つまたは複数の異なるタイプの表面層を備えることもできる。例えば、支持基板は、組み立てられる面のへりに、電荷をトラップすることが可能な表面層を有する単結晶シリコン基板、特に、多結晶シリコンから成ることができ、それは、また、SOI基板(シリコンオンインシュレータ)から成ることができ、それの表面層は、酸化シリコンおよびシリコン内に、または酸化物層の下に電荷トラップ層を提供されるSOI基板内にある。
例1:
直径150mm、厚さ725ミクロンのシリコン(Si)から作成される、支持基板1は、組み立てられる面全体にわって均等に間隔を置いて配置されたエッチングされたパターンを有する。これらの理由は、例えば、アライメントマークの機能を有することができ、またはデバイスがその上で開発される最終ハイブリッド構造60内における、吊るされた膜の製造のための、もしくはさらに電気接点の作成のための空洞を構成することができる。支持基板1は、組み立てられる面上に酸化物層も備える。それは、接合された構造6を提供するために、同じ直径のタンタル酸リチウム(LiTaO3)から作成されたドナー基板2と一緒に分子接合によって接着される。顕微鏡音響制御ステップは、パターンによって生成された、接合界面5における接合されていないエリアを検出し、測定することを可能にする。接着されていないエリアの最大サイズは、500ミクロンの半径rに対応する。
予想される最終ハイブリッド構造60は、有益な10ミクロンの層と、725ミクロンの支持基板とを有する。適用されるアニーリング温度は、ハイブリッド構造60が、音響波デバイスを開発する後続のステップをサポートするように、接合界面5を十分に強固にするために、250℃である。
ステップa’)は、閾値厚さ、および最大厚さを、h2threshold=28μm、およびh2ceiling=32μmと決定することを可能にする。獲得される厚さ範囲は、予想されるハイブリッド構造60と相性が良く、有効厚さは、範囲よりも小さい。
化学機械的研磨および化学的洗浄が後続する、機械的薄化から成るステップb)の薄化は、30ミクロンの中間厚さを有する薄化された層2’の形成を可能にする。その後、ステップc)の熱処理が、実施される。炉入れは、100℃においてであり、傾斜温度上昇は、それが230℃において4時間の期間にわたるピークに達するまで、1°/分である。その後、1°/分の温度傾斜下降が、100℃になるまで引き起こされ、その後、薄化された構造6’を炉から取り出す。薄化された構造6’は、その後、有効層20を形成するために、薄化された層2’を10ミクロンの厚さまで薄化する第2のステップを経験する。
したがって、獲得されたハイブリッド構造60は、一体化されており、接合エネルギーが1000mJ/m2以上である強固にされた接合界面5と、「座屈」現象に結び付けられた劣化を有さず、界面における接着されていないエリアの存在にもかかわらずそうである、100から500ミクロンの間の範囲にわたるサイズを有する、有益な統合された層とを有する。そのようなハイブリッド構造60は、その後、音響波デバイスの開発のために使用されることができる。
例2:
直径150mm、厚さ725ミクロンのシリコン(Si)から作成され、組み立てられる面上に酸化物層を備える、支持基板1は、接着された構造6を提供するために、同じ直径のタンタル酸リチウム(LiTaO3)から作成されたドナー基板2に接着によって接合される。顕微鏡音響制御ステップは、接着界面5において、最大サイズが700ミクロンの半径rに対応する、2つの接着欠陥(接着されていないエリア)を検出することを可能にする。
予想される最終ハイブリッド構造60は、有益な10ミクロンの層と、725ミクロンの支持基板とを有する。適用されるアニーリング温度は、ハイブリッド構造60が、音響波デバイスを開発する後続のステップをサポートするように、接合界面5を十分に強固にする目的で、250℃である。
ステップa’)は、閾値厚さ、および最大厚さを、h2threshold=28μm、およびh2ceiling=25μmと決定することを可能にする。獲得される厚さ範囲は、予想されるハイブリッド構造60と相性が良くなく、閾値厚さは、最大厚さよりも大きい。
その後、再利用ステップa”)が、接着界面5に存在する接着欠陥の最大サイズを減らすために実施され、接合された構造6の接合界面5のレベルにおけるベベルの形をしたツールの挿入は、ドナー基板2と支持基板1とを分離することを可能にする。2つの基板の新しい洗浄および表面活性化シーケンスが、新しい接合された構造6を提供するための新しい組み立ての前に、実施される。新しい音響顕微鏡制御ステップは、接着界面5において、最大サイズが150ミクロンの半径rに対応する、10個の欠陥を検出することを可能にする。
接合された構造6の新しい特性に基づいて、ステップa’)は、以下の閾値厚さ、および最大厚さを、h2threshold=20μm、およびh2ceiling=25μmと決定する助けとなる。獲得される厚さ範囲は、今度は、予想されるハイブリッド構造60と相性が良く、閾値厚さは、最大厚さよりも小さく、有効厚さは、範囲よりも小さい。
化学機械的研磨および化学的洗浄が後続する、機械的薄化から成る薄化のステップb)は、中間厚さが23ミクロンである薄化された層2’が形成されることを可能にする。その後、ステップc)の熱処理が、実施される。炉入れは、70℃において行われ、傾斜温度上昇勾配は、それが250℃において4時間の期間にわたる高平部に達するまで、1°/分である。その後、1°/分の温度傾斜下降が、100℃になるまで引き起こされ、その後、構造を炉から取り出す。薄化された構造6’は、その後、有効層20を形成するために、薄化された層2’を10ミクロンの厚さまで薄化する第2のステップを経験する。
したがって、獲得されたハイブリッド構造60は、一体化されており、接合エネルギーが1000mJ/m2以上である、または1500mJ/m2よりも大きくさえある、強固にされた接合界面5を有し、それは、また、50から150ミクロンの間のサイズの、界面における接着されていないエリアの存在にもかかわらず、「座屈」現象に結び付けられた劣化を有さない、有益な一体化層20を有する。そのようなハイブリッド構造60は、その後、音響波デバイスの開発のために使用されることができる。
もちろん、本発明は、説明された実施形態および例に限定されず、別形が、特許請求の範囲によって確定される本発明の範囲から逸脱することなく、提供されることができる。

Claims (7)

  1. 有効層(20)の熱膨張係数よりも小さい熱膨張係数を有する支持基板(1)に組み立てられた、50ミクロン未満の有効厚さを有する圧電材料の前記有効層(20)を備える、ハイブリッド構造(60)であって、前記ハイブリッド構造(60)は、前記有効層(20)と前記支持基板(1)との間の接合界面(5)が、1000mJ/m2よりも大きい接合エネルギーと、サイズが1から1000ミクロンの間の少なくとも1つの接合されていない接着エリアとを有することを特徴とするハイブリッド構造(60)。
  2. 前記有効層(20)は、タンタル酸リチウム(LiTaO3)、ニオブ酸リチウム(LiNbO3)、窒化アルミニウム(AlN)、酸化亜鉛(ZnO)からなる群から選択される材料から構成される請求項1に記載のハイブリッド構造(60)。
  3. 前記支持基板(1)は、シリコン、III-V族半導体、カーバイドシリコン、ガラス、サファイアからなる群から選択される材料から構成される請求項1又は2に記載のハイブリッド構造(60)。
  4. 前記支持基板(1)は、1つまたは複数の表面層を備える請求項1乃至3のいずれか一項に記載のハイブリッド構造(60)。
  5. 前記支持基板(1)は、支持基板(1)の面全体にわって均等に間隔を置いて配置されたエッチングされたパターンを有する請求項1乃至4のいずれか一項に記載のハイブリッド構造(60)。
  6. 前記面上に酸化物層をさらに備える請求項5に記載のハイブリッド構造(60)。
  7. 前記接合エネルギーは、1500mJ/m2よりも大きい請求項1乃至6のいずれか一項に記載のハイブリッド構造(60)。
JP2021191041A 2015-10-20 2021-11-25 ハイブリッド構造 Pending JP2022043057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023213109A JP2024022682A (ja) 2015-10-20 2023-12-18 ハイブリッド構造

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR1559993 2015-10-20
FR1559993A FR3042649B1 (fr) 2015-10-20 2015-10-20 Procede de fabrication d'une structure hybride
PCT/FR2016/052674 WO2017068269A1 (fr) 2015-10-20 2016-10-17 Procédé de fabrication d'une structure hybride
JP2018520188A JP6985260B2 (ja) 2015-10-20 2016-10-17 ハイブリッド構造を製造するための方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018520188A Division JP6985260B2 (ja) 2015-10-20 2016-10-17 ハイブリッド構造を製造するための方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023213109A Division JP2024022682A (ja) 2015-10-20 2023-12-18 ハイブリッド構造

Publications (1)

Publication Number Publication Date
JP2022043057A true JP2022043057A (ja) 2022-03-15

Family

ID=54848787

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018520188A Active JP6985260B2 (ja) 2015-10-20 2016-10-17 ハイブリッド構造を製造するための方法
JP2021191041A Pending JP2022043057A (ja) 2015-10-20 2021-11-25 ハイブリッド構造
JP2023213109A Pending JP2024022682A (ja) 2015-10-20 2023-12-18 ハイブリッド構造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018520188A Active JP6985260B2 (ja) 2015-10-20 2016-10-17 ハイブリッド構造を製造するための方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023213109A Pending JP2024022682A (ja) 2015-10-20 2023-12-18 ハイブリッド構造

Country Status (8)

Country Link
US (3) US11349065B2 (ja)
EP (1) EP3365929B1 (ja)
JP (3) JP6985260B2 (ja)
KR (1) KR102639433B1 (ja)
CN (1) CN108292699B (ja)
FR (1) FR3042649B1 (ja)
SG (1) SG11201803333RA (ja)
WO (1) WO2017068269A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3042649B1 (fr) * 2015-10-20 2019-06-21 Soitec Procede de fabrication d'une structure hybride
CN114467258A (zh) * 2019-09-27 2022-05-10 株式会社村田制作所 弹性波装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015178A (ja) * 2009-07-02 2011-01-20 Murata Mfg Co Ltd 複合基板の製造方法
JP2012199762A (ja) * 2011-03-22 2012-10-18 Murata Mfg Co Ltd 圧電デバイスの製造方法
WO2014129432A1 (ja) * 2013-02-19 2014-08-28 日本碍子株式会社 複合基板、弾性波デバイス及び弾性波デバイスの製法
WO2015012005A1 (ja) * 2013-07-25 2015-01-29 日本碍子株式会社 複合基板及びその製法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848116B2 (ja) * 1992-05-26 1999-01-20 松下電器産業株式会社 水晶素板の加工方法
US5759753A (en) * 1995-07-19 1998-06-02 Matsushita Electric Industrial Co., Ltd. Piezoelectric device and method of manufacturing the same
US20020158947A1 (en) * 2001-04-27 2002-10-31 Isaku Kanno Piezoelectric element, method for manufacturing piezoelectric element, and ink jet head and ink jet recording apparatus having piezoelectric element
JP2004186868A (ja) * 2002-12-02 2004-07-02 Fujitsu Media Device Kk 弾性表面波素子、それを有する送信フィルタ及び受信フィルタ、並びにそれらを有するデュプレクサ
US20080203137A1 (en) * 2007-02-28 2008-08-28 International Business Machines Corporation Substrate bonding methods and system including monitoring
JP4821834B2 (ja) 2008-10-31 2011-11-24 株式会社村田製作所 圧電性複合基板の製造方法
DE112010002512B4 (de) 2009-03-27 2024-03-14 Rigaku Corp. Röntgenstrahlerzeugungsvorrichtung und Untersuchungsvorrichtung, die diese verwendet
SG181071A1 (en) 2009-12-15 2012-07-30 Soitec Silicon On Insulator Process for recycling a substrate.
KR101534654B1 (ko) 2010-12-24 2015-07-07 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치 및 그 제조 방법
KR101636220B1 (ko) 2012-07-12 2016-07-04 엔지케이 인슐레이터 엘티디 복합 기판, 압전 디바이스 및 복합 기판의 제법
CN103765773B (zh) * 2012-08-17 2015-11-25 日本碍子株式会社 复合基板、弹性表面波器件以及复合基板的制造方法
KR101511001B1 (ko) * 2012-11-14 2015-04-10 엔지케이 인슐레이터 엘티디 복합 기판
JP2014147054A (ja) * 2013-01-30 2014-08-14 Sumitomo Electric Ind Ltd 圧電基板及び弾性表面波素子
EP2833550B1 (en) * 2013-03-27 2017-05-10 NGK Insulators, Ltd. Composite substrate and elastic wave device
US10103317B2 (en) * 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
FR3042649B1 (fr) * 2015-10-20 2019-06-21 Soitec Procede de fabrication d'une structure hybride
EP3196952B1 (en) * 2016-01-21 2019-06-19 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Mems piezoelectric transducer formed at a pcb support structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011015178A (ja) * 2009-07-02 2011-01-20 Murata Mfg Co Ltd 複合基板の製造方法
JP2012199762A (ja) * 2011-03-22 2012-10-18 Murata Mfg Co Ltd 圧電デバイスの製造方法
WO2014129432A1 (ja) * 2013-02-19 2014-08-28 日本碍子株式会社 複合基板、弾性波デバイス及び弾性波デバイスの製法
WO2015012005A1 (ja) * 2013-07-25 2015-01-29 日本碍子株式会社 複合基板及びその製法

Also Published As

Publication number Publication date
FR3042649B1 (fr) 2019-06-21
US20240147864A1 (en) 2024-05-02
US11930710B2 (en) 2024-03-12
CN108292699A (zh) 2018-07-17
JP2018534863A (ja) 2018-11-22
US20220278269A1 (en) 2022-09-01
CN108292699B (zh) 2021-06-29
US20180309045A1 (en) 2018-10-25
WO2017068269A1 (fr) 2017-04-27
FR3042649A1 (fr) 2017-04-21
JP2024022682A (ja) 2024-02-16
JP6985260B2 (ja) 2021-12-22
KR102639433B1 (ko) 2024-02-23
EP3365929A1 (fr) 2018-08-29
US11349065B2 (en) 2022-05-31
SG11201803333RA (en) 2018-05-30
EP3365929B1 (fr) 2019-09-25
KR20180074702A (ko) 2018-07-03

Similar Documents

Publication Publication Date Title
JP2024022682A (ja) ハイブリッド構造
JP4800593B2 (ja) 異質構造の製造方法
JP6923518B2 (ja) 複合構造
KR102333997B1 (ko) 유용층 이송방법
US7264996B2 (en) Method for separating wafers bonded together to form a stacked structure
JP2011071518A (ja) 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法
US7807548B2 (en) Process of forming and controlling rough interfaces
JP5770949B2 (ja) 多層構造体を基板に製造する方法
JP2015510256A (ja) 多層構造体を基板に製造する方法
JP2863980B2 (ja) ウエハの製作方法
US11738993B2 (en) Silicon substrate having cavity and cavity SOI substrate including the silicon substrate
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
TW202036782A (zh) 用於將有用層移轉至支撐底材上之方法
TW202341305A (zh) 可拆卸基板的製造方法及用於製造可拆卸基板的組件
TW202205522A (zh) 用於製作堆疊結構之方法
KR20200090812A (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230718

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240227