JPH043909A - 半導体基板の張合わせ方法 - Google Patents

半導体基板の張合わせ方法

Info

Publication number
JPH043909A
JPH043909A JP10605690A JP10605690A JPH043909A JP H043909 A JPH043909 A JP H043909A JP 10605690 A JP10605690 A JP 10605690A JP 10605690 A JP10605690 A JP 10605690A JP H043909 A JPH043909 A JP H043909A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
alignment marks
alignment
alignment mark
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10605690A
Other languages
English (en)
Inventor
Hiroshi Goto
寛 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10605690A priority Critical patent/JPH043909A/ja
Publication of JPH043909A publication Critical patent/JPH043909A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 半導体基板の張合わせ方法に係り、特に張合わせSOI
基板の製造方法に関し。
支持基板と素子基板の結晶方位をそろえて張合わせる方
法の提供を目的とし。
第1の半導体基板表面と第2の半導体基板表面を張合わ
すに際し、前記第1の半導体基板裏面にアライメントマ
ークを形成し1前記第2の半導体基板裏面にアライメン
トマークを形成し、前記第1の半導体基板表面と前記第
2の半導体基板表面を平行に向かい合わせて配置し、前
記第1の半導体基板のアライメントマークの光学像と前
記第2の半導体基板のアライメントマークの光学像を同
時に観測して、これらの光学像の相互位置関係をiI!
認して前記第1の半導体基板と前記第2の半導体基板の
位置調整を行った後、張合わす半導体基板の張合わせ方
法により構成する。
また、半導体基板を透過するX線露光により表面と裏面
にアライメントマークを同時に形成し第1の半導体基板
裏面と第2の半導体基板裏面のアライメントマークの光
学像を同時に観測してこれらの光学像の相互位置関係を
確認して前記第1の半導体基板と前記第2の半導体基板
の位置調整を行う半導体基板の張合わせ方法により構成
する。
[産業上の利用分野〕 本発明は半導体基板の張合わせ方法に係り、特に張合わ
せSol基板の製造方法に関する。
張合わせSO■基板は9通常のバルク基板と同様の結晶
性を持つことが知られており、今後の発展が期待されて
いる。
支持基板となる半導体基板と素子基板となる半導体基板
を張合わせる時、結晶方位を一致させる必要がある。
C従来の技術〕 従来、支持基板となる半導体基板と素子基板となる半導
体基板の外形を一致させて重ね合わせ。
張合わせることが行われている。しかし、この方法は厳
密な位置合わせが難しい。
また、赤外線がSi基板を透過することを利用した位置
調整方法が知られている。第7図のこの従来例を説明す
るための図である。
第1の半導体基板1と第2の半導体基板2の張合わせ面
に鏡像関係にあるアライメントマーク1alb、 2a
、 2bを形成し、張合わせ面を平行に向い合せ、赤外
光を張合わせ面と反対の面からあて、透過してくる赤外
光を赤外線顕微鏡で観測し、第1の半導体基板1と第2
の半導体基板2の位置を調整しながらアライメントマー
クla、 lb、 2a、 2bが重なる位置を見つけ
、そこで張合わせを行うようにしていた。しかし、この
方法でも鮮明なる重ね合わせ像を得ることが難しく、1
0μm以上のずれが出てしまう。
このため、結晶方位のずれから熱処理時に素子基vi、
にストレスが生して問題となり、また、チノプクこ切断
する時、きれいに切断できないといった問題があった。
さらに、凹凸のある基板同志を張合わせる場合は1位置
合わせずれの余裕を大幅に見込む必要があった。
[発明が解決しようとする課題〕 本発明は、上記の問題に鑑み、結晶方位をそろえるよう
厳密に位置合わせして半導体基板を張合わせる方法、さ
らに凹凸のある基板同志の張合わせでも厳密に位置合わ
せできる半導体基板の張合わせ方法を提供することを目
的とする。
上記課題は、■第1の半導体基板1表面と第2の半導体
基板2表面を張合わずに際し、前記第1の半導体基板1
裏面にアライメントマークIa、 Ibを形成し、前記
第2の半導体基板2裏面にアライメントマーク2a、 
2bを形成し、前記第1の半導体基板1表面と前記第2
の半導体基板2表面を平行に向かい合わせて配置し、前
記第1の半導体基板1のアライメントマークla、 l
bの光学像と前記第2の半導体基板2のアライメントマ
ーク2a、 2bの光学像を同時に観測して、これらの
光学像の相互位置関係を確認して前記第1の半導体基板
1と前記第2の半導体基板2の位置調整を行った後、張
合わす半導体基板の張合わせ方法によって解決される。
また、■第1の半導体基板1表面と第2の半導体基板2
表面を結晶方位をそろえて張合わせたとし、張合わせ面
に垂直な方向から透視したとする時、前記第1の半導体
基板1裏面と前記第2の半導体基板2裏面の重なる位置
にアライメントマークla、 lb、 2a、 2bを
少なくとも1対形成した後基板面に垂直な方向から透視
するとした時1重なる位置にある表面の像と裏面の像を
光学的に重ねて観測できる光学系の中に、前記第1の半
導体基板1表面と前記第2の半導体基板2表面を平行に
向かい合わせて配置し、前記光学系で前記アライメント
マークla、 lb、 2a、 2bを観測しながら第
1の半導体基板1と第2の半導体基板2の位置調整を行
い、前記アライメントマークla、 lb、 2a、 
2bが重なって観測された位置でもって張合わす半導体
基板の張合わせ方法によって解決される。
また、■第1の半導体基板1表面と第2の半導体基板2
表面を張合わすに際し、前記第1の半導体基板1表面或
いは裏面のいずれかに第1のアライメントマーク7a、
 7bを1つ以上形成し、前記第2の半導体基板2表面
或いは裏面のいずれかに第2のアライメントマーク8a
、 8bを1つ以上形成し前記第1のアライメントマー
ク7a、 7b及び前記第2のアライメントマーク8a
、 8bは、前記第1の半導体基板1表面と前記第2の
半導体基板2表面を結晶方位をそろえて張合わせ2張合
わせ面に垂直な方向から透視したとする時2重なる位置
にあるようにし、前記第1の半導体基板1の前記第1の
アライメントマーク7a、 7b影形成と反対側の面に
垂直な方向から透視した時前記第1のアライメントマー
ク7a、 7bと重なる位置に第3のアライメントマー
ク7c、 7dを形成し、前記第2の半導体基板2の前
記第1のアライメントマーク8a、 8b影形成と反対
側の面に、垂直な方向から透視した時前記第2のアライ
メントマーク8a、 8bと重なる位置に第4のアライ
メントマーク8c、 8dを形成し、基板面に垂直な方
向から透視したとする時1重なる位置にある表面の像と
裏面の像を光学的に重ねて観測できる光学系の中に、前
記第1の半導体基板1表面と前記第2の半導体基板2表
面を平行に向かい合わせて配置し、前記第1の半導体基
板1裏面のアライメントマークと前記第2の半導体基板
2裏面のアライメントマークを前記光学系で観測しなが
ら、第1の半導体基板1と第2の半導体基板2の位置調
整を行い、前記第1の半導体基板1裏面のアライメント
マークと前記第2の半導体基板2裏面のアライメントマ
ークが重なって観測された位置でもって張合わせる半導
体基板の張合わせ方法によって解決される。
また、■前記第1のアライメントマーク7a、7b或い
は前記第2のアライメントマーク8a、 8bを形成す
る↓こ際し5前記第1の半導体基板1の表面及び裏面 
或いは前記第2の半導体基板2の表面及び裏面にX線レ
ジストを塗布し、第1のアライメントマーク7a、7b
形成用のマスク或いは第2のアライメントマーク8a、
8b形成用のマスクを用いて片側の面からX線露光し、
X線を反対側の面のX線レジストまで透過させ、第1の
アライメントマーク7a、 7b或いは第2のアライメ
ントマーク8a8b形成と同時に第3のアライメントマ
ーク7c、 7d或いは第4のアライメントマーク8c
、 8dを形成して位置調整を行う半導体基板の張合わ
せ方法によって解決される。
(作用〕 本発明では、■第1の半導体基板1と第2の半導体基板
2の張合わせ面と反対側の面にアライメントマークla
、 lb、 2a、 2bを形成しているので張合わせ
の際、それらのアライメントマークを光学的に観測する
ことは可能となり、それらのアライメントマークの相互
位置関係を確認しながら第1の半導体基板1と第2の半
導体基板2の位置調整を行い、張合わせることが可能と
なり、張合わせ位置ずれを防くことができる。
また、■第1の半導体基板1と第2の半導体基板2の張
合わせ面と反対側の面にアライメントマークla、 l
b、 2a、 2bを形成し、第1の半導体基板1のア
ライメントマークla、 lbと第2の半導体基板2の
アライメントマーク2a、 2bは結晶方位も含めて鏡
像の関係にある。このようなアライメントマークla、
 lb、 2a、 2bを位置精度よ(形成することは
容易である。しかし、第1の半導体基板1と第2の半導
体基板2を張合わせる時、第1の半導体基板1のアライ
メントマークla、 lbと第2の半導体基板2のアラ
イメントマーク2a、 2bの相対的な位置を確認する
ことが通常は難しい。そこで。
本発明では基板面に垂直な方向から透視したとする時3
重なる位置にある表面の像と裏面の像を光学的に重ねて
観測できる光学系を用いて、第1の半導体基板1のアラ
イメントマークla、 lbと第2の半導体基板2のア
ライメントマーク2a、 2bの相対的な位置を観測し
9重なる位置を見つけるように位置調整する。重なる位
置で第1の半導体基板1と第2の半導体基板2を張合わ
すようにすれば。
第1の半導体基板1と第2の半導体基板2の結晶方位は
正確にそろうようになる。
また、■前述のアライメントマークに加えて第1の半導
体基板1と第2の半導体基板2の表面(張合わせ面)に
もアライメントマークを形成ししかも、張合わせ面に垂
直な方向から透視した持重なるように形成すると、結晶
方位をそろえるだけでなく、張合わせ面に凹凸のパター
ンがある時の位置合わせを精度よく行にとができる。即
ち。
張合わせ面のアライメントマークを基準にして凹凸パタ
ーンを形成するか、または、張合わせ面の凹凸パターン
を基準にしてアライメントマークを形成することができ
るからである。
また、■第1の半導体基板1の表面及び裏面。
或いは第2の半導体基板2の表面及び裏面にX線レジス
トを塗布し、X線露光により表面と裏面に−括してアラ
イメントマークを形成すれば1表面のアライメントマー
クと裏面のアライメントマークの位置ぎめが自ずからで
きるのでアライメントマークの形成が容易となり、工程
も簡略となる。
〔実施例〕
先ず、平坦な第1の半導体基板1と平坦な第2の半導体
基板2を張合わす方法について述べる。
−クを説明するための図である。
第1の半導体基板1と第2の半導体基板2の裏面(張合
わせ面(表面)と反対側の面)にレジストを塗布し1通
常のリソグラフィー技術によりアライメントマークla
、 Ib、 2a、 2bを形成する。これらのアライ
メントマークは例えば十字形で、結晶方位に合わせて形
成し、第1の半導体基板1のアライメントマークla、
 lbと第2の半導体基板2のアライメントマーク2a
、 2bは結晶方位を含めて鏡像の関係にあり、正確に
位置ぎめして張合わせたとし、張合わせ面に垂直な方向
から透視する時。
重なり合う。
第3図は基板の表面の像と裏面の像を重ねて観測する光
学系を示す図であり、 3a、 3bはノ\−フミラー
、 4a乃至4fはミラー、 5a、 5bはレンズ、
 6a6bは顕微鏡を表す。
この光学系の中にアライメントマークla、 lbの形
成された第1の半導体基板1とアライメントマーク2a
、 2bの形成された第2の半導体基板2を張合わせる
面を平行にして配置する。顕微鏡6aではアライメント
マーク1aとアライメントマーク2aの像が観測される
。顕微鏡6bではアライメントマーク1bとアライメン
トマーク2bの像が観測される。
レンズ5a  5bはアライメントマーク2a、 2b
の像を拡大し、顕微鏡6a、 6bで観測した時、アラ
イメントマーク2a、 2bの像がアライメントマーク
Ia、 lbO像と等しい大きさに見えるようにしてい
る。アライメントマーク1aとアライメントマーク2a
、アライメントマーク1bとアライメントマーク2bが
張合わせる面に垂直な方向から見て重なる時に顕微鏡6
a、 6bで観測されるアライメントマークの像が重な
るようにハーフミラ−3a、 3bとミラー4a乃至4
fは配置されている。
そこで、顕微鏡6a、 6bでアライメントマークの像
を観測しながら第1の半導体基板1と第2の半導体基板
2を水平方向に移動して位置調整を行いアライメントマ
ーク1aの像とアライメントマーク2aの像、アライメ
ントマーク1bの像とアライメントマーク2bの像が重
なって観測される位置を求める。重なった位置で第1の
半導体基板1と第2の半導体基板2を張合わせる。
なお、第1の半導体基板1.第2の半導体基板2は表面
に導電膜あるいは、絶縁膜が形成されていてもよいし、
導電膜、絶縁膜が多層形成されていてもよい。
次に、凹凸のある半導体基板を張合わず張合わせ方法に
着いて説明する。
第4図は第1のアライメントマークと第2のアライメン
トマークの位置関係を示す図である。
第1の半導体基板1は表面に凸パターン9が形成されて
おり、第2の半導体基板2の表面には凸パターン9と陰
陽の関係にある凹パターン10が形成されている。さら
に、第2の半導体基板2の表面に−よ絶縁膜11が形成
されている。
第1の半導体基Fitの表面と第2の半導体基板2の表
面にレジストを塗布し1通常のリソグラフィー技術によ
りアライメントマークを形成する。
これらのアライメントマークは例えば十字形で5結晶力
位に合わせて形成し、第1の半導体基板1の第1のアラ
イメントマーク7a、 7bと第2の半導体基板2の第
2のアライメントマーク8a、 8bは結晶方位も含め
て鏡像の関係にあり、第1の半導体基板1の凸パターン
9と第2の半導体基板2の凹パターン10を嵌合して張
合わせる時は1重なり合つ。
第5図は第1.第2のアライメントマークと第3、第4
のアライメントマークの位置関係を示す図である。
第1の半導体基板の裏面に、第3のアライメントマーク
7c、 7dを形成する。第3のアライメントマーク7
c、 7dは張合わせ面に垂直な方向から透視すると第
1のアライメントマーク7a、 7bと重なる。
また、第2の半導体基板の裏面に第4のアライメントマ
ーク8c、 8dを形成する。第4のアライメントマー
ク8c、 8dは張合わせ面に垂直な方向から透視する
と第2のアライメントマーク8a、 8bと重なる。
第3のアライメントマーク7c、 7d、第4のアライ
メントマーク8c、 8dの位置ぎめには前述の光学系
を利用することができる。
前述の光学系の中に第1のアライメントマーク7a、 
7bと第3のアライメントマーク7c、 ?dの形成さ
れた第1の半導体基板1と、第2のアライメントマーク
8a、 8bと第4のアライメントマーク8 c +8
dの形成された第2の半導体基板2を張合わせる面を平
行にして配置する。
前述と同様にして、第3のアライメントマーク7c、 
7dの像と第4のアライメントマーク8c、 8dの像
が重なるように位置調整して、第1の半導体基板1と第
2の半導体基板2を張合わせる。
二のようにして、第1の半導体基Vi、1と第2の半導
体基板2の結晶方位をそろえ、凸パターン9と凹パター
ン10を位置ずれなく嵌合して張合わずことができる。
二の張合わせ基板は、その後第1の半導体基板を研削・
研磨して凸パターン9のみを残すことにより、完全に絶
縁分離された素子形成領域が得られる。
また、アライメントマークをまず半導体基板の裏面(張
合わせ面と反対側の面)に形成し、それを基準として表
面(張合わせ面)にアライメントマークを形成し1表面
のアライメントマークを基準にして表面に凹凸パターン
を形成するようにしてもよい。
第6図は第1の半導体基板の第1のアライメントマーク
と第3のアライメントマークを同時に形成する方法を説
明するための図である。
第1の半導体基板の表面と裏面にX線レジストを塗布し
、第1のアライメントマークを形成するためのマスクを
表面に配置してX線露光を行う。
X線は半導体基板1を透過して裏面のX線レジストをも
露光する。このようにして1表面に第1のアライメント
マーク7a、 7b、 iI面に第3のアライメントマ
ーク7c、 7dが同時に形成される。
第2の半導体基板の第2のアライメントマークと第4の
アライメントマークも同様にして、同時に形成すること
ができる。
この方法は表面と裏面のアライメントマークの位置ぎめ
が一回ですむので工程が簡単となる。
[発明の効果] 以上説明したように1本発明によれば、半導体基板を正
確に結晶方位をそろえて張合わせることができる。また
、凹凸パターンのある基板同志を正確に位置決めして張
合わせることができる。
本発明は、特に張合わせSOI基板を高い歩留りで製造
できるという顕著な効果を有する。
【図面の簡単な説明】
第1図は張合わせ面とアライメントマークの位置関係を
示す図 第2図はアライメントマークを説明するための図 第3図は基板の表面の像と裏面の像を重ねて観測する光
学系を示す図。 第4図は第1のアライメントマークと第2のアライメン
トマークの位置関係を示す図 画5図は第1.第2のアライメントマークと第3、第4
のアライメントマークの位置関係を示す図 第6回は第1のアライメントマークと第3のアライメン
トマークを同時に形成する方法を説明するための図 第7図は従来例を説明するための図 である。 図において。 1は第1の半導体基板。 2は第2の半導体基板 la、 lb、 2a、 2bはアライメントマーク。 3a、 3bはハーフミラー 4a乃至4fはミラー 5a、 5bはレンズ。 6a、 6bは顕微鏡。 7a、 7bは第1のアライメントマーク8a、 8b
は第2のアライメントマーク7c、 7dは第3のアラ
イメントマーク8c、 8dは第4のアライメントマー
ク9は凸パターン 10は凹パターン 11は絶縁膜 基板の衣面の像と層面の4家3重ね111する疋学糸第
 3 図 91芳ね仕面とアライメント−夕のイ立置聞係2示す1
第  1  (2) アライメントマークを言免明するための1第 2  図 争)1のアライメントマークとZ、Mアライメントマ〜
りのイ豆予I県イ系¥  4   図 第1の7ライメント7−りと第3の7ライメントマーク
を同時1ご9成する方ホを説明するU’)の図画 乙 図 AL来、イ列を江明ずゐムこめの図 画 図

Claims (1)

  1. 【特許請求の範囲】 〔1〕第1の半導体基板(1)表面と第2の半導体基板
    (2)表面を張合わすに際し、前記第1の半導体基板(
    1)裏面にアライメントマーク(1a、1b)を形成し
    、前記第2の半導体基板(2)裏面にアライメントマー
    ク(2a、2b)を形成し、前記第1の半導体基板(1
    )表面と前記第2の半導体基板(2)表面を平行に向か
    い合わせて配置し、前記第1の半導体基板(1)のアラ
    イメントマーク(1a、1b)の光学像と前記第2の半
    導体基板(2)のアライメントマーク(2a、2b)の
    光学像を同時に観測して、これらの光学像の相互位置関
    係を確認して前記第1の半導体基板(1)と前記第2の
    半導体基板(2)の位置調整を行った後、張合わすこと
    を特徴とする半導体基板の張合わせ方法。 〔2〕第1の半導体基板(1)表面と第2の半導体基板
    (2)表面を結晶方位をそろえて張合わせたとし、張合
    わせ面に垂直な方向から透視したとする時、前記第1の
    半導体基板(1)裏面と前記第2の半導体基板(2)裏
    面の重なる位置にアライメントマーク(1a、1b、2
    a、2b)を少なくとも1対形成した後、基板面に垂直
    な方向から透視するとした時、重なる位置にある表面の
    像と裏面の像を光学的に重ねて観測できる光学系の中に
    、前記第1の半導体基板(1)表面と前記第2の半導体
    基板(2)表面を平行に向かい合わせて配置し、前記光
    学系で前記アライメントマーク(1a、1b、2a、2
    b)を観測しながら第1の半導体基板(1)と第2の半
    導体基板(2)の位置調整を行い、前記アライメントマ
    ーク(1a、1b、2a、2b)が重なって観測された
    位置でもって張合わすことを特徴とする半導体基板の張
    合わせ方法。 〔3〕第1の半導体基板(1)表面と第2の半導体基板
    (2)表面を張合わすに際し、 前記第1の半導体基板(1)表面或いは裏面のいずれか
    に第1のアライメントマーク(7a、7b)を1つ以上
    形成し、前記第2の半導体基板(2)表面或いは裏面の
    いずれかに第2のアライメントマーク(8a、8b)を
    1つ以上形成し、前記第1のアライメントマーク(7a
    、7b)及び前記第2のアライメントマーク(8a、8
    b)は、前記第1の半導体基板(1)表面と前記第2の
    半導体基板(2)表面を結晶方位をそろえて張合わせ、
    張合わせ面に垂直な方向から透視したとする時、重なる
    位置にあるようにし、前記第1の半導体基板(1)の前
    記第1のアライメントマーク(7a、7b)形成面と反
    対側の面に、垂直な方向から透視した時前記第1のアラ
    イメントマーク(7a、7b)と重なる位置に第3のア
    ライメントマーク(7c、7d)を形成し、前記第2の
    半導体基板(2)の前記第2のアライメントマーク(8
    a、8b)形成面と反対側の面に、垂直な方向から透視
    した時前記第2のアライメントマーク(8a、8b)と
    重なる位置に第4のアライメントマーク(8c、8d)
    を形成し、 基板面に垂直な方向から透視したとする時、重なる位置
    にある表面の像と裏面の像を光学的に重ねて観測できる
    光学系の中に、前記第1の半導体基板(1)表面と前記
    第2の半導体基板(2)表面を平行に向かい合わせて配
    置し、前記第1の半導体基板(1)裏面のアライメント
    マークと前記第2の半導体基板(2)裏面のアライメン
    トマークを前記光学系で観測しながら、第1の半導体基
    板(1)と第2の半導体基板(2)の位置調整を行い、
    前記第1の半導体基板(1)裏面のアライメントマーク
    と前記第2の半導体基板(2)裏面のアライメントマー
    クが重なって観測された位置でもって張合わせることを
    特徴とする半導体基板の張合わせ方法。 〔4〕前記第1のアライメントマーク(7a、7b)或
    いは前記第2のアライメントマーク(8a、8b)を形
    成するに際し、前記第1の半導体基板(1)の表面及び
    裏面、或いは前記第2の半導体基板(2)の表面及び裏
    面にX線レジストを塗布し、第1のアライメントマーク
    (7a、7b)形成用のマスク或いは第2のアライメン
    トマーク(8a、8b)形成用のマスクを用いて片側の
    面からX線露光し、X線を反対側の面のX線レジストま
    で透過させ、第1のアライメントマーク(7a、7b)
    或いは第2のアライメントマーク(8a、8b)形成と
    同時に第3のアライメントマーク(7c、7d)或いは
    第4のアライメントマーク(8c、8d)を形成するこ
    とを特徴とする請求項3記載の半導体基板の張合わせ方
    法。
JP10605690A 1990-04-20 1990-04-20 半導体基板の張合わせ方法 Pending JPH043909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10605690A JPH043909A (ja) 1990-04-20 1990-04-20 半導体基板の張合わせ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10605690A JPH043909A (ja) 1990-04-20 1990-04-20 半導体基板の張合わせ方法

Publications (1)

Publication Number Publication Date
JPH043909A true JPH043909A (ja) 1992-01-08

Family

ID=14423962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10605690A Pending JPH043909A (ja) 1990-04-20 1990-04-20 半導体基板の張合わせ方法

Country Status (1)

Country Link
JP (1) JPH043909A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002017366A1 (fr) * 2000-08-18 2002-02-28 Toray Engineering Co., Ltd. Technique de mise en place et dispositif correspondant
US6825915B2 (en) * 2000-08-25 2004-11-30 Toray Engeneering Co., Ltd. Alignment device
JP2006512754A (ja) * 2002-12-24 2006-04-13 コミサリヤ・ア・レネルジ・アトミク 複合基板の製造方法およびこのようにして得られる構造
JP4626909B2 (ja) * 1999-10-26 2011-02-09 Sumco Techxiv株式会社 半導体ウエハ
JP2012238775A (ja) * 2011-05-13 2012-12-06 Bondtech Inc アライメント装置およびアライメント方法
KR20170127356A (ko) * 2016-05-11 2017-11-21 파나소닉 아이피 매니지먼트 가부시키가이샤 부품 실장 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626909B2 (ja) * 1999-10-26 2011-02-09 Sumco Techxiv株式会社 半導体ウエハ
WO2002017366A1 (fr) * 2000-08-18 2002-02-28 Toray Engineering Co., Ltd. Technique de mise en place et dispositif correspondant
KR100755593B1 (ko) * 2000-08-18 2007-09-06 토레이 엔지니어링 컴퍼니, 리미티드 실장 방법 및 장치
US6825915B2 (en) * 2000-08-25 2004-11-30 Toray Engeneering Co., Ltd. Alignment device
JP2006512754A (ja) * 2002-12-24 2006-04-13 コミサリヤ・ア・レネルジ・アトミク 複合基板の製造方法およびこのようにして得られる構造
JP2012238775A (ja) * 2011-05-13 2012-12-06 Bondtech Inc アライメント装置およびアライメント方法
KR20170127356A (ko) * 2016-05-11 2017-11-21 파나소닉 아이피 매니지먼트 가부시키가이샤 부품 실장 장치

Similar Documents

Publication Publication Date Title
KR100402662B1 (ko) 액정표시장치 및 그 제조방법
JPH09502313A (ja) 映写表示システムのための表示パネルマウント
JPH043909A (ja) 半導体基板の張合わせ方法
JP6004157B2 (ja) 3次元液晶表示装置の製造装置及び製造方法
JP3224421B2 (ja) アライメントマーク
US4193687A (en) High resolution alignment technique and apparatus
US20020071179A1 (en) Method for manufacturing 3D image display body
US7440191B2 (en) Method for manufacturing cross prism
JPH0824099B2 (ja) 目合わせ装置
JPH1184112A (ja) 色合成プリズムとその製造方法及び投写型表示装置
JP2000199810A (ja) 光学デバイスの製造方法
JP2009063692A (ja) 電気光学装置の製造方法及び製造装置
JPH08153772A (ja) 基板貼合せ時における位置合せ方法
JPH0756320A (ja) フォトマスクおよびフォトマスク群
JP2013120299A (ja) マイクロレンズアレイの製造方法
JPH09148206A (ja) 基板貼合せ時における位置合わせ方法
JPS597952A (ja) 半導体装置製造用フオトマスク
JPH10149110A (ja) 画像表示装置およびその製造方法
JP2006091389A (ja) 多層液晶光学素子の製造方法
JP2002116334A (ja) 光基板およびその製造方法
JPS61156021A (ja) 立体写真の製法
US20140327977A1 (en) Lens module and manufacturing method thereof
JPH059774B2 (ja)
JPS6114485B2 (ja)
JPH01162345A (ja) 微小半導体チップの位置合わせ方法