DE102014221620B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102014221620B4
DE102014221620B4 DE102014221620.6A DE102014221620A DE102014221620B4 DE 102014221620 B4 DE102014221620 B4 DE 102014221620B4 DE 102014221620 A DE102014221620 A DE 102014221620A DE 102014221620 B4 DE102014221620 B4 DE 102014221620B4
Authority
DE
Germany
Prior art keywords
layer
metal layer
barrier metal
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014221620.6A
Other languages
English (en)
Other versions
DE102014221620A1 (de
Inventor
c/o Mitsubishi Electric Corp. Koyama Hidetoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102014221620A1 publication Critical patent/DE102014221620A1/de
Application granted granted Critical
Publication of DE102014221620B4 publication Critical patent/DE102014221620B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05179—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05561—On the entire surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector

Abstract

Halbleitervorrichtung, aufweisend:ein Halbleitersubstrat (12), das eine vordere Oberfläche (12a) und eine rückwärtige Oberfläche (12b) enthält, wobei ein Halbleiterelement (26) und eine Elektrode (20) des Halbleiterelements (26) auf der vorderen Oberfläche (12a) vorgesehen sind, eine Öffnung (12d) an der rückwärtigen Oberfläche (12b) vorgesehen ist und eine untere Oberfläche der Elektrode (20) erreicht, wobei die Öffnung (12d) eine Seitenoberfläche (12c) und eine Bodenoberfläche (20b) enthält;eine erste Metallschicht (14), die die Seitenoberfläche (12c) und die Bodenoberfläche (20b) bedeckt;eine Sperrmetallschicht (16, 42, 50), die die erste Metallschicht (14) in der Öffnung (12d) bedeckt; undeine zweite Metallschicht (18, 19) die auf die Sperrmetallschicht (16, 42, 50) geschichtet ist und wenigstens einen Teil der Sperrmetallschicht (16, 42, 50) in der Öffnung (12d) bedeckt, undeine Lotschicht (32), die in die Öffnung gefüllt ist,wobei die zweite Metallschicht (18, 19) in besserem engerem Kontakt mit dem Lot (32) ist als die Sperrmetallschicht (16, 42, 50),die zweite Metallschicht (18, 19) einen Abschnitt in der Sperrmetallschicht (16, 42, 50) bedeckt, der mit der Bodenoberfläche (20b) überlappt, unddie zweite Metallschicht (18, 19) wenigstens einen Abschnitt in der Sperrmetallschicht (16, 42, 50) nicht bedeckt, der mit der Seitenoberfläche (12c) überlappt.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • Wie zum Beispiel in der JPH 10-303198 A offenbart, ist eine Halbleitervorrichtung bekannt, bei der eine Durchkontaktierung vorgesehen ist, die ein Halbleitersubstrat von einer rückwärtigen Oberflächenseite durchdringt und einen Elektrodenanschlussfleck auf einer vorderen Oberfläche erreicht, und ein Lot in dieser Durchkontaktierung vorgesehen ist. In der Halbleitervorrichtung gemäß diesem Dokument ist eine Elektrode eines Halbleiterelements auf der vorderen Oberfläche des Halbleitersubstrats vorgesehen und ist eine eine untere Oberfläche der Elektrode erreichende Öffnung an der rückwärtigen Oberfläche des Halbleitersubstrats vorgesehen. Nachdem ein Au-Film und ein Ni-Film nacheinander in dieser Öffnung geschichtet sind, werden das Halbleitersubstrat und ein Paketsubstrat mittels eines AuSn-Lotes gebondet.
  • Weiteren Stand der Technik enthält die JPH 07-66384 A und die JP 2007-095853 A .
  • Nickel hat die Eigenschaft, ein Lot abzustoßen. Somit gibt es bei der Halbleitervorrichtung gemäß dem obigen Stand der Technik ein Problem, dass aufgrund einer Verschlechterung des engen Kontakts zwischen dem Ni-Film und dem Lot ein Bereich erzeugt wird, in dem Luft in dem Lot verbleibt. Dieser Bereich, in dem Luft in dem Lot verbleibt, wird auch als Blase bezeichnet.
  • Das Lot in der Durchkontaktierung hat auch die Aufgabe des Verteilens der Wärme, die erzeugt wird, wenn das Halbleiterelement in Betrieb ist. Falls eine Blase in dem Lot existiert, wird eine solche Wärmeverteilung verhindert. Als Ergebnis wird durch das Lot keine Abstrahlung durchgeführt, wird Wärme in dem Halbleiterelement gesammelt und verschlechtern sich die Eigenschaften des Halbleiterelements.
  • DE 198 11 042 A1 beschreibt ein Halbleiterbauelement mit einem auf einer vorderen Oberfläche des Halbleitersubstrats ausgebildeten Elektrodenanschluss und einer zylindrischen Öffnung, die sich von einer rückseitigen Oberfläche des Halbleitersubstrats aus bis zu dem Elektrodenanschluss erstreckt. Eine Au-Schicht ist auf der gesamten rückseitigen Oberfläche des Halbleitersubstrats einschließlich der inneren Wand und des Bodens der zylindrischen Öffnung abgeschieden, und eine nichtelektrolytische Ni-Legierungs-Schicht ist auf der Au-Schicht in einem Bereich abgeschieden, der das Durchgangsloch bildet, einschließlich der Öffnung. Gemäß einer Ausführungsform ist eine weitere Au-Schicht ist auf der rückseitigen Oberfläche des Halbleitersubstrats abgeschieden, aber nicht in der Öffnung. Gemäß einer anderen Ausführungsform ist die weitere Au-Schicht auf der rückseitigen Oberfläche des Halbleitersubstrats einschließlich der inneren Wand und des Bodens der zylindrischen Öffnung abgeschieden.
  • DE 10 2009 044 086 A1 beschreibt ebenfalls ein Halbleiterbauelement, bei dem ein Kontaktloch sich von einer Substratrückseite aus bis zu einer auf der Substratvorderseite gebildeten Leiterfläche erstreckt. Substratrückseite sowie Seitenwand und Bodenfläche des Kontaktlochs sind von einer ersten, dickeren Au-Schicht bedeckt, auf der eine Barrierenschicht und als letzte Schicht eine dünnere, zweite Au-Schicht gebildet sind. Das Material der Barrierenschicht ist so gewählt, dass die Barrierenschicht beim Lötvorgang eine Diffusionsbarriere gegen das Vordringen von Sn bzw. AuSn aus einer flüssigen Au-Sn-Phase im Bereich der zweiten Au-Schicht in die erste Au-Schicht verhindert
  • US 5 378 926 A beschreibt ebenfalls ein Halbleiterbauelement, bei dem ein Kontaktloch sich von einer Substratrückseite aus bis zu einer auf der Substratvorderseite gebildeten Leiterfläche erstreckt. Substratrückseite sowie Seitenwand und Bodenfläche des Kontaktlochs sind von einer Ti-Schicht, einer auf dieser gebildeten Nitridschicht und einer auf dieser gebildeten Au-Schicht bedeckt sind.
  • Die vorliegende Erfindung wurde gemacht, um das oben beschriebene Problem zu lösen. Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vorzusehen, welche ein Auftreten einer Blase verhindern kann, wenn ein Lot in der Durchkontaktierung vorgesehen wird.
  • Diese Aufgabe wird durch die Halbleitervorrichtung mit den Merkmalen von Anspruch 1 gelöst. Besonders bevorzugte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen definiert.
  • Obige sowie weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung besser verständlich. Darin zeigen:
    • 1 eine Schnittansicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
    • 2 eine Schnittansicht eines Herstellungsprozesses der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung;
    • 3 eine Schnittansicht eines Herstellungsprozesses der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung;
    • 4 eine Schnittansicht eines Herstellungsprozesses der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung;
    • 5 eine Schnittansicht eines Herstellungsprozesses der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung;
    • 6 eine Schnittansicht einer Halbleitervorrichtung gemäß einer nicht zur Erfindung gehörenden Beispielsvariante;
    • 7 eine Schnittansicht einer Halbleitervorrichtung gemäß einer Variante des Ausführungsbeispiels der vorliegenden Erfindung;
    • 8 eine Schnittansicht einer Halbleitervorrichtung gemäß einer nicht zur Erfindung gehörenden Beispielsvariante;
    • 9 eine Schnittansicht einer Halbleitervorrichtung gemäß einer Variante des Ausführungsbeispiels der vorliegenden Erfindung;
    • 10 eine Schnittansicht einer Halbleitervorrichtung gemäß einer nicht zur Erfindung gehörenden Beispielsvariante;
    • 11 eine Schnittansicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel zum Ausführungsbeispiel; und
    • 12 eine Schnittansicht einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel zum Ausführungsbeispiel.
  • 1 ist eine Schnittansicht einer Halbleitervorrichtung 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 2 bis 5 sind Schnittansichten eines Herstellungsprozesses der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung. Die Halbleitervorrichtung 100 enthält ein Halbleitersubstrat 12, auf dem ein Transistor 26 gebildet ist, eine Durchkontaktierung 30, eine auf einer rückwärtigen Oberfläche 12b des Halbleitersubstrats 12 vorgesehene Au-Schicht 18 und eine in die Durchkontaktierung 30 gefüllte Lotschicht 32.
  • Die Durchkontaktierung 30 hat eine Au-Schicht 14, eine Ni-Schicht 16 und eine Au-Schicht 19 in einer Öffnung 12d des Halbleitersubstrats 12. Die Ni-Schicht 16 ist eine Sperrmetallschicht zum Sperren einer AuSn-Reaktion zwischen dem Lot und der Au-Schicht 14, wie später beschrieben werden wird.
  • Ein in der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel vorgesehenes Halbleiterelement ist ein Transistor 26. Der Transistor 26 ist ein Feldeffekttransistor (FET), wobei ein Gate-Bereich, ein Source-Bereich und ein Drain-Bereich in dieser Reihenfolge nebeneinander auf einer vorderen Oberfläche 12a des Halbleitersubstrats 12 vorgesehen sind und eine Source-Elektrode 20 auf dem Source-Bereich, eine Gate-Elektrode 22 auf dem Gate-Bereich und eine Drain-Elektrode 24 auf dem Drain-Bereich vorgesehen sind. Die vorliegende Erfindung ist nicht auf den FET beschränkt, sondern kann auch auf andere bekannte Halbleiterelemente auf dem Halbleitersubstrat angewendet werden.
  • Wie in 2 veranschaulicht, enthält das Halbleitersubstrat 12 die vordere Oberfläche 12a und die rückwärtige Oberfläche 12b. Auf der vorderen Oberfläche 12a sind die Source-Elektrode 20, die Gate-Elektrode 22 und die Drain-Elektrode 24 des Transistors 26 vorgesehen. Die Source-Elektrode 20 hat eine obere Oberfläche 20a und eine untere Oberfläche 20b. Eine die untere Oberfläche 20b erreichende Öffnung 12d ist an der rückwärtigen Oberfläche 12b des Halbleitersubstrats 12 vorgesehen. Die Au-Schicht 14 bedeckt eine Seitenoberfläche 12c und eine Bodenoberfläche der Öffnung 12d. Es wird darauf hingewiesen, dass die Bodenoberfläche der Öffnung 12d die untere Oberfläche 20b der Source-Elektrode 20 ist.
  • Die Ni-Schicht 16 ist so vorgesehen, dass sie die gesamte Au-Schicht 14 in der Öffnung 12d bedeckt. Die Ni-Schicht 16 hat die Eigenschaft, ein Lot abzustoßen, und funktioniert als ein Sperrmetall bezüglich des Lots. Selbst wenn eine AuSn-Reaktion zwischen den Au-Schichten 18 und 19 und der Lotschicht 32 stattfindet, funktioniert die Ni-Schicht 16 als ein Sperrmetall, sodass die AuSn-Reaktion stoppt. Deshalb kann verhindert werden, dass das Lot bis zur Source-Elektrode 20 des Transistors 26 heraufkriecht.
  • In diesem Ausführungsbeispiel ist die Ni-Schicht 16, obwohl sie von innerhalb der Öffnung 12d bis zu einem Kantenabschnitt der Öffnung 12d in der rückwärtigen Oberfläche 12b vorgesehen ist, nicht außerhalb des Kantenabschnitts der Öffnung 12d vorgesehen. In dem Halbleitersubstrat 12 ist die Unregelmäßigkeit der rückwärtigen Oberfläche 12b geringer als jene der vorderen Oberfläche 12a, auf der der Transistor 26 vorgesehen ist. Indem die Ni-Schicht 16 teilweise auf der rückwärtigen Oberfläche 12b mit geringerer Unregelmäßigkeit im Vergleich zur vorderen Oberfläche 12a vorgesehen wird, wird eine kleinere Menge der Ni-Schicht auf einer glatten Oberfläche vorgesehen, um so eine Spannung zu reduzieren. Wie oben beschrieben, sind eine Position und ein Bereich, wo die Ni-Schicht 16 vorgesehen ist, verbessert, eine Trennung der Ni-Schicht 16 kann unterdrückt werden.
  • Wie in 5 veranschaulicht, ist die Au-Schicht 19 auf die Ni-Schicht 16 so geschichtet, dass sie einen Teil der Ni-Schicht 16 in der Öffnung 12d bedeckt. Au steht in besserem engerem Kontakt mit dem Lot als Ni. In diesem Ausführungsbeispiel bedeckt die Au-Schicht 19 einen Abschnitt in der Ni-Schicht 16, der mit der Bodenoberfläche der Öffnung 12d überlappt, und die Au-Schicht 19 gibt einen Abschnitt in der Ni-Schicht 16 frei, der mit der Seitenoberfläche 12c überlappt. Als Ergebnis hat die Ni-Schicht 16 einen freiliegenden Abschnitt 16a. Dieser freiliegende Abschnitt 16a bildet eine Seitenoberfläche der Durchkontaktierung 30. Es ist nicht notwendig, die gesamten Abschnitte der Ni-Schicht 16, die mit der Seitenoberfläche 12c überlappen, freizulegen, es kann auch nur ein Teil des Abschnitts der Ni-Schicht 16, der mit der Seitenoberfläche 12c überlappt, freigelegt werden.
  • Die Lotschicht 32 ist so vorgesehen, dass sie das Innere der Öffnung 12d füllt und in Kontakt mit einem Teil der Ni-Schicht 16 und der Au-Schicht 19 ist. Das Halbleitersubstrat 12, auf dem die Halbleitervorrichtung 100 gebildet ist, wird einem Dicing unterzogen und wird in einen Halbleiterchip getrennt. Die Lotschicht 32 wird zwischen den Halbleiterchip und ein Paketsubstrat (nicht dargestellt) oder dergleichen gesetzt, wenn der Halbleiterchip mit dem Paketsubstrat oder dergleichen chipgebondet wird. Da aufgrund der Anwesenheit der Au-Schicht 19 ein enger Kontakt des Lots in der Durchkontaktierung 30 gewährleistet ist, wird das Lot in jede Ecke in der Durchkontaktierung 30 gefüllt, um so das Auftreten einer Blase zu verhindern.
  • Außerdem ist die Ni-Schicht 16 eine Schicht unterhalb der Au-Schicht 19, und die Ni-Schicht 16 hat den freigelegten Abschnitt 16a in der Durchkontaktierung 30. Die Ni-Schicht 16 dient als ein Sperrmetall bezüglich des Lots und kann ein Heraufkriechen des Lots zur Source-Elektrode 20 des Transistors 16 verhindern.
  • Wie oben beschrieben, wird durch teilweises Vorsehen der Au-Schicht 19 auf der Ni-Schicht 16 in der Durchkontaktierung 30 ein enger Kontakt des Lots verbessert, während eine Reaktion zwischen der Au-Schicht 14 und dem Lot verhindert wird und so das Auftreten einer Blase in der Durchkontaktierung 30 unterdrückt werden kann.
  • Verfahren zur Herstellung gemäß dem Ausführungsbeispiel
  • Als Verfahren zum Formen von Metall, das in dem nachfolgend anhand 2 bis 5 beschriebenen Herstellungsprozess verwendet wird, können geeigneterweise bekannte Metallschichttechniken wie beispielsweise elektrolytisches Metallisieren, nichtelektrolytisches Metallisieren, Abscheiden, Sputtern und dergleichen verwendet werden.
  • Zuerst werden auf der vorderen Oberfläche 12a des Halleitersubstrats 12 der Source-Bereich, der Drain-Bereich und der Gate-Bereich (nicht dargestellt) gebildet, und auf diesen werden dann die Source-Elektrode 20, die Drain-Elektrode 24 und die Gate-Elektrode 22 vorgesehen, um so den Transistor 26 zu bilden. Danach wird, um die Durchkontaktierung 30 direkt unter der Source-Elektrode 20 zu bilden, das Halbleitersubstrat 12 von der rückwärtigen Oberfläche 12b her geätzt. Dadurch wird die Öffnung 12d im Halbleitersubstrat 12 gebildet. Als Ergebnis erhält man die Struktur in 2.
  • Nachdem die Öffnung 12d geformt ist, wird die Au-Schicht 14 auf der Seite der rückwärtigen Oberfläche 12b so gebildet, dass sie die gesamte rückwärtige Oberfläche 12b einschließlich der Öffnung 12d bedeckt. Als Ergebnis erhält man die Struktur in 3. Die Au-Schicht 14 bedeckt die untere Oberfläche 20b der Source-Elektrode 20, welche die Bodenoberfläche der Öffnung 12d ist, und die Seitenoberfläche 12c der Öffnung 12d. Anstelle der Au-Schicht 14 können auch eine Ti/Au-Schicht oder eine Ti/Pt/Au-Schicht an der gleichen Stelle wie die Au-Schicht 14 geschichtet werden.
  • Danach wird die Ni-Schicht 16 auf der Seite der rückwärtigen Oberfläche 12b auf die Au-Schicht 14 geschichtet. Nachdem Ni auf die gesamte rückwärtige Oberfläche 12b einschließlich der Öffnung 12d geschichtet ist, wird insbesondere eine Musterung durchgeführt, so dass Ni nur in der Öffnung 12d und an einem Kantenumfangsabschnitt dieser Öffnung 12d verbleibt. Ni in einem Abschnitt außer diesem Kantenumfangsabschnitt wird durch Ätzen entfernt. Dadurch wird die Ni-Schicht 16 gebildet. Als Ergebnis erhält man die Struktur in 4.
  • Anschließend werden die Au-Schichten 18 und 19 gebildet. Die Au-Schicht 18 wird auf der gesamten Oberfläche der rückwärtigen Oberfläche 12 außer der inneren Oberfläche der Öffnung 12d gebildet, und die Au-Schicht 18 kommt mit der vordersten Oberflächenseite der rückwärtigen Oberfläche 12b in Kontakt. Andererseits wird die Au-Schicht 19 teilweise an der Bodenoberflächenseite der Öffnung 12d vorgesehen. Die Au-Schicht 19 bedeckt einen Teil der Ni-Schicht 16, welcher an der Bodenoberfläche der Öffnung 12d vorgesehen ist, während die Au-Schicht 19 den anderen Teil der Ni-Schicht 16, der mit der Seitenoberfläche 12c der Öffnung 12d überlappt, nicht bedeckt. Als Ergebnis erhält man die Struktur in 5. Mittels Sputtern oder einer Abscheidevorrichtung mit starker Anisotropie oder dergleichen, um Au in einer senkrechten Richtung auf der Bodenoberfläche der Öffnung 12d vorzusehen, kann die Au-Schicht 19 teilweise auf der Bodenoberflächenseite der Öffnung 12d vorgesehen werden, ohne eine unnötige Au-Schicht auf der Seite der Seitenoberfläche 12c zu bilden. Anstelle der Au-Schichten 18 und 19 können zum Beispiel auch eine Ti/Au-Schicht oder eine Ti/Pt/Au-Schicht an der gleichen Position wie die Au-Schichten 18 und 19 geschichtet werden.
  • Anschließend wird ein Chip-Bonden mittels des Lotes durchgeführt. Ein Paketsubstrat oder dergleichen, welches ein Chip-Bondziel ist, ist nicht dargestellt. Durch Vorsehen des Lotes auf der gesamten rückwärtigen Oberfläche 12b, um so die Durchkontaktierung 30 zu füllen, ist die Lotschicht 32 gebildet. Als Ergebnis erhält man die Struktur in 1.
  • Erläuterung eines Vergleichsbeispiels
  • 11 und 12 sind Schnittansichten einer Halbleitervorrichtung 200 gemäß einem Vergleichsbeispiel zum Ausführungsbeispiel. 11 ist eine Schnittansicht der Halbleitervorrichtung 200 gemäß dem Vergleichsbeispiel, und ein Unterschied zur Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel besteht darin, dass das Vergleichsbeispiel nicht mit den Au-Schichten 18 und 19 versehen ist. 12 zeigt einen Zustand, in welchem eine Blase 132 um die Ni-Schicht 16 in der Lotschicht 32 erzeugt ist, da ein enger Kontakt zwischen der Ni-Schicht 16 und dem Lot schlecht ist, wenn das Halbleitersubstrat 12, auf dem die Halbleitervorrichtung 200 gebildet ist, durch ein Lot chipgebondet wird.
  • Als ein elektrisches Verbindungsverfahren für die Source-Erdung des Transistors gibt es ein Verfahren des Verdrahtens einer Source-Elektrode und ein Verfahren des Bildens einer Durchkontaktierung, um die Source-Elektrode anzuschließen. Falls die Durchkontaktierung 30 an der Source-Elektrode gebildet werden soll, wird im Allgemeinen Au als Metall auf einer inneren Oberfläche der Durchkontaktierung 30 verwendet.
  • Falls das Lot mit der Au-Schicht (innerhalb der Durchkontaktierung 30 und des Source-Elektrodenabschnitts) in Kontakt gebracht wird, findet eine AuSn-Reaktion statt. Falls die Au-Schicht 14 innerhalb der Durchkontaktierung 30 mit dem Lot in Kontakt ist, findet nach dem Chipbonden die AuSn-Reaktion statt. Es gibt ein Problem, dass das Lot wegen dieser AuSn-Reaktion bis zur Oberfläche der Source-Elektrode heraufkriecht. Dieses Heraufkriechen des Lotes verteilt die AuSn-Reaktion bis zum Transistorbereich, und der Transistor 26 arbeitet nicht länger normal.
  • Die Halbleitervorrichtung 200 gemäß dem Vergleichsbeispiel hat die Ni-Schicht 16 gebildet, welche die Reaktion mit dem Lot in der Durchkontaktierung 30 als eine Maßnahme gegen dieses Heraufkriechen sperren kann. Mittels der Ni-Schicht 16 kann das Heraufkriechen des Lotes verhindert werden.
  • Da jedoch andererseits die Ni-Schicht 16 nicht in engem Kontakt mit dem Lot ist, gibt es ein Problem, dass ein Bereich auftritt, in dem Luft in dem Lot verbleibt. Dieser Bereich, in dem Luft im Lot verbleibt, wird auch als Blase bezeichnet. Die Blase 132 verhindert eine Verteilung der Wärme, die beim Betrieb des Transistors 26 erzeugt wird, und als Ergebnis verschlechtern sich die Eigenschaften des Transistors 26. Außerdem verringert das Vorhandensein der Blase 132 den engen Kontakt zwischen dem Lot und der Seite des Halbleitersubstrats 12, und eine Trennung kann induziert werden.
  • Diesbezüglich ist gemäß der Halbleitervorrichtung 100 gemäß dem Ausführungsbeispiel in der Durchkontaktierung 30 die Au-Schicht 19 teilweise auf dem Seitenabschnitt der vorderen Oberfläche 12a der Ni-Schicht 16 vorgesehen. Da der enge Kontakt des Lotes in der Au-Schicht 19 in der Durchkontaktierung 30 verbessert ist, während die Reaktion zwischen der Au-Schicht 14 und dem Lot in der Ni-Schicht 16 verhindert wird, kann ein Auftreten einer Blase in der Durchkontaktierung 30 unterdrückt werden.
  • In diesem Ausführungsbeispiel ist die Au-Schicht 19 teilweise nur oberhalb der unteren Oberfläche 20b der Source-Elektrode 20 (d.h. oberhalb der Bodenfläche der Durchkontaktierung 30), welche die Bodenoberfläche der Öffnung 12d bildet, vorgesehen. Der Begriff „oberhalb der unteren Oberfläche 20b“ bezieht sich auf eine Normalenrichtung der unteren Oberfläche 20b. Da andererseits die Au-Schicht 19 nicht auf der Seitenoberfläche der Durchkontaktierung 30 (d.h. auf der Seitenoberfläche 12c der Öffnung 12d) vorgesehen ist, hat die Ni-Schicht 16 den freigelegten Abschnitt 16a. Die vorliegende Erfindung ist jedoch nicht hierauf beschränkt. Es ist nur notwendig, dass die Au-Schicht zumindest an einem Teil in der Durchkontaktierung 30 vorgesehen ist, und die Position ist nicht notwendigerweise auf die Bodenoberflächenseite der Öffnung 12d beschränkt.
  • 6 ist eine Schnittansicht einer Halbleitervorrichtung 111 gemäß einer Beispielsvariante. Die Halbleitervorrichtung 111 ist die gleiche wie die Halbleitervorrichtung 100, außer dass eine Durchkontaktierung 40 vorgesehen ist. Die Durchkontaktierung 40 ist mit einer Au-Schicht 38 versehen, die so vorgesehen ist, dass sie die gesamte Ni-Schicht 16 in der Öffnung 12d bedeckt. Die Au-Schicht 38 bedeckt sowohl die untere Oberfläche 12b der Source-Elektrode 20, welche die Bodenoberfläche der Öffnung 12d bildet, als auch die Seitenoberfläche 12c der Öffnung 12d. D. h. die Au-Schicht 38 bedeckt sowohl die Bodenoberfläche der Durchkontaktierung 40 als auch die Seitenoberfläche der Durchkontaktierung 40. Durch diese Ausgestaltung wird ein Abschnitt, wo die Ni-Schicht 16 in Kontakt mit der Lotschicht 32 ist, beseitigt, das Lot kann in jede Ecke in der Durchkontaktierung 40 gefüllt werden und eine Blase kann unterdrückt werden.
  • Im vorliegenden Ausführungsbeispiel ist die Ni-Schicht 16 als eine Sperrmetallschicht vorgesehen, aber die vorliegende Erfindung ist nicht darauf beschränkt. Anstelle der Ni-Schicht 16 kann eine Sperrmetallschicht, die aus einem Material ausgewählt aus einer Gruppe bestehend aus Platin (Pt), Blei (Pb), Titan (Ti) und Kobalt (Co) gebildet ist, an der gleichen Position wie die Ni-Schicht 16 vorgesehen werden. Dies deshalb, weil diese Materialien ähnlich wie Nickel eine geringe Reaktivität mit Lot haben.
  • 7 ist eine Schnittansicht einer Halbleitervorrichtung 112 gemäß einer Variante des Ausführungsbeispiels der vorliegenden Erfindung. Die Halbleitervorrichtung 112 ist die gleiche wie die Halbleitervorrichtung 100, außer dass die Ni-Schicht 16 durch eine oxidierte Ni-Schicht 42 ersetzt ist. D. h. in der Halbleitervorrichtung 112 bedeckt die Au-Schicht 19 einen Abschnitt, der mit der Bodenoberfläche in der oxidierten Ni-Schicht 42 überlappt, und bedeckt keinen Abschnitt, der mit der Seitenoberfläche 12c in der oxidierten Ni-Schicht 42 überlappt. Als Ergebnis hat die oxidierte Ni-Schicht 42 einen freigelegten Abschnitt 42a. Dieser freigelegte Abschnitt 42a bildet die Seitenoberfläche der Durchkontaktierung 30 in der Halbleitervorrichtung 112.
  • Im Allgemeinen hat die Ni-Schicht im Vergleich zur Au-Schicht eine höhere Metallspannung. Falls die Dicke der Ni-Schicht 16 erhöht wird, um die Sperreigenschaften zu verbessern, kann sich die Ni-Schicht 16 einfach von dem Halbleitersubstrat 12 trennen. Falls die Dicke der Ni-Schicht 16 einfach verringert wird, um diese Trennung zu verhindern, ist der Effekt als Sperrmetallschicht unzureichend. Die Ni-Schicht 16 und das Lot reagieren ebenfalls, obwohl die Geschwindigkeit der Reaktion extrem geringer als jene der AuSn-Reaktion ist, und daher kann die Dicke der Ni-Schicht 16 nicht einfach verringert werden.
  • Oxidiertes Nickel hat die Eigenschaft, ein Lot stärker als Nickel abzustoßen. Daher kann die Filmdicke der oxidierten Ni-Schicht 42 mehr verringert werden als jene der Ni-Schicht 16.
  • Somit wird in der Halbleitervorrichtung 112, die oxidierte Ni-Schicht 42, die aus oxidiertem Nickel mit höherer Sperreigenschaft gebildet ist, als eine Sperrmetallschicht verwendet. Da die oxidierte Ni-Schicht 42 ein Lot stärker als die Ni-Schicht 16 abstoßen kann, kann man, selbst wenn die Schichtdicke der Sperrmetallschicht dünner gemacht wird, eine Wirkung des Sperrens der Au-Schicht 14 von dem Lot ausreichend erzielen. Als Ergebnis wird die oxidierte Ni-Schicht 42 dünner gemacht, wobei das Sperrmetall gewährleistet ist, und das Problem der Trennung kann verhindert werden.
  • Als Herstellungsprozess der Halbleitervorrichtung 112 wird die Ni-Schicht, nachdem die Ni-Schicht ähnlich der Ni-Schicht 16 gemäß dem Ausführungsbeispiel 1 gebildet ist, oxidiert, um so oxidiertes Nickel (NiOx) zu bekommen. Danach werden ähnlich dem Ausführungsbeispiel 1 die Au-Schichten 18 und 19 geschichtet.
  • Anstelle der oxidierten Ni-Schicht 42 kann auch eine Oxidschicht aus einem Material ausgewählt aus einer Gruppe bestehend aus Platin (Pt), Blei (Pb), Titan (Ti) und Kobalt (Co) vorgesehen sein.
  • 8 ist eine Schnittansicht einer Halbleitervorrichtung 113 gemäß einer Beispielsvariante. Die Halbleitervorrichtung 113 hat die Ni-Schicht 16 durch die oxidierte Ni-Schicht 42 in der in 6 dargestellten Halbleitervorrichtung 111 ersetzt.
  • 9 ist eine Schnittansicht einer Halbleitervorrichtung 114 gemäß einer Variante des Ausführungsbeispiels der vorliegenden Erfindung. Die Halbleitervorrichtung 114 ist die gleiche wie die Halbleitervorrichtung 100, außer dass die Ni-Schicht 16 durch eine Sperrmetallschicht 50 ersetzt ist. Die Sperrmetallschicht 50 hat eine mehrschichtige Filmstruktur, in welcher die Ni-Schicht und eine Zwischenschicht aus einem Material außer Nickel, das später beschrieben wird, miteinander überlappen und mindestens einmal oder häufiger geschichtet sind. In der Sperrmetallschicht 50 ist die Ni-Schicht dicker gemacht als die Zwischenschicht.
  • In der Sperrmetallschicht 50 sind die Ni-Schicht und die Zwischenschicht einander überlappend und mehrmals geschichtet wie „Ni-Schicht/Zwischenschicht/Ni-Schicht/Zwischenschicht/...“, und dadurch kann eine mehrschichtige Struktur der Ni-Schicht und der Zwischenschicht erzielt werden. Das Material der Zwischenschicht ist ein Material mit einer Spannung in der Schicht niedriger als Nickel, und insbesondere kann ein Material ausgewählt aus einer Gruppe bestehend aus Titan (Ti), Gold (Au), Platin (Pt), Aluminium (A1), Niobium (Nb), Blei (Pb) und Kupfer (Cu) verwendet werden.
  • Durch die mehrschichtige Struktur ist jede der Ni-Schichten dünner gemacht, und die Zwischenschicht aus Metall mit einer Spannung niedriger als Nickel ist in Sandwich-Bauweise zwischen die Ni-Schichten gesetzt. Als Ergebnis kann, obwohl die Gesamtdicke der Ni-Schicht zwischen der Sperrmetallschicht 50 und der Ni-Schicht 16 des Ausführungsbeispiels 1 die gleiche ist, die innere Spannung in der Sperrmetallschicht 50 mehr reduziert werden als in der Ni-Schicht 16.
  • Es sei zum Beispiel angenommen, dass die Ni-Schicht 16 in der Halbleitervorrichtung 100 eine einzelne Schicht mit 100 nm ist. Andererseits sind in der Halbleitervorrichtung 114 fünf Ni-Schichten mit 20 nm und vier Zwischenschichten mit 10 nm als Ni-Schicht/Zwischenschicht/Ni-Schicht/Zwischenschicht/Ni-Schicht/Zwischenschicht/Ni-Schicht/Zwischenschicht/Ni-Schicht vorgesehen. Obwohl die Sperrmetallschicht 50 eine Schicht der Nickelschicht mit 20 nm hat, gibt es insgesamt fünf Schichten, und die Ni-Schicht hat eine Dicke von 100 nm gleich der Ni-Schicht 16 als Gesamtdicke. Wie oben beschrieben, ist es bevorzugt, dass die innere Spannung reduziert wird, während die Dicke der Ni-Schicht ausreichend gewährleistet ist, und die Sperreigenschaft bezüglich des Lotes gleichgemacht ist.
  • In der Halbleitervorrichtung 114 bedeckt die Au-Schicht 19 den Abschnitt der Sperrmetallschicht 50 in Überlappung mit der Bodenoberfläche der Öffnung 12d und bedeckt nicht den Abschnitt der Sperrmetallschicht 50 in Überlappung mit der Seitenoberfläche 12c. Als Ergebnis hat die Sperrmetallschicht 50 einen freiliegenden Abschnitt 50a. Dieser freiliegende Abschnitt 50a bildet die Seitenoberfläche der Durchkontaktierung 30.
  • 10 ist eine Schnittansicht einer Halbleitervorrichtung 115 gemäß einer Beispielsvariante. Die Halbleitervorrichtung 115 ist die gleiche wie die Halbleitervorrichtung 111, außer dass die Ni-Schicht 16 durch die Sperrmetallschicht 50 ersetzt ist.
  • Es wird darauf hingewiesen, dass, obwohl die Lotschicht 32 in 6 bis 10 der Einfachheit halber weggelassen ist, die Halbleitervorrichtung 111, 112, 113, 114 und 115 ähnlich der Halbleitervorrichtung 100 die Lotschicht 32 haben.
  • Die Merkmale und Vorteile der vorliegenden Erfindung können wie folgt zusammengefasst werden. Gemäß der vorliegenden Erfindung wird durch Vorsehen einer zweiten Metallschicht auf einer Oberfläche einer Sperrmetallschicht in einer Durchkontaktierung ein enger Kontakt eines Lotes verbessert, während eine Reaktion zwischen einer ersten Metallschicht und dem Lot verhindert wird, und somit kann ein Auftreten einer Blase verhindert werden, wenn das Lot in der Durchkontaktierung vorgesehen wird.

Claims (10)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (12), das eine vordere Oberfläche (12a) und eine rückwärtige Oberfläche (12b) enthält, wobei ein Halbleiterelement (26) und eine Elektrode (20) des Halbleiterelements (26) auf der vorderen Oberfläche (12a) vorgesehen sind, eine Öffnung (12d) an der rückwärtigen Oberfläche (12b) vorgesehen ist und eine untere Oberfläche der Elektrode (20) erreicht, wobei die Öffnung (12d) eine Seitenoberfläche (12c) und eine Bodenoberfläche (20b) enthält; eine erste Metallschicht (14), die die Seitenoberfläche (12c) und die Bodenoberfläche (20b) bedeckt; eine Sperrmetallschicht (16, 42, 50), die die erste Metallschicht (14) in der Öffnung (12d) bedeckt; und eine zweite Metallschicht (18, 19) die auf die Sperrmetallschicht (16, 42, 50) geschichtet ist und wenigstens einen Teil der Sperrmetallschicht (16, 42, 50) in der Öffnung (12d) bedeckt, und eine Lotschicht (32), die in die Öffnung gefüllt ist, wobei die zweite Metallschicht (18, 19) in besserem engerem Kontakt mit dem Lot (32) ist als die Sperrmetallschicht (16, 42, 50), die zweite Metallschicht (18, 19) einen Abschnitt in der Sperrmetallschicht (16, 42, 50) bedeckt, der mit der Bodenoberfläche (20b) überlappt, und die zweite Metallschicht (18, 19) wenigstens einen Abschnitt in der Sperrmetallschicht (16, 42, 50) nicht bedeckt, der mit der Seitenoberfläche (12c) überlappt.
  2. Halbleitervorrichtung nach Anspruch 1, bei welcher die zweite Metallschicht (18, 19) nur einen Teil der Sperrmetallschicht (16, 42, 50) in der Öffnung (12d) bedeckt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei welcher die Sperrmetallschicht (16, 42, 50) gebildet ist aus einem Material ausgewählt aus einer Gruppe bestehend aus Nickel, Platin, Blei, Titan und Kobalt.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, bei welcher die Sperrmetallschicht (16, 42, 50) eine Oxidschicht eines Materials ausgewählt aus einer Gruppe bestehend aus Nickel, Platin, Blei, Titan und Kobalt ist.
  5. Halbleitervorrichtung nach Anspruch 1 oder 2, bei welcher die Sperrmetallschicht (50) enthält: eine erste Sperrmetallschicht; und eine zweite Sperrmetallschicht, wobei die erste Sperrmetallschicht und die zweite Sperrmetallschicht miteinander wenigstens einmal oder häufiger geschichtet sind, wobei ein Material der zweiten Sperrmetallschicht ein Material mit einer niedrigeren Spannung als die erste Sperrmetallschicht ist.
  6. Halbleitervorrichtung nach Anspruch 5, bei welcher die erste Sperrmetallschicht aus Nickel gebildet ist, und die zweite Sperrmetallschicht aus einem Material ausgewählt aus einer Gruppe bestehend aus Platin, Blei, Titan, Gold, Aluminium, Niobium und Kupfer gebildet ist.
  7. Halbleitervorrichtung nach Anspruch 5 oder 6, bei welcher die erste Sperrmetallschicht dicker als die zweite Sperrmetallschicht ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7 bei welcher die Sperrmetallschicht (16, 42, 50) von einem inneren Abschnitt der Öffnung (12d) bis zu einem Kantenabschnitt der Öffnung (12d) in der rückwärtigen Oberfläche (12b) vorgesehen ist und die Sperrmetallschicht (16, 42, 50) außerhalb des Kantenabschnitts der Öffnung (12d) nicht vorgesehen ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei welcher das Halbleiterelement (26) ein Transistor mit Gate-Bereich, Source-Bereich und Drain-Bereich ist, die auf der vorderen Oberfläche vorgesehen sind, und die Elektrode (20) eine Source-Elektrode ist, die auf dem Source-Bereich vorgesehen ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, bei welcher die erste Metallschicht (14) und die zweite Metallschicht (18, 19) Gold enthalten und die Sperrmetallschicht (16, 42, 50) Nickel enthält.
DE102014221620.6A 2013-11-29 2014-10-24 Halbleitervorrichtung Active DE102014221620B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-247862 2013-11-29
JP2013247862A JP6277693B2 (ja) 2013-11-29 2013-11-29 半導体装置

Publications (2)

Publication Number Publication Date
DE102014221620A1 DE102014221620A1 (de) 2015-06-03
DE102014221620B4 true DE102014221620B4 (de) 2018-08-02

Family

ID=53058633

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014221620.6A Active DE102014221620B4 (de) 2013-11-29 2014-10-24 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9355937B2 (de)
JP (1) JP6277693B2 (de)
KR (1) KR101596232B1 (de)
CN (1) CN104681541B (de)
DE (1) DE102014221620B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107980171B (zh) * 2016-12-23 2022-06-24 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
JP6863574B2 (ja) * 2017-02-22 2021-04-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2019145546A (ja) * 2018-02-16 2019-08-29 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US10967463B2 (en) * 2018-04-11 2021-04-06 The University Of Toledo Sn whisker growth mitigation using NiO sublayers
CN113228256B (zh) * 2018-12-27 2024-03-22 株式会社大真空 压电振动器件
CN109920757B (zh) * 2019-01-31 2020-08-25 厦门市三安集成电路有限公司 一种提高化合物半导体器件可靠性能的背段工艺
US10861792B2 (en) * 2019-03-25 2020-12-08 Raytheon Company Patterned wafer solder diffusion barrier
CN113809030B (zh) * 2021-11-16 2022-03-15 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378926A (en) 1991-09-30 1995-01-03 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal nitride barrier layer to block migration of tin through via holes
JPH0766384A (ja) 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5483092A (en) 1993-06-24 1996-01-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a via-hole with a void area for reduced cracking
DE19811042A1 (de) 1997-04-24 1998-10-29 Mitsubishi Electric Corp Halbleiterbauelement, Verfahren zu seiner Herstellung und dafür verwendetes Ätzmittel
JP2007095853A (ja) 2005-09-27 2007-04-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20100164122A1 (en) 2008-12-26 2010-07-01 Canon Kabushiki Kaisha Method of forming conductive layer and semiconductor device
DE102009044086A1 (de) 2009-09-23 2011-03-24 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63127550A (ja) * 1986-11-17 1988-05-31 Nec Corp 半導体装置の製造方法
US4827610A (en) * 1987-08-31 1989-05-09 Texas Instruments Incorporated Method of creating solder or brazing barriers
JPH07193214A (ja) * 1993-12-27 1995-07-28 Mitsubishi Electric Corp バイアホール及びその形成方法
US6541301B1 (en) * 1999-02-12 2003-04-01 Brook David Raymond Low RF loss direct die attach process and apparatus
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
US6764810B2 (en) * 2002-04-25 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd Method for dual-damascene formation using a via plug
US20030203210A1 (en) * 2002-04-30 2003-10-30 Vitex Systems, Inc. Barrier coatings and methods of making same
JP5162909B2 (ja) * 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
CN102237339B (zh) * 2010-04-28 2013-07-03 中国科学院微电子研究所 一种芯片背面金属起镀层结构及其制备方法
KR101781620B1 (ko) * 2010-09-01 2017-09-25 삼성전자주식회사 모오스 트랜지스터의 제조방법
TWI497602B (zh) * 2011-02-15 2015-08-21 Tzu Hsiung Chen 溝渠式蕭基二極體及其製作方法
US20120273948A1 (en) * 2011-04-27 2012-11-01 Nanya Technology Corporation Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
JP2013128062A (ja) * 2011-12-19 2013-06-27 Elpida Memory Inc 半導体装置の製造方法
US8754531B2 (en) * 2012-03-14 2014-06-17 Nanya Technology Corp. Through-silicon via with a non-continuous dielectric layer
JP6002447B2 (ja) 2012-05-30 2016-10-05 株式会社Ｆｕｊｉｙａ 樹脂発泡ボード

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378926A (en) 1991-09-30 1995-01-03 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal nitride barrier layer to block migration of tin through via holes
US5483092A (en) 1993-06-24 1996-01-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a via-hole with a void area for reduced cracking
JPH0766384A (ja) 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE19811042A1 (de) 1997-04-24 1998-10-29 Mitsubishi Electric Corp Halbleiterbauelement, Verfahren zu seiner Herstellung und dafür verwendetes Ätzmittel
JPH10303198A (ja) 1997-04-24 1998-11-13 Mitsubishi Electric Corp 半導体装置及びその製造方法とエッチャント
JP2007095853A (ja) 2005-09-27 2007-04-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20100164122A1 (en) 2008-12-26 2010-07-01 Canon Kabushiki Kaisha Method of forming conductive layer and semiconductor device
DE102009044086A1 (de) 2009-09-23 2011-03-24 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil

Also Published As

Publication number Publication date
KR20150062963A (ko) 2015-06-08
DE102014221620A1 (de) 2015-06-03
CN104681541A (zh) 2015-06-03
KR101596232B1 (ko) 2016-02-22
JP6277693B2 (ja) 2018-02-14
CN104681541B (zh) 2018-06-29
US20150155224A1 (en) 2015-06-04
JP2015106638A (ja) 2015-06-08
US9355937B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
DE102014221620B4 (de) Halbleitervorrichtung
DE10059773B4 (de) Halbleitervorrichtung
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE3116406A1 (de) Halbleiteranordnung
DE102011087064A1 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102012008068A1 (de) Optionen für mehrere Ebenen eines Leistungs-MOSFET
DE4214391A1 (de) Verbindungsstrukturen fuer integrierte halbleiterschaltkreise und verfahren zum herstellen der verbindungsstrukturen
DE102013226544A1 (de) Halbleitervorrichtung
DE102014110873B4 (de) Halbleiterchip mit einem halbleiterbauelement und mit einem passiven bauelement auf einer chiprückseite und verfahren zu seiner herstellung
DE2649773A1 (de) Halbleiteranordnung
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE102016118655A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und entsprechende Vorrichtung
DE112009004530B4 (de) Halbleitervorrichtung
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102019105610A1 (de) Halbleitervorrichtung
DE102004003538B3 (de) Integrierte Halbleiterschaltung mit einer Logik- und Leistungs-Metallisierung ohne Intermetall-Dielektrikum und Verfahren zu ihrer Herstellung
DE102016125686A1 (de) Halbleiteranordnung mit einer dichtstruktur
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
WO2015036443A1 (de) Optoelektronischer halbleiterchip und optoelektronisches bauelement
DE102011052914A1 (de) Kondensator und Verfahren zu dessen Herstellung
DE102012007954A1 (de) Doppelschichtmetall- (DLM) Leistungs-MOSFET
DE102006028890A1 (de) Unten/Oben-Elektroden-Einbaumehrschichtbauteil und Verfahren zur Herstellung eines solchen Bauteils

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PRUEFER & PARTNER GBR, DE

Representative=s name: PRUEFER & PARTNER MBB PATENTANWAELTE RECHTSANW, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final