JPS63127550A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 木発、明は半導体装置の製造方法に関し、特に絶縁性あ
るいは半絶縁性の中間層を介して配置された導体層同士
が中間層に開孔した貫通孔を通じて接続されてなる半導
体装置の製造方法に関する９〔従来の技術〕 従来、層間絶縁膜に開孔した接続用の貫通孔を介して下
Ｒり及び上層の導体層を接続するには、層間絶縁膜の貫
通孔を覆うように直接上層の導体層を波性するという方
法がとられていた。

第３図（＝１　）〜（Ｃ）は従来の半導体装置の製ｉａ
：／ｊ’法の一例を説明するための工程順に示した半導
体チップの断面図である。

この例は、先ず、第３図（ａ＞に示すように、半絶縁性
のＧａＡｓ基板１表面に設けられた能動層２の上にドレ
イン電極４′を形成した後、その」二に絶縁膜として酸
化１摸５“を形成し、更にその上に形成した所定のパタ
ーンのホ１ヘレジスｌ−ＩＢ！　６　’をマスクとして
酸化膜５“をエツチングして接続用の貫通孔（以降コン
タクＩ−ホールと称す）を開孔する。

次に、第３図（ｌ〕）に示すように、ホトレジスト膜６
′を除去する。

次に、第３図（ｃ）に示すように、コンタクＩ・ホール
を覆う、ようにスパッタ法でＡｕＪｌ１３−からなる］
二層の導体層を被着・形成するや ［発明が解決しようとする問題点〕 上述した従来の半導体装置の製造方法は、コンタクトー
ルール部分の接続用導体層と上層の導体層との金属層を
スパッタリングにより同時に形成するため、導体層の厚
さを上層の導体層の厚みに合わせるので、コンタクトポ
ール内の底部および側壁部の導体層の厚みが十分にとれ
ず、断線不良や接続部の電気抵抗の増大による特性の劣
化あるいは実用状態での信頼性等の点で問題がある。

又、従来のスパッタリングを用いる方法では、コンタク
トホール内の底部及び側壁部の被着性を改善するために
側壁に角度がつくようにエツチングを行なったり、バイ
アススパッタリングを採用していたがあまり効果的では
ない。

第４図は従来の半導体装置の一例の断面図である。

特に、半導体装置の高集積化、高速化によって内部素子
が微細化し、第４図に示すように、コンタク１へポール
の深さと口径との比（以降アスペクト比と称す）が１以
りになってくると、接続用の導体層を構成する金属が、
コンタクトホールの底部゛及び側壁部にはほとんど被着
せずコンタクトポール」二部を塞ぐように形成されその
下に空洞が出水で信頼性上問題となる。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、第１及び第２の導体
層が絶縁性あるいは半絶縁性の中間層を介して配置され
、かつ該中間層に開孔した接続用の貫通孔を通じて接続
されてなる半導体装置の製造方法において、前記第１の
導体層上の前記中間層に前記ａ通孔を形成して前記第１
の導体層表面を露出する工程、前記第１の導体層の露出
面に選択的に第３の導体層を形成する工程及び該第３の
導体層上の前記貫通孔をｊＰｉ電解めっきにより第１及
び第２の導体層接続用の第４の導体層で充填する工程を
よんで成る。

〔実施例〕

次に、本発明の実施例について図面を９照して説明する
９ 第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。

この実施例は、先ず、第１図（ａ）に示すように半絶縁
性のＧａＡｓ基板１の表面に形成したｒｌ型の能動層２
十に厚さ５０００人のへｅ膜からなるゲート電極３と厚
さ約１５００人の金・ゲルマニウム系り金層からなるド
レイン電極４とを少くとも形成した後、層間絶縁および
表面保護の目的で全面にシリコンの酸化膜５を１　Ｂ　
ｍ厚に成長する。この厚みは上層の導体層の被覆性およ
び加工性あるいは装置の信頼性を考慮して決定したもの
である。更に、ドレイン電極４と上層の導体層との接続
用のコンタク■・ポールをホトレジスト６をマスクとし
て反応性ドライエッチにより開孔する。ここで、コンタ
クＩ・ホールの口径は装置の寸法上の制約から１μｍｎ
とすると、孔の深さはゲート電極３上で酸化膜厚がｌμ
ｒｎであるため約１．２μｍとなる。従って、アスベク
Ｉ〜比は約１．２である。

次に、第１図（ｂ）に示すように、酸化膜５のエラー１
−ングマスクであるポトレジスト６を残したまま電子銃
蒸着等によりＡｎ層７を２０００人厚被着する。蒸着し
たＡｕ層７はコンタクトホールの底部及びポｌ−レジス
ｌ’　６上に被着するが、側壁部にはほとんど被着しな
い０次に、第１図（ｃ）に示すように、有機溶剤により
７１；トレジスト６を溶解するとともにホトレジスト上
のＡ１１層７をリフＩ・オフ除去する。

次に、第１図（ｄ）に示すように、無電解Ａ１１めっき
浴によりコンタクトホール内の＾■層７上のみに選択的
にＡｕめつき成長を行ないＡｕ層８で埋めこむ、めっき
浴にはシアン化金カリウム系の溶液を用い、数分でコン
タクトポール内に＾Ｕをうめこむことができる。

このように、層間絶縁膜としての酸化膜５のコンタクト
ホールにおける段差が全くないため、以後の工程で、容
易にかつ下Ｊ（ｉｆのドレイン電極４との接続が良好な
」二層の導体層を形成することができる。

第２図（ａ）〜（（Ｉ）は本発明の第２の実施例を説明
するための工程順に示した半導体チ・ンプの断面図であ
る。

この実施例では、先ず、第２図（ａ＞に示すように、半
絶縁性のＧａＡｓ基板１′の表面に少くともソース電極
と酸化膜５′を形成した後、　ＧａＡｓ基板１′の裏面
を上にして、その上に所定のパターンのポＩ・レジスＪ
〜膜１０を形成しこれをマスクとしてソース電極９に達
する貫通孔を塩素ガスを用いた反応性ドライエツチング
により形成する。この場音、Ｃｔ道通孔直径は装置の寸
法上の制約からＩＱ　Ｉｔ　ｍであり、従って、アスペ
クト比は３となる。

次に、第２図（ｂ）に示すように、ホＩ・レジスト膜１
０を残したまま、電子銃蒸着により＾ｕ１模７′を２０
００人゛被着する。この場きも第１の実施例と同様に（
゛１通孔の１１　”＞’５にはほとんど被着しない。

次に、第２図（ｃ）に示すように、ホトレジスト膜１０
とその上のＡ１１層７’をリフトオフ法により除去する
。

次に、第２１”１ｄ（ｄ）に示すように、無電解Ａｕめ
−νき浴によりｄ通孔内のみに＾Ｕめつき成長し、ＡＵ
層８′で埋めこむ。この場合成長時間は約３時間を要す
る。

最後に、ＧａＡｓ層１′の裏面に裏面電極となる導体層
を被着すれば、ボンディング線による誘導体負荷を低減
し、高周波特性を改善した裏面がソース電極となるＧａ
Ａｓの電界効果トランジスタが出来る。

〔発明の効果〕

以上；；シ明したように本発明は、絶縁性あるいは半絶
縁性の中間層に開孔した貫通孔を無電解めっきによる導
体層で充填して下ＪＭ及び上層の導体層を接続すること
によって、接続抵抗が低くかつ信頼性の高い多層配線型
の構造を含む半導体装置を歩留り良く提供できるという
効果がある。

明の第１及び第２の実施例を説明するための工程順に示
した半導体チップの断面図、第３図（ａ）〜（ｃ）は従
来の半導体装置の製造方法の一例を説明するための工程
順に示した半導体チ・ツブの断面図、第４図は従来の半
導体装置の一例の断面図である。

１．１′・・・ＧａＡｓ基板、２・・・能動層、３・・
・ターｌ−電極、４．−１’・・・ドレイン電極、５．
５’。

５″・・・酸化膜、６．６′・・・ホトレジスト膜、７
゜７’　、８．８’　、８″、　８　ａ”　＝−Ａｎ層
、９・・・ソース電極、ｌＯ・・・ホＩ・レジスト膜。

第７図 菊３図

Claims (1)

【特許請求の範囲】
1. 第１及び第２の導体層が絶縁性あるいは半絶縁性の中間
   層を介して配置され、かつ該中間層に開孔した接続用の
   貫通孔を通じて接続されてなる半導体装置の製造方法に
   おいて、前記第１の導体層上の前記中間層に前記貫通孔
   を形成して前記第１の導体層表面を露出する工程、前記
   第１の導体層の露出面に選択的に第３の導体層を形成す
   る工程及び該第３の導体層上の前記貫通孔を無電解めっ
   きにより第１及び第２の導体層接続用の第４の導体層で
   充填する工程を含むことを特徴とする半導体装置の製造
   方法。