JPH02228031A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH02228031A JPH02228031A JP4892689A JP4892689A JPH02228031A JP H02228031 A JPH02228031 A JP H02228031A JP 4892689 A JP4892689 A JP 4892689A JP 4892689 A JP4892689 A JP 4892689A JP H02228031 A JPH02228031 A JP H02228031A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal film
- photoresist
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 238000004544 sputter deposition Methods 0.000 claims abstract description 11
- 238000007747 plating Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 27
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 41
- 229910052737 gold Inorganic materials 0.000 description 41
- 239000010931 gold Substances 0.000 description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 15
- 239000010949 copper Substances 0.000 description 15
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 15
- 229910001080 W alloy Inorganic materials 0.000 description 13
- 238000013508 migration Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 230000005012 migration Effects 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は耐エレクトロマイグレーシロン性及び耐ストレ
スマイグレーフロン性が優れた金又は銅等の金属による
半導体装置の配線形成方法に関する。
スマイグレーフロン性が優れた金又は銅等の金属による
半導体装置の配線形成方法に関する。
[従来の技術]
従来、半導体装置の配線材の材料としては、アルミニウ
ム又はアルミニウム合金等が使用されている。しかし、
近時、半導体素子の微細化及び高速化が促進されており
、これに伴って電流密度が増加してきたため、前述のア
ルミニウム系の材料による配線ではエレクトロマイグレ
ーション及びストレスマイグレーシロン等に対する耐性
が不足し、断線等の不都合が発生するようになった。
ム又はアルミニウム合金等が使用されている。しかし、
近時、半導体素子の微細化及び高速化が促進されており
、これに伴って電流密度が増加してきたため、前述のア
ルミニウム系の材料による配線ではエレクトロマイグレ
ーション及びストレスマイグレーシロン等に対する耐性
が不足し、断線等の不都合が発生するようになった。
アルミニウム系の材料では、その組成中に数重量%程度
の銅を含有するアルミニウム合金材が、これらのエレク
トロマイグレーシロン及びストレスマイグレーシロンに
対して比較的高い耐性を有している。しかし、この合金
材を使用しても、バイポーラ集積回路等のように超高速
動作が要求される半導体装置においては、信頓性が十分
であるとはいえない。このため、金又は銅等のように良
導体であり、エレクトロマイグレーシロン及びストレス
マイグレーシーンが発生しにくい金属又は合金の配線材
料を使用して半導体装置の配線形成することが試みられ
ている。
の銅を含有するアルミニウム合金材が、これらのエレク
トロマイグレーシロン及びストレスマイグレーシロンに
対して比較的高い耐性を有している。しかし、この合金
材を使用しても、バイポーラ集積回路等のように超高速
動作が要求される半導体装置においては、信頓性が十分
であるとはいえない。このため、金又は銅等のように良
導体であり、エレクトロマイグレーシロン及びストレス
マイグレーシーンが発生しにくい金属又は合金の配線材
料を使用して半導体装置の配線形成することが試みられ
ている。
一般的に、低抵抗であり、耐エレクトロマイグレーシー
ン性及び耐ストレスマイグレーシーン性が高い配線材料
は、塩素又はフッ素等に侵食されに(いという性質を有
していることが多い。しかし、これらの配線材料が塩素
系又はフッ素系の酸に溶解するものであったとしても、
液相中でのエツチングは異方性が得られないので、微細
な配線の場合には、ウェットエツチングは使用できない
。
ン性及び耐ストレスマイグレーシーン性が高い配線材料
は、塩素又はフッ素等に侵食されに(いという性質を有
していることが多い。しかし、これらの配線材料が塩素
系又はフッ素系の酸に溶解するものであったとしても、
液相中でのエツチングは異方性が得られないので、微細
な配線の場合には、ウェットエツチングは使用できない
。
また、気相中で行う反応性イオンエツチングの場合は、
前記配線材料の塩化物又はフッ化物が気化又は昇華しに
くいものであることが多く、エツチングが極めて困難で
ある。
前記配線材料の塩化物又はフッ化物が気化又は昇華しに
くいものであることが多く、エツチングが極めて困難で
ある。
例えば、金を気相中でエツチングすることは不可能では
ない。しかし、量産に適用できるようなエツチングの安
定性を維持することは極めて困難である。このため、配
線に使用するための数千Å以上の厚さの金膜をエツチン
グして配線パターンを形成するということは現実的な方
法ではない。
ない。しかし、量産に適用できるようなエツチングの安
定性を維持することは極めて困難である。このため、配
線に使用するための数千Å以上の厚さの金膜をエツチン
グして配線パターンを形成するということは現実的な方
法ではない。
第3図(a)、(b)は、従来の所謂リフトオフ法によ
る半導体装置の配線形成方法を工程順に示す断面図であ
る。
る半導体装置の配線形成方法を工程順に示す断面図であ
る。
先ず、第3図(a)に示すように、半導体基板31上に
バリヤメタル膜としてチタンタングステン合金WX33
を形成し、この合金fli33上にフォトレジスト34
による所定の配線パターンを形成する。その後、金をス
パッタリングして全面に金膜35を形成する。
バリヤメタル膜としてチタンタングステン合金WX33
を形成し、この合金fli33上にフォトレジスト34
による所定の配線パターンを形成する。その後、金をス
パッタリングして全面に金膜35を形成する。
次いで、第3図(b)に示すように、フォトレジスト3
4を剥離すると同時に、レジスト34上に形成されてい
た金wX35を除去する。これにより、金膜35は所定
の配線パターンの形状に残存し、この金膜35をマスク
としてチタンタングステン合金膜33をエツチングする
。これにより、金による配線が完成する。
4を剥離すると同時に、レジスト34上に形成されてい
た金wX35を除去する。これにより、金膜35は所定
の配線パターンの形状に残存し、この金膜35をマスク
としてチタンタングステン合金膜33をエツチングする
。これにより、金による配線が完成する。
第4図(a)乃至(e)は、従来のめっき法による半導
体装置の配線形成方法を工程順に示す断面図である。
体装置の配線形成方法を工程順に示す断面図である。
先ず、第4図(a)に示すように、半導体基板41上に
チタンタングステン合金M42を形成し、その後スパッ
タリングにより金を数100乃至数1000人の厚さに
被着して第1の金wX、43を形成する。
チタンタングステン合金M42を形成し、その後スパッ
タリングにより金を数100乃至数1000人の厚さに
被着して第1の金wX、43を形成する。
これは、後述する工程でチタンタングステン合金膜42
上に金をめっきする際に、直接チタンタングステン合金
膜42上に金をめっきすると、チタンタングステン合金
M42の表面に存在する自然酸化膜に阻害されて良好な
金のめっき膜が得られないために行うものである。真空
中で不活性ガスによるスパッタエツチングを行うことに
より、チタンタングステン合金膜42上の自然酸化膜等
を除去し、金膜43をチタンタングステン合金11i4
2上に良好な状態で密着できる。
上に金をめっきする際に、直接チタンタングステン合金
膜42上に金をめっきすると、チタンタングステン合金
M42の表面に存在する自然酸化膜に阻害されて良好な
金のめっき膜が得られないために行うものである。真空
中で不活性ガスによるスパッタエツチングを行うことに
より、チタンタングステン合金膜42上の自然酸化膜等
を除去し、金膜43をチタンタングステン合金11i4
2上に良好な状態で密着できる。
次に、第4図(b)に示すように、第1の金膜43上に
フォトレジスト44による所定のネガパターンを形成す
る。即ち、フォトレジスト44を全面に被着した後、こ
のフォトレジスト44を所定の配線パターン形状に開口
する。
フォトレジスト44による所定のネガパターンを形成す
る。即ち、フォトレジスト44を全面に被着した後、こ
のフォトレジスト44を所定の配線パターン形状に開口
する。
次に、第4図(C)に示すように、フォトレジスト44
の開口部内に、この開口部を埋込むようにして金をめっ
きし、第2の金膜45を形成する。
の開口部内に、この開口部を埋込むようにして金をめっ
きし、第2の金膜45を形成する。
次に、第4図(d)に示すように、フォトレジスト44
を除去する。その後、第1及び第2の金膜43.45に
対して全面エツチングを施し、配線パターン部以外の領
域のチタンタングステン合金[42が露出したところで
このエツチングを終了する。
を除去する。その後、第1及び第2の金膜43.45に
対して全面エツチングを施し、配線パターン部以外の領
域のチタンタングステン合金[42が露出したところで
このエツチングを終了する。
次いで、第4図(e)に示すように、所定の配線パター
ンの形状に残存した第1及び第2の金膜43.45をマ
スクとしてチタンタングステン合金膜42をエツチング
すると、所定の配線が得られる。
ンの形状に残存した第1及び第2の金膜43.45をマ
スクとしてチタンタングステン合金膜42をエツチング
すると、所定の配線が得られる。
上述の如く、従来エレクトロマイグレーシロン及びスト
レスマイグレーシロン等に対して優れた耐性を有しては
いるが、エツチングが極めて困難である厚い金又は銅等
の金属膜を配線材として使用する場合、リフトオフ法又
はめっき法等の方法により、そのエツチングを回避しつ
つこれらの金属膜による配線を形成している。
レスマイグレーシロン等に対して優れた耐性を有しては
いるが、エツチングが極めて困難である厚い金又は銅等
の金属膜を配線材として使用する場合、リフトオフ法又
はめっき法等の方法により、そのエツチングを回避しつ
つこれらの金属膜による配線を形成している。
[発明が解決しようとする課題]
しかしながら、上述した従来の配線形成方法には以下に
説明する欠点がある。
説明する欠点がある。
先ず、前者のリフトオフ法による配線形成方法は、配線
として十分な厚さ(1μm程度)の配線を形成しようと
すると、第5図に示すように、フォトレジスト34上の
配線材(金M36)とネガパターン内の配線材とがフォ
トレジスト34の開口部の壁面で接続してしまうことが
ある。そうすると、フォトレジスト34上に形成された
不用部分の配線材を、フォトレジスト34と共に除去す
ることが極めて困難になる。これを回避するためにフォ
トレジスト34の膜厚を厚くすることも考えられるが、
そうすると微細な配線パターンを形成することが困難に
なるという新たな問題点が発生する。
として十分な厚さ(1μm程度)の配線を形成しようと
すると、第5図に示すように、フォトレジスト34上の
配線材(金M36)とネガパターン内の配線材とがフォ
トレジスト34の開口部の壁面で接続してしまうことが
ある。そうすると、フォトレジスト34上に形成された
不用部分の配線材を、フォトレジスト34と共に除去す
ることが極めて困難になる。これを回避するためにフォ
トレジスト34の膜厚を厚くすることも考えられるが、
そうすると微細な配線パターンを形成することが困難に
なるという新たな問題点が発生する。
また、配線材の厚さを厚くすると、フォトレジストと共
に除去する配線材の量が多くなり、スパッタリングに使
用するターゲット金属の利用効率が低下し、特に、配線
材が金の場合は製造コストが上昇する。
に除去する配線材の量が多くなり、スパッタリングに使
用するターゲット金属の利用効率が低下し、特に、配線
材が金の場合は製造コストが上昇する。
更に、リフトオフ法はスパッタリングにより形成される
膜の段差被覆性(ステップカバレッジ)が悪いことを利
用して不用部分の配線材を除去する方法であるから、レ
ジストによるネガパターンの開口が閉塞される前にパタ
ーンの底部に堆積できる配線材の厚さは、段差被覆率と
配線幅の半値(1/2)との積より小さいものとなり、
微細且つ十分な厚さを有する配線を形成することができ
ない。
膜の段差被覆性(ステップカバレッジ)が悪いことを利
用して不用部分の配線材を除去する方法であるから、レ
ジストによるネガパターンの開口が閉塞される前にパタ
ーンの底部に堆積できる配線材の厚さは、段差被覆率と
配線幅の半値(1/2)との積より小さいものとなり、
微細且つ十分な厚さを有する配線を形成することができ
ない。
一方、後者のめっき法による配線形成方法では、所定の
配線の厚さ分の配線材をエツチングする必要はないもの
の、塩素若しくはフッ素と反応しにくいか又は反応して
もエツチング生成物が気化若しくは昇華しにくい物質の
エツチングを行う必要があり、このエツチングを安定し
て行うことは極めて困難である。
配線の厚さ分の配線材をエツチングする必要はないもの
の、塩素若しくはフッ素と反応しにくいか又は反応して
もエツチング生成物が気化若しくは昇華しにくい物質の
エツチングを行う必要があり、このエツチングを安定し
て行うことは極めて困難である。
また、全面エツチングを施す必要があるため、配線材の
厚さが均一になるようにエツチングを行うことが極めて
困難であり、再現性が悪い。このため、エツチングのバ
ラツキによるマージンを見込んで、配線材を必要以上の
厚さにめっきする必要がある。
厚さが均一になるようにエツチングを行うことが極めて
困難であり、再現性が悪い。このため、エツチングのバ
ラツキによるマージンを見込んで、配線材を必要以上の
厚さにめっきする必要がある。
更に、形成後の配線の断面形状がフォトレジストの開口
部の断面形状に依存するため、第4図(e)に示すよう
に、配線の上部の幅が広く下部の幅が狭い逆テーパー状
か又は第2の金属膜(第2の金膜45)の下部に幅が狭
い部分を有するくびれだ形状となり、配線の信頼性が低
下する。
部の断面形状に依存するため、第4図(e)に示すよう
に、配線の上部の幅が広く下部の幅が狭い逆テーパー状
か又は第2の金属膜(第2の金膜45)の下部に幅が狭
い部分を有するくびれだ形状となり、配線の信頼性が低
下する。
本発明はかかる問題点に鑑みてなされたものであって、
エレクトロマイグレーシロン及びストレスマイグレーシ
ーン等に対する耐性が優れた配線材料により、十分な厚
さを有すると共に、高信頼性の配線パターンを形成でき
る半導体装置の配線形成方法を提供することを目的とす
る。
エレクトロマイグレーシロン及びストレスマイグレーシ
ーン等に対する耐性が優れた配線材料により、十分な厚
さを有すると共に、高信頼性の配線パターンを形成でき
る半導体装置の配線形成方法を提供することを目的とす
る。
[課題を解決するための手段]
本発明に係る半導体装置の配線形成方法は、半導体基板
上に導電性のバリヤメタル膜を形成する工程と、このバ
リヤメタル膜上に絶縁性のマスク膜を形成する工程と、
このマスク膜上にフォトレジストによる所定の配線のネ
ガパターンを形成する工程と、このフォトレジストをマ
スクとして前記マスク膜を選択的にエツチング除去する
工程と、全面にスパッタリングにより第1の金属膜を被
着する工程と、前記フォトレジストを除去すると共にこ
のフォトレジスト上の前記第1の金属膜を除去する工程
と、残存した第1の金属膜上に第2の金属膜をめっき法
により形成する工程と、前記マスク膜を除去する工程と
、前記第2の金属膜をマスクとして前記バリヤメタル膜
をエツチングする工程とを有することを特徴とする。
上に導電性のバリヤメタル膜を形成する工程と、このバ
リヤメタル膜上に絶縁性のマスク膜を形成する工程と、
このマスク膜上にフォトレジストによる所定の配線のネ
ガパターンを形成する工程と、このフォトレジストをマ
スクとして前記マスク膜を選択的にエツチング除去する
工程と、全面にスパッタリングにより第1の金属膜を被
着する工程と、前記フォトレジストを除去すると共にこ
のフォトレジスト上の前記第1の金属膜を除去する工程
と、残存した第1の金属膜上に第2の金属膜をめっき法
により形成する工程と、前記マスク膜を除去する工程と
、前記第2の金属膜をマスクとして前記バリヤメタル膜
をエツチングする工程とを有することを特徴とする。
[作用コ
本発明においては、半導体基板上に導電性のバリヤメタ
ル膜及び絶縁性のマスク膜を形成し、このマスク膜上に
フォトレジストによる配線のネガパターンを形成する。
ル膜及び絶縁性のマスク膜を形成し、このマスク膜上に
フォトレジストによる配線のネガパターンを形成する。
そして、このフォトレジストをマスクとしてマスク膜を
エツチングする。次に、スパッタリングにより全面に第
1の金属膜を形成し、前記フォトレジストを除去するこ
とによりフォトレジスト上の第1の金属膜を除去する。
エツチングする。次に、スパッタリングにより全面に第
1の金属膜を形成し、前記フォトレジストを除去するこ
とによりフォトレジスト上の第1の金属膜を除去する。
これはリフトオフ法であるが、後工程でこの第1の金属
膜上に第2の金属膜をめっきするため、この第1の金属
膜は極めて薄いものでよい。従って、容易にリフトオフ
法を実施することが可能であり、所定の配線パターンの
形状の第1の金属膜が得られる。次に、この第1の金属
膜上に第2の金W4膜をめっきする。このめっき時には
、配線パターンの形状に開口された絶縁性のマスク膜が
残存しているから、第2の金R膜は第1の金属膜上にの
み形成される。その後、マスク膜を除去し、第2の金属
膜をマスクとして前記バリヤメタル膜をエツチングする
。一般に、配線材とバリヤメタルとは異なる材料が使用
されているため、エツチングの際に選択比が大きくなる
ようにエツチング条件を選定できる。これにより、バリ
ヤメタル膜のエツチングによる配線材(第2の金属膜)
の膜厚の減少を抑制できる。また、上述の如く、第1及
び第2の金属膜をエツチングする工程がないため、優れ
た再現性で微細な配線を形成できる。
膜上に第2の金属膜をめっきするため、この第1の金属
膜は極めて薄いものでよい。従って、容易にリフトオフ
法を実施することが可能であり、所定の配線パターンの
形状の第1の金属膜が得られる。次に、この第1の金属
膜上に第2の金W4膜をめっきする。このめっき時には
、配線パターンの形状に開口された絶縁性のマスク膜が
残存しているから、第2の金R膜は第1の金属膜上にの
み形成される。その後、マスク膜を除去し、第2の金属
膜をマスクとして前記バリヤメタル膜をエツチングする
。一般に、配線材とバリヤメタルとは異なる材料が使用
されているため、エツチングの際に選択比が大きくなる
ようにエツチング条件を選定できる。これにより、バリ
ヤメタル膜のエツチングによる配線材(第2の金属膜)
の膜厚の減少を抑制できる。また、上述の如く、第1及
び第2の金属膜をエツチングする工程がないため、優れ
た再現性で微細な配線を形成できる。
[実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第1図(a)乃至(h)は本発明の第1の実施例方法を
工程順に示す断面図である。
工程順に示す断面図である。
先ず、第1図(a)に示すように、半導体基板11上に
バリヤメタル膜としてチタンタングステン合金膜12を
約0.1乃至0.3μmの厚さに形成する。
バリヤメタル膜としてチタンタングステン合金膜12を
約0.1乃至0.3μmの厚さに形成する。
次に、第1図(b)に示すように、全面にスピンオング
ラス(S、O,G)を約1μmの厚さに塗布してスピン
オングラス膜13を形成する。
ラス(S、O,G)を約1μmの厚さに塗布してスピン
オングラス膜13を形成する。
次に、第1図(C)に示すように、このスピンオングラ
ス膜13上にフォトレジスト14を塗布した後、リソグ
ラフィにより所定の配線のネガパターンを形成する。即
ち、所定の配線パターン形状にフォトレジスト14を開
口する。このとき、レジスト露光後、所謂イメージリバ
ーサル法を使用して、フォトレジスト14に対してアン
モニア処理を施すことが好ましい。これにより、フォト
レジスト14の現像時にフォトレジスト14が残留する
部分が露光部と未露光部とで処理前と逆になる。そして
、現像時の処理条件を適切に設定することにより、上部
に比して底部が広がった逆テーパー状の開口部を得るこ
とができる。
ス膜13上にフォトレジスト14を塗布した後、リソグ
ラフィにより所定の配線のネガパターンを形成する。即
ち、所定の配線パターン形状にフォトレジスト14を開
口する。このとき、レジスト露光後、所謂イメージリバ
ーサル法を使用して、フォトレジスト14に対してアン
モニア処理を施すことが好ましい。これにより、フォト
レジスト14の現像時にフォトレジスト14が残留する
部分が露光部と未露光部とで処理前と逆になる。そして
、現像時の処理条件を適切に設定することにより、上部
に比して底部が広がった逆テーパー状の開口部を得るこ
とができる。
次に、第1図(d)に示すように、フォトレジスト14
をマスクとしてスピンオングラス膜13にドライエツチ
ングを施す。これにより、スピンオングラス[13は所
定の配線パターンの形状に開口される。その後、短時間
フッ酸処理を行う。
をマスクとしてスピンオングラス膜13にドライエツチ
ングを施す。これにより、スピンオングラス[13は所
定の配線パターンの形状に開口される。その後、短時間
フッ酸処理を行う。
これにより、フォトレジスト14のエッヂ部15がパタ
ーンの内側に最も突出するようにする。
ーンの内側に最も突出するようにする。
次に、第1図(e)に示すように、金を約0.1μmの
厚さにスパッタリングして第1の金膜16を形成する。
厚さにスパッタリングして第1の金膜16を形成する。
このとき、パターン底部のチタンタングステン膜12上
に、フォトレジスト14上の金膜16と分離した所定の
配線パターンの形状の第1の金膜16が形成できる。
に、フォトレジスト14上の金膜16と分離した所定の
配線パターンの形状の第1の金膜16が形成できる。
次に、第1図(f)に示すように、フォトレジスト14
を剥離すると同時にフォトレジスト14上の金膜16を
除去する。
を剥離すると同時にフォトレジスト14上の金膜16を
除去する。
次に、第1図(g)に示すように、スピンオングラス膜
13の開口部を埋込むようにして金を電解めっきし、第
1の金膜16上に第2の金膜19を形成する。
13の開口部を埋込むようにして金を電解めっきし、第
1の金膜16上に第2の金膜19を形成する。
次いで、第1図(h)に示すように、スピンオングラス
膜13をフッ酸でエツチング除去する。
膜13をフッ酸でエツチング除去する。
その後、六フッ化硫黄ガスを使用し、第2の金膜19を
マスクとしてチタンタングステン膜12をドライエツチ
ングする。これにより、金による半導体装置の配線が完
成する。
マスクとしてチタンタングステン膜12をドライエツチ
ングする。これにより、金による半導体装置の配線が完
成する。
上述の如く、本実施例においては、金のエツチングを行
う必要がないため、所定の厚さを有すると共に微細な配
線を、優れた再現性で形成できる。
う必要がないため、所定の厚さを有すると共に微細な配
線を、優れた再現性で形成できる。
第2図(a)乃至(h)は本発明の第2の実施例方法を
工程順に示す断面図である。
工程順に示す断面図である。
先ず、第2図(a)に示すように、半導体基板21上に
チタン膜22を形成し、このチタン膜22上に窒化チタ
ン膜23を形成する。
チタン膜22を形成し、このチタン膜22上に窒化チタ
ン膜23を形成する。
次に、第2図(b)に示すように、全面に常圧CVDに
より酸化膜24を約1μmの厚さに形成する。
より酸化膜24を約1μmの厚さに形成する。
次に、第2図(C)に示すように、酸化膜24上にフォ
トレジスト25を塗布した後、リングラフィによりフォ
トレジスト25を所定の配線パターン形状に開口し、配
線のネガパターンを形成する。このとき、第1の実施例
と同様に、イメージリバーサル法を使用して開口部断面
を逆テーパー状にすることが好ましい。
トレジスト25を塗布した後、リングラフィによりフォ
トレジスト25を所定の配線パターン形状に開口し、配
線のネガパターンを形成する。このとき、第1の実施例
と同様に、イメージリバーサル法を使用して開口部断面
を逆テーパー状にすることが好ましい。
次に、第2図(d)に示すように、フォトレジスト25
をマスクとして酸化膜24を所定の配線パターンに従っ
て開口する。その後、フッ酸処理を短時間行い、フォト
レジスト25のエッヂ部26を開口部に最も突出した形
状になるようにする。
をマスクとして酸化膜24を所定の配線パターンに従っ
て開口する。その後、フッ酸処理を短時間行い、フォト
レジスト25のエッヂ部26を開口部に最も突出した形
状になるようにする。
次に、第2図(e)に示すように、スパッタリングによ
り全面に銅を約0.1μmの厚さに被着して、第1の銅
膜27を形成する。これにより、窒化チタン膜23上に
所定の配線パターンで第1の銅膜27が被着する。
り全面に銅を約0.1μmの厚さに被着して、第1の銅
膜27を形成する。これにより、窒化チタン膜23上に
所定の配線パターンで第1の銅膜27が被着する。
次に、第2図(f)に示すように、フォトレジスト25
を剥離することにより、フォトレジスト25上に形成さ
れた不用部分の第1の銅膜27を除去する。
を剥離することにより、フォトレジスト25上に形成さ
れた不用部分の第1の銅膜27を除去する。
次に、第2図(g)に示すように、銅の電解めっきを行
い、酸化膜24の開口部を埋込んで第2の銅膜29を形
成する。
い、酸化膜24の開口部を埋込んで第2の銅膜29を形
成する。
次いで、第2図(h)に示すように、酸化膜24をエツ
チング除去する。その後、第2の銅膜29をマスクとし
て四塩化炭素ガスを使用したドライエツチングを施しチ
タン膜22及び窒化チタン膜23の不用部分を除去する
ことにより、半導体の配線が完成する。
チング除去する。その後、第2の銅膜29をマスクとし
て四塩化炭素ガスを使用したドライエツチングを施しチ
タン膜22及び窒化チタン膜23の不用部分を除去する
ことにより、半導体の配線が完成する。
本実施例においては、銅による所定厚さの配線を形成す
ることができる。そして、この配線は第1の実施例と同
様に、極めて優れた再現性で形成できる。
ることができる。そして、この配線は第1の実施例と同
様に、極めて優れた再現性で形成できる。
なお、本発明において使用できる配線材としては、上述
の金及び銅に限定されるものではなく、電解めっきが可
能な金属であれば、殆どの金属を配線として使用できる
。
の金及び銅に限定されるものではなく、電解めっきが可
能な金属であれば、殆どの金属を配線として使用できる
。
[発明の効果コ
以上説明したように本発明方法によれば、所定の金属の
ネガパターンのフォトレジストをマスクとしてマスク膜
をエツチングした後、スパッタリングにより第1の金属
膜を形成し、不用部分の第1の金属膜を除去して、残存
した第1の金属膜上に第2の金属膜をめっきして配線を
形成するから、所定の厚さの微細な配線を、優れた再現
性で形成できる。これにより、エレクトロマイグレーシ
ーン及びストレスマイグレーシーンに対して優れた耐性
を有する金属の配線を形成することができる。
ネガパターンのフォトレジストをマスクとしてマスク膜
をエツチングした後、スパッタリングにより第1の金属
膜を形成し、不用部分の第1の金属膜を除去して、残存
した第1の金属膜上に第2の金属膜をめっきして配線を
形成するから、所定の厚さの微細な配線を、優れた再現
性で形成できる。これにより、エレクトロマイグレーシ
ーン及びストレスマイグレーシーンに対して優れた耐性
を有する金属の配線を形成することができる。
第1図(a)乃至(h)は本発明の第1の実施例方法を
工程順に示す断面図、第2図(a)乃至(h)は本発明
の第2の実施例方法を工程順に示す断面図、第3図(a
)、(b)は従来の半導体装置の配線形成方法を工程順
に示す断面図、第4図は従来の別の半導体装置の配線形
成方法を工程順に示す断面図、第5図は従来の方法の問
題点を示す断面図である。 1t、21.31;41;半導体基板、12゜33.4
2;チタンタングステン合金膜、13;スピンオングラ
ス膜、14.25,34.44;フォトレジスト、15
.28;エッヂ部、1θ。 43;第1の金膜、19,45;第2の金膜、22;チ
タン膜、23;窒化チタン膜、24;酸化膜、27;第
1の銅膜、29;第2の銅膜、35;金膜
工程順に示す断面図、第2図(a)乃至(h)は本発明
の第2の実施例方法を工程順に示す断面図、第3図(a
)、(b)は従来の半導体装置の配線形成方法を工程順
に示す断面図、第4図は従来の別の半導体装置の配線形
成方法を工程順に示す断面図、第5図は従来の方法の問
題点を示す断面図である。 1t、21.31;41;半導体基板、12゜33.4
2;チタンタングステン合金膜、13;スピンオングラ
ス膜、14.25,34.44;フォトレジスト、15
.28;エッヂ部、1θ。 43;第1の金膜、19,45;第2の金膜、22;チ
タン膜、23;窒化チタン膜、24;酸化膜、27;第
1の銅膜、29;第2の銅膜、35;金膜
Claims (1)
- (1)半導体基板上に導電性のバリヤメタル膜を形成す
る工程と、このバリヤメタル膜上に絶縁性のマスク膜を
形成する工程と、このマスク膜上にフォトレジストによ
る所定の配線のネガパターンを形成する工程と、このフ
ォトレジストをマスクとして前記マスク膜を選択的にエ
ッチング除去する工程と、全面にスパッタリングにより
第1の金属膜を被着する工程と、前記フォトレジストを
除去すると共にこのフォトレジスト上の前記第1の金属
膜を除去する工程と、残存した第1の金属膜上に第2の
金属膜をめっき法により形成する工程と、前記マスク膜
を除去する工程と、前記第2の金属膜をマスクとして前
記バリヤメタル膜をエッチングする工程とを有すること
を特徴とする半導体装置の配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1048926A JP2876615B2 (ja) | 1989-02-28 | 1989-02-28 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1048926A JP2876615B2 (ja) | 1989-02-28 | 1989-02-28 | 半導体装置の配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02228031A true JPH02228031A (ja) | 1990-09-11 |
JP2876615B2 JP2876615B2 (ja) | 1999-03-31 |
Family
ID=12816865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1048926A Expired - Lifetime JP2876615B2 (ja) | 1989-02-28 | 1989-02-28 | 半導体装置の配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2876615B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08339975A (ja) * | 1995-06-13 | 1996-12-24 | Nec Corp | 半導体装置の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6231117A (ja) * | 1985-08-02 | 1987-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS63127550A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-02-28 JP JP1048926A patent/JP2876615B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6231117A (ja) * | 1985-08-02 | 1987-02-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS63127550A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08339975A (ja) * | 1995-06-13 | 1996-12-24 | Nec Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2876615B2 (ja) | 1999-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5316974A (en) | Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer | |
US4933303A (en) | Method of making self-aligned tungsten interconnection in an integrated circuit | |
US4917759A (en) | Method for forming self-aligned vias in multi-level metal integrated circuits | |
US5369053A (en) | Method for patterning aluminum metallizations | |
US5609775A (en) | Dry etch process for titanium-tungsten films | |
EP0140817A2 (en) | Recessed metallization | |
JP2003060031A (ja) | 半導体装置及びその製造方法。 | |
US4451554A (en) | Method of forming thin-film pattern | |
US5340773A (en) | Method of fabricating a semiconductor device | |
JPH09139386A (ja) | 非平面層の平坦化方法 | |
JP2518391B2 (ja) | 半導体装置の銅配線形成方法 | |
JP2876615B2 (ja) | 半導体装置の配線形成方法 | |
US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
JPS62242337A (ja) | 多層配線用金属膜の形成方法 | |
JPH0338041A (ja) | 半導体装置の製造方法 | |
JP3424210B2 (ja) | 半導体装置およびその製造方法 | |
JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
JPH04102331A (ja) | 半導体装置の製造方法 | |
JP2900471B2 (ja) | 半導体装置の銅配線形成方法 | |
JP3211287B2 (ja) | 半導体装置の製造方法 | |
JP3135020B2 (ja) | 多層配線構造の製造方法 | |
JPH04150034A (ja) | 半導体装置の製造方法 | |
JPH06295906A (ja) | 半導体装置の製造方法 | |
JPH0799199A (ja) | 半導体装置の製造方法 | |
JP2699498B2 (ja) | 半導体装置の製造方法 |