JPS6231117A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6231117A
JPS6231117A JP17151885A JP17151885A JPS6231117A JP S6231117 A JPS6231117 A JP S6231117A JP 17151885 A JP17151885 A JP 17151885A JP 17151885 A JP17151885 A JP 17151885A JP S6231117 A JPS6231117 A JP S6231117A
Authority
JP
Japan
Prior art keywords
thin film
metal
metal thin
wiring
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17151885A
Other languages
English (en)
Inventor
Katsunori Nishii
勝則 西井
Takeshi Uenoyama
雄 上野山
Takeshi Konuma
小沼 毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17151885A priority Critical patent/JPS6231117A/ja
Publication of JPS6231117A publication Critical patent/JPS6231117A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、特に厚膜メッキ
金属配線の製造方法に関するものである。
従来の技術 近年、半導体はますます進歩し、高集積度で高速動作を
月相したLSIが開発されている。高速動作を要求され
るLSIでは、デバイスの高速性はもちろんのこと、配
線抵抗による遅延が大きな問題となり、配線抵抗を減少
させるため、配線膜厚を増大させることが不可欠となっ
ている。そこで厚膜配線を形成する方法としてメッキに
よる配線形成方法がある。
第4図は従来のメッキ法による配線金属の製造方法を説
明する工程図である。基板1上の全面に金属膜2、例え
ばTl /A u を蒸着によ層形成す(2L)。
次に所望のパターンをフォトレジスト3の抜きパターン
で形成する(b)。その後、メッキによシレジストパタ
ーン部に選択的にメッキ金属4例えばAuを形成する(
C)。次に7オトレジスト3を除去し、メッキパターン
部以外の金属膜2をイオンミリングで除去し、メッキ配
線金属5を形成する(d)。
このようにして厚膜の配線金属パターンを形成すること
ができる。
発明が解決しようとする問題点 しかし従来の製造方法では、選択メッキ後の不要な金属
を除去する工程において、基板全面をエツチングし、不
要金属のエツチングだけでな・く、メッキで形成した配
線金属をも少しエツチングしなければならなかった。そ
のため、ウェットエッチ例えば第1の金属表面がAuで
はKIエツチング液を用いた場合配線金属幅が減少する
という問題があった。また、ドライエツチングではイオ
ンミリングによるエツチングがあるか、これは基板への
ダメージが考えられ好ましい方法とはいえない。
問題点を解決するための手段 前記問題点を解決するために、本発明は、基板上全面に
第1の金属薄膜を形成する工程と、第1の金属薄膜上に
第2の金属薄膜で所望のパターンを形成する工程と、前
記第1の金属薄膜の表面を変質させ絶縁薄膜に変換する
工程と、第2の金属薄膜上にメッキ金属を選択的に形成
する工程と、前記第1の金属薄膜およびその表面の絶縁
薄膜を除去する工程からなるものである。
作用 本発明は上記した構成によシ、メッキ金属配線形成時に
、基板表面のメッキ電極用金属薄膜の除去を、メッキ金
属のエツチングによる膜減シ、パターン幅の減少を伴う
ことなく、また容易に行うことができる。
実施例 第1図へ〜eは本発明の半導体装置の製造方法の一実施
例を示す工程図である。第1図において11は基板、1
2は第1の金属薄膜、13は第2の金属薄膜(金属薄膜
層を含む)、14は第1の金属薄膜12の表面を変質さ
せた絶縁薄膜層、15はメッキ金属である。基板11上
に第1の金属薄膜12、例えばTiを1oOo八基板へ
1全面に形成する(&)。次に所望の配線パターンに第
2の金属薄膜12、例えばムUを1000人リフトオフ
法で形成する(′b)。その後、基板を酸素プラズマ中
、(200W、5分間)処理を行い、第1の金属薄膜1
2のTiの表面層を配化させTi酸化物の絶縁薄膜層1
4を形成する(C)。次に全面をAuメッキすればムU
配線パターン上のみメッキされメッキ金属16が形成さ
れる(d)。その後、全面6cy4 でリアクティブイ
オンエツチングし、第1の金属薄膜12および第1の金
属表面の絶縁薄膜層14を除去すると所望のメッキ金属
配線が形成できる(6)。
なお、本実施例では、第1の金属にT1を用いたが、こ
れは、Or、Ni等の酸化されやすい金属を用いてもよ
い。
また、本実施例では、酸化により絶縁薄膜層を形成した
が、窒化膜等の他の絶縁膜を形成しても1″′・   
                  4さらに、本実
施例では、メッキ後第1の金属薄膜およびその表面絶縁
膜層を除去し、配線を分離すようにさらに酸化を行って
、第1の金属薄膜12をすべて酸化膜とし絶縁膜16と
して、配線間の分離を行ってもよい。なお第1の金属に
Tiを用いた場合の酸素プラズマ時間と酸化膜厚の関係
を第3図に示す。この時のプラズマ条件は、02流量2
55ccn O2圧力0,2 TOrX”パワー20゜
Wである。
また、本実施例ではムUメッキによる配線を形成したが
、他のメッキ金属を用いてもさしつかえない。
発明の効果 以上のように、本発明によれば厚膜メッキ金属配線形成
時のメッキ電極用薄膜金属の除去を、メッキ金属のエツ
チングによる膜減シ、パターン幅の減少を伴うことなく
、また容易に行うことができる。
【図面の簡単な説明】
第1図は本発明の実施例における半導体装置の製造方法
を示す工程図、第2図は本発明の他の実第3図は酸素プ
ラズマ処理時間とTi酸化膜厚との関係を示す特性図、
第4図は従来の半導体装置の製造方法を示す工程図であ
る。 11・・・・・・基板、12・・・・・・第1の金属薄
膜、13・・・・・・第2の金属薄膜、14・・・・・
・絶縁薄膜層、15・・・・・・メッキ金属。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名f5
−−−メ、千賢為 ε−12図                  イc
−1色114第 3 図 フ′ラス゛7舛捏■8μ5 (分) 第 4 図

Claims (4)

    【特許請求の範囲】
  1. (1)基板上全面に第1の金属薄膜を形成する工程と、
    前記第1の金属薄膜上に第2の金属薄膜で所望のパター
    ンを形成する工程と、前記第1の金属薄膜の表面を変質
    させ絶縁薄膜に変換する工程と、前記第2の金属薄膜上
    にメッキ金属を選択的に形成する工程と、前記第1の金
    属薄膜およびその表面の絶縁薄膜を除去する工程を有し
    てなる半導体装置の製造方法。
  2. (2)第1の金属薄膜がTiである特許請求の範囲第1
    項記載の半導体装置の製造方法。
  3. (3)第1の金属薄膜の表面を酸化させて絶縁薄膜とす
    る特許請求の範囲第1項記載の半導体装置の製造方法。
  4. (4)第1の金属薄膜の表面をO_2プラズマ中で酸化
    させ絶縁薄膜とする特許請求の範囲第1項記載の半導体
    装置の製造方法。
JP17151885A 1985-08-02 1985-08-02 半導体装置の製造方法 Pending JPS6231117A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17151885A JPS6231117A (ja) 1985-08-02 1985-08-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17151885A JPS6231117A (ja) 1985-08-02 1985-08-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6231117A true JPS6231117A (ja) 1987-02-10

Family

ID=15924600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17151885A Pending JPS6231117A (ja) 1985-08-02 1985-08-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6231117A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228031A (ja) * 1989-02-28 1990-09-11 Nec Corp 半導体装置の配線形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228031A (ja) * 1989-02-28 1990-09-11 Nec Corp 半導体装置の配線形成方法

Similar Documents

Publication Publication Date Title
JP3413020B2 (ja) 半導体装置の製造方法
JPH04290232A (ja) 溝埋込み配線形成方法
KR900005625A (ko) 다층레지스터를 이용한 자기정합형 갈륨비소 전계효과 트랜지스터의 제조방법
JPH05206135A (ja) 半導体装置の製造方法
JPS5972133A (ja) 半導体素子基板の金属電極膜形成方法
JPS6231117A (ja) 半導体装置の製造方法
JP3941629B2 (ja) 金属配線のエッチング方法
JPS6039848A (ja) 半導体装置の製造方法
JPS59141222A (ja) 半導体装置の製造方法
JPS62211935A (ja) 配線層の形成方法
JPH022125A (ja) 半導体装置のスルーホール形成方法
JPH0485829A (ja) 半導体装置及びその製造方法
JPS6286715A (ja) 半導体装置の製造方法
JPH023926A (ja) 配線の形成方法
JP2699498B2 (ja) 半導体装置の製造方法
JPS59150421A (ja) 半導体装置の製造方法
JPS6143484A (ja) 半導体装置の電極形成方法
JPS63161646A (ja) 半導体装置の製造方法
JPH01143236A (ja) 半導体装置の製造方法
JPS60244075A (ja) E/d構成集積回路の製造方法
JPS628030B2 (ja)
JPH04196429A (ja) 半導体集積回路装置の製造方法
JPH0334319A (ja) 半導体装置の製造方法
JPH0794514A (ja) 半導体装置およびその製造方法
JPH04267523A (ja) 半導体装置の製造方法