JP3135020B2 - 多層配線構造の製造方法 - Google Patents
多層配線構造の製造方法Info
- Publication number
- JP3135020B2 JP3135020B2 JP05327204A JP32720493A JP3135020B2 JP 3135020 B2 JP3135020 B2 JP 3135020B2 JP 05327204 A JP05327204 A JP 05327204A JP 32720493 A JP32720493 A JP 32720493A JP 3135020 B2 JP3135020 B2 JP 3135020B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring pattern
- forming
- wiring
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の多層配線
構造の製造方法に関し、特に、信頼性が高い半導体装置
の多層配線構造の製造方法に関する。
構造の製造方法に関し、特に、信頼性が高い半導体装置
の多層配線構造の製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化の進展に伴って、
素子間の配線パターンを２層以上に多層化する、いわゆ
る多層配線構造が採用される。従来、半導体装置におけ
る多層配線の形成は、例えば図４及び図５に示す工程段
階を経て行われていた。
素子間の配線パターンを２層以上に多層化する、いわゆ
る多層配線構造が採用される。従来、半導体装置におけ
る多層配線の形成は、例えば図４及び図５に示す工程段
階を経て行われていた。
【０００３】まず、図４（ａ）に示すように、半導体基
板２００上にアルミニウム又はアルミニウム合金膜（以
下、アルミニウム合金膜と呼ぶ）２０１をスパッタ法に
より形成する。続いて、アルミニウム合金膜２０１上に
フォトレジスト２０２を塗布し、公知のリソグラフィー
技術および反応性イオンエッチング（ＲＩＥ）法を用い
て、同図（ｂ）に示すように、下層配線（第１層配線）
パターン２０３を形成する。
板２００上にアルミニウム又はアルミニウム合金膜（以
下、アルミニウム合金膜と呼ぶ）２０１をスパッタ法に
より形成する。続いて、アルミニウム合金膜２０１上に
フォトレジスト２０２を塗布し、公知のリソグラフィー
技術および反応性イオンエッチング（ＲＩＥ）法を用い
て、同図（ｂ）に示すように、下層配線（第１層配線）
パターン２０３を形成する。
【０００４】次に、フォトレジスト２０２を除去した後
に、図２（ｃ）に示すように、下層配線パターン２０３
上に層間絶縁膜２０４をＣＶＤ法により形成する。さ
らに、同図（ｄ）に示すように、層間絶縁膜２０４上に
フォトレジスト２０５を塗布し、フォトリソグラフィー
技術を用いて、配線間接続孔（以下、スルーホールとい
う）のための開口パターンを形成する。
に、図２（ｃ）に示すように、下層配線パターン２０３
上に層間絶縁膜２０４をＣＶＤ法により形成する。さ
らに、同図（ｄ）に示すように、層間絶縁膜２０４上に
フォトレジスト２０５を塗布し、フォトリソグラフィー
技術を用いて、配線間接続孔（以下、スルーホールとい
う）のための開口パターンを形成する。
【０００５】次に、図５（ｅ）に示すように、フォトレ
ジスト２０５をマスクとして、層間絶縁膜２０４をエッ
チングし、スルーホールのための開口を形成する。さら
に、フォトレジスト２０５を除去した後に、図５（ｆ）
に示すように、上層配線（第２の配線）パターン２０６
を形成する。上層配線パターン２０６と下層配線パター
ン２０３とはスルーホールによって接続される。
ジスト２０５をマスクとして、層間絶縁膜２０４をエッ
チングし、スルーホールのための開口を形成する。さら
に、フォトレジスト２０５を除去した後に、図５（ｆ）
に示すように、上層配線（第２の配線）パターン２０６
を形成する。上層配線パターン２０６と下層配線パター
ン２０３とはスルーホールによって接続される。
【０００６】
【発明が解決しようとする課題】多層配線構造を形成す
るためには、一般に、スルーホールのための開口をエッ
チングで形成する際にＣＦ4 やＣＨＦ3 等のフロロカー
ボン系ガスを使用する。このため、下層のアルミニウム
配線とエッチングガス中のフッ素とが反応し、アルミニ
ウムフッ化物を主成分とする生成物が下層配線上に堆積
する。この堆積物の存在は、多層配線構造における上層
−下層配線パターン間の良好な導通に妨げとなり、半導
体装置の信頼性を低下させるという問題があった。
るためには、一般に、スルーホールのための開口をエッ
チングで形成する際にＣＦ4 やＣＨＦ3 等のフロロカー
ボン系ガスを使用する。このため、下層のアルミニウム
配線とエッチングガス中のフッ素とが反応し、アルミニ
ウムフッ化物を主成分とする生成物が下層配線上に堆積
する。この堆積物の存在は、多層配線構造における上層
−下層配線パターン間の良好な導通に妨げとなり、半導
体装置の信頼性を低下させるという問題があった。
【０００７】上記のような問題を解決する手段として、
上層配線パターンを形成する前にＡｒスパッタによるエ
ッチングで下層配線上の堆積物層を除去し、配線表面を
清浄にする方法がある。しかし、このとき、上部の層間
絶縁膜をも同時にスパッタリングすることが避けられ
ず、酸化膜系の堆積物が下層配線の表面に付着し、結果
として、上層配線との導通を妨げてしまうという問題が
あった。
上層配線パターンを形成する前にＡｒスパッタによるエ
ッチングで下層配線上の堆積物層を除去し、配線表面を
清浄にする方法がある。しかし、このとき、上部の層間
絶縁膜をも同時にスパッタリングすることが避けられ
ず、酸化膜系の堆積物が下層配線の表面に付着し、結果
として、上層配線との導通を妨げてしまうという問題が
あった。
【０００８】また、従来技術においては、半導体装置の
微細化が進むと、いきおいスルーホールの断面積も小さ
くなるため、スルーホール抵抗が増加し、所望の半導体
装置特性を得るのが困難になるという問題があった。こ
のような配線間抵抗を低減する方法としては、例えば、
特開平３−８２０３２号公報や特開昭６４−１１３４５
号公報に記載の技術がある。
微細化が進むと、いきおいスルーホールの断面積も小さ
くなるため、スルーホール抵抗が増加し、所望の半導体
装置特性を得るのが困難になるという問題があった。こ
のような配線間抵抗を低減する方法としては、例えば、
特開平３−８２０３２号公報や特開昭６４−１１３４５
号公報に記載の技術がある。
【０００９】上記特開平３−８２０３２号公報に記載の
技術では、下層配線パターンを高融点金属／Ａｌ合金か
ら成る積層構造とし、スルーホールのための開口形成時
に下層配線パターン内の上層の高融点金属層を除去する
ことで、上層配線パターン内のＡｌ合金層と下層配線パ
ターン内のＡｌ合金層とを直接に接触させて、スルーホ
ール部の低抵抗化を計る。しかし、この方法を用いて
も、低抵抗のアルミニウム合金相互の接触面積はスルー
ホール部の断面積で決るので、スルーホールの微細化が
進むと配線の高抵抗化は避けられない。
技術では、下層配線パターンを高融点金属／Ａｌ合金か
ら成る積層構造とし、スルーホールのための開口形成時
に下層配線パターン内の上層の高融点金属層を除去する
ことで、上層配線パターン内のＡｌ合金層と下層配線パ
ターン内のＡｌ合金層とを直接に接触させて、スルーホ
ール部の低抵抗化を計る。しかし、この方法を用いて
も、低抵抗のアルミニウム合金相互の接触面積はスルー
ホール部の断面積で決るので、スルーホールの微細化が
進むと配線の高抵抗化は避けられない。
【００１０】また、前記特開昭６４−１１３４５号公報
に記載の技術では、スルーホールのための開口形成時
に、下層配線パターンの表面を所定の深さまでエッチン
グし、下層配線パターン上の高抵抗層を除去した後に、
上層配線パターンを形成することで、スルーホール部の
低抵抗化を計る。ところが、下層配線パターンの表面を
エッチングする際にエッチング深さ（エッチング量）の
制御が困難なため、得られるスルーホール抵抗について
再現性に乏しいという問題がある。
に記載の技術では、スルーホールのための開口形成時
に、下層配線パターンの表面を所定の深さまでエッチン
グし、下層配線パターン上の高抵抗層を除去した後に、
上層配線パターンを形成することで、スルーホール部の
低抵抗化を計る。ところが、下層配線パターンの表面を
エッチングする際にエッチング深さ（エッチング量）の
制御が困難なため、得られるスルーホール抵抗について
再現性に乏しいという問題がある。
【００１１】上記に鑑み、本発明は、微細な配線パター
ンを有する多層配線構造についてもスルーホール部の低
抵抗化が容易であると共に、その信頼性も高い多層配線
構造の製造方法を提供することを目的とする。
ンを有する多層配線構造についてもスルーホール部の低
抵抗化が容易であると共に、その信頼性も高い多層配線
構造の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の多層配線構造の製造方法は、アルミニウム
又はアルミニウム合金を含む第１導電材料層及び前記第
１導電材料層の下層にあり高融点金属からなる第２導電
材料層を有する積層構造の第１の配線パターンを形成す
る工程と、第１の配線パターンを覆って層間絶縁膜を形
成する工程と、層間絶縁膜の上にスルーホールのレジス
トパターンを有するフォトレジストを形成する工程と、
フォトレジストをマスクにして層間絶縁膜を第１の配線
パターンの上面が露出するまで選択的に除去してスルー
ホールを形成する工程と、酸素プラズマによるドライア
ッシング処理または有機溶剤によるウェット処理により
フォトレジスト及び前記スルーホール内の堆積物を除去
する工程と、スルーホールが形成された層間絶縁膜をマ
スクとして第１の配線パターンを第２導電材料層の上面
までフッ素を含まない塩素系ガスを用いてエッチングす
る工程と、スルーホール内及び層間絶縁膜上に第２の配
線パターンを形成する工程とを有し、スルーホールの側
壁で第２の配線パターンと第１導電材料層とが電気的に
接触し、スルーホールの底部で第２の配線パターンと第
２導電材料層とが電気的に接触することを特徴とする。
に、本発明の多層配線構造の製造方法は、アルミニウム
又はアルミニウム合金を含む第１導電材料層及び前記第
１導電材料層の下層にあり高融点金属からなる第２導電
材料層を有する積層構造の第１の配線パターンを形成す
る工程と、第１の配線パターンを覆って層間絶縁膜を形
成する工程と、層間絶縁膜の上にスルーホールのレジス
トパターンを有するフォトレジストを形成する工程と、
フォトレジストをマスクにして層間絶縁膜を第１の配線
パターンの上面が露出するまで選択的に除去してスルー
ホールを形成する工程と、酸素プラズマによるドライア
ッシング処理または有機溶剤によるウェット処理により
フォトレジスト及び前記スルーホール内の堆積物を除去
する工程と、スルーホールが形成された層間絶縁膜をマ
スクとして第１の配線パターンを第２導電材料層の上面
までフッ素を含まない塩素系ガスを用いてエッチングす
る工程と、スルーホール内及び層間絶縁膜上に第２の配
線パターンを形成する工程とを有し、スルーホールの側
壁で第２の配線パターンと第１導電材料層とが電気的に
接触し、スルーホールの底部で第２の配線パターンと第
２導電材料層とが電気的に接触することを特徴とする。
【００１３】
【００１４】
【００１５】
【作用】本発明の多層配線構造の製造方法では、最上部
の層がアルミニウム又はアルミニウム系合金からなり、
かつ最上部以外の１つの層が高融点金属からなる、少な
くとも２層を含む積層構造の第１の配線パターンを下層
配線として用いる。したがって、スルーホール部の開口
を形成するための層間絶縁膜のエッチングの後、例え
ば、第１の配線層の最上層部のアルミニウム系合金膜
を、フッ素を含まない塩素系ガスを用いてエッチングで
きる。このように、フッ素を含まない塩素系ガス等によ
るエッチングを行うと、エッチング後の下層配線表面
にアルミニウムフッ化物がほとんど生成せず、また、
高融点金属がストッパーとなるため、エッチング深さに
対する制御性の良いエッチングが可能となる。
の層がアルミニウム又はアルミニウム系合金からなり、
かつ最上部以外の１つの層が高融点金属からなる、少な
くとも２層を含む積層構造の第１の配線パターンを下層
配線として用いる。したがって、スルーホール部の開口
を形成するための層間絶縁膜のエッチングの後、例え
ば、第１の配線層の最上層部のアルミニウム系合金膜
を、フッ素を含まない塩素系ガスを用いてエッチングで
きる。このように、フッ素を含まない塩素系ガス等によ
るエッチングを行うと、エッチング後の下層配線表面
にアルミニウムフッ化物がほとんど生成せず、また、
高融点金属がストッパーとなるため、エッチング深さに
対する制御性の良いエッチングが可能となる。
【００１６】従って、本発明では、従来技術で問題とな
っていた、アルミニウムフッ化物を主成分とする生成物
が上層−下層配線間の接触部に堆積することが避けら
れ、このため、半導体装置の信頼性低下を防ぐことがで
きる。また、従来技術では、図６（ａ）に示すように、
上層−下層配線間の接触部がスルーホール底部３０４の
みであったのに比して、本発明においては、同図（ｂ）
に示すように、スルーホール底部３０４に加え、スルー
ホール部の側壁３０５も接触部となるため、上層−下層
配線間における接触面積が増加し、半導体装置の微細化
により生ずるスルーホール部の抵抗の増加を抑えること
ができる。
っていた、アルミニウムフッ化物を主成分とする生成物
が上層−下層配線間の接触部に堆積することが避けら
れ、このため、半導体装置の信頼性低下を防ぐことがで
きる。また、従来技術では、図６（ａ）に示すように、
上層−下層配線間の接触部がスルーホール底部３０４の
みであったのに比して、本発明においては、同図（ｂ）
に示すように、スルーホール底部３０４に加え、スルー
ホール部の側壁３０５も接触部となるため、上層−下層
配線間における接触面積が増加し、半導体装置の微細化
により生ずるスルーホール部の抵抗の増加を抑えること
ができる。
【００１７】
【参考例】以下、図面を参照して本発明を更に説明す
る。（参考例）本発明の参考例を図１及び図２を参照し
て説明する。これらの図は、本参考例の多層配線構造を
製造する方法における各工程段階毎の断面図である。ま
ず、図１（ａ）に示すように、半導体基板１００上に、
タングステン膜１０１をＣＶＤ法あるいはスパッタ法に
より形成する。このタングステン膜１０１上にＡｌ−Ｓ
ｉ−Ｃｕ合金膜１０２をスパッタ法により形成し、Ａｌ
−Ｓｉ−Ｃｕ膜１０２とタングステン膜１０１から成る
積層膜構造の下層配線膜を形成する。
る。（参考例）本発明の参考例を図１及び図２を参照し
て説明する。これらの図は、本参考例の多層配線構造を
製造する方法における各工程段階毎の断面図である。ま
ず、図１（ａ）に示すように、半導体基板１００上に、
タングステン膜１０１をＣＶＤ法あるいはスパッタ法に
より形成する。このタングステン膜１０１上にＡｌ−Ｓ
ｉ−Ｃｕ合金膜１０２をスパッタ法により形成し、Ａｌ
−Ｓｉ−Ｃｕ膜１０２とタングステン膜１０１から成る
積層膜構造の下層配線膜を形成する。
【００１８】次に、積層膜上にフォトレジスト１０３を
塗布し、公知のフォトリソグラフィー技術および反応性
イオンエッチング（ＲＩＥ）法を用いて、図１（ｂ）に
示すように、Ａｌ−Ｓｉ−Ｃｕ膜１０５／タングステン
膜１０４からなる積層構造の下層配線パターン１０６を
形成する。
塗布し、公知のフォトリソグラフィー技術および反応性
イオンエッチング（ＲＩＥ）法を用いて、図１（ｂ）に
示すように、Ａｌ−Ｓｉ−Ｃｕ膜１０５／タングステン
膜１０４からなる積層構造の下層配線パターン１０６を
形成する。
【００１９】続いて、図１（ｃ）に示すように、下層配
線パターン１０６上に層間絶縁膜を成す二酸化シリコン
膜１０７をＣＶＤ法により形成する。次に、二酸化シリ
コン膜１０７上にフォトレジストを塗布し、公知のフォ
トリソグラフィー技術を用いて、同図（ｄ）に示すよう
に、スルーホールのためのレジストパターンを有するフ
ォトレジスト１０８を形成する。
線パターン１０６上に層間絶縁膜を成す二酸化シリコン
膜１０７をＣＶＤ法により形成する。次に、二酸化シリ
コン膜１０７上にフォトレジストを塗布し、公知のフォ
トリソグラフィー技術を用いて、同図（ｄ）に示すよう
に、スルーホールのためのレジストパターンを有するフ
ォトレジスト１０８を形成する。
【００２０】さらに、図２（ｅ）に示すように、フォト
レジスト１０８をマスクとして、二酸化シリコン膜１０
７をＲＩＥ法により選択除去し、スルーホールのための
開口を形成する。引き続き、同図（ｆ）に示すように、
フッ素を含まない塩素系ガス（例えば、ＢＣl3 ／Ｃl
2 ）を用いたＲＩＥ法により、下層配線パターン１０６
内の上層のＡｌ−Ｓｉ−Ｃｕ合金膜１０５を、その下層
のタングステン膜１０４をストッパーとして除去する。
この場合、上層−下層配線間の接触部となる下層配線パ
ターン１０６内の上層のＡｌ−Ｓｉ−Ｃｕ膜１０５の孔
の側壁１０９および下層のタングステン膜１０４の上表
面１１０には、アルミニウムフッ化物を主成分とする堆
積物がほとんど存在しないため、従来技術で見られたよ
うな接触不良のおそれはない。
レジスト１０８をマスクとして、二酸化シリコン膜１０
７をＲＩＥ法により選択除去し、スルーホールのための
開口を形成する。引き続き、同図（ｆ）に示すように、
フッ素を含まない塩素系ガス（例えば、ＢＣl3 ／Ｃl
2 ）を用いたＲＩＥ法により、下層配線パターン１０６
内の上層のＡｌ−Ｓｉ−Ｃｕ合金膜１０５を、その下層
のタングステン膜１０４をストッパーとして除去する。
この場合、上層−下層配線間の接触部となる下層配線パ
ターン１０６内の上層のＡｌ−Ｓｉ−Ｃｕ膜１０５の孔
の側壁１０９および下層のタングステン膜１０４の上表
面１１０には、アルミニウムフッ化物を主成分とする堆
積物がほとんど存在しないため、従来技術で見られたよ
うな接触不良のおそれはない。
【００２１】最後に、図２（ｇ）に示すように、フォト
レジスト１０８を除去した後、二酸化シリコン膜１０７
上にＡｌ−Ｓｉ−Ｃｕ膜をスパッタ法により形成する。
このＡｌ−Ｓｉ−Ｃｕ膜上にフォトレジストを塗布し、
公知のリソグラフィー技術およびＲＩＥ法により、上層
配線パターン１１１を形成する。これにより、本参考例
の多層配線構造が得られる。
レジスト１０８を除去した後、二酸化シリコン膜１０７
上にＡｌ−Ｓｉ−Ｃｕ膜をスパッタ法により形成する。
このＡｌ−Ｓｉ−Ｃｕ膜上にフォトレジストを塗布し、
公知のリソグラフィー技術およびＲＩＥ法により、上層
配線パターン１１１を形成する。これにより、本参考例
の多層配線構造が得られる。
【００２２】（第１の実施例）つぎに、本発明の第１の
実施例の多層配線構造及びその製造方法を図１〜図３を
参照して説明する。本実施例の製造方法の工程は、途中
の工程までは参考例と同様である。即ち、本実施例の多
層配線構造は、図１（ａ）〜（ｄ）及び図２（ｅ）で示
される段階までは、参考例の多層配線構造と全く同様な
工程で製造される。
実施例の多層配線構造及びその製造方法を図１〜図３を
参照して説明する。本実施例の製造方法の工程は、途中
の工程までは参考例と同様である。即ち、本実施例の多
層配線構造は、図１（ａ）〜（ｄ）及び図２（ｅ）で示
される段階までは、参考例の多層配線構造と全く同様な
工程で製造される。
【００２３】参考例の多層配線構造では、図２（ｆ）の
工程段階で、下層配線パターンの最上部のＡｌ−Ｓｉ−
Ｃｕ膜１０５をエッチングする際に、スルーホールのた
めの開口部のエッチング時に使用したフォトレジスト１
０８をマスクとして用いる。しかし、第１の実施例の多
層配線構造の製造方法では、スルーホールのための開口
のエッチング後に、酸素プラズマによるドライアッシン
グ処理または有機溶剤によるウェット処理により、図３
（ｈ）に示すように、フォトレジスト１０８を除去す
る。
工程段階で、下層配線パターンの最上部のＡｌ−Ｓｉ−
Ｃｕ膜１０５をエッチングする際に、スルーホールのた
めの開口部のエッチング時に使用したフォトレジスト１
０８をマスクとして用いる。しかし、第１の実施例の多
層配線構造の製造方法では、スルーホールのための開口
のエッチング後に、酸素プラズマによるドライアッシン
グ処理または有機溶剤によるウェット処理により、図３
（ｈ）に示すように、フォトレジスト１０８を除去す
る。
【００２４】続いて、図３（ｉ）に示すように、二酸化
シリコン膜１０７をマスクとして、下層配線パターン１
０６内の最上部のＡｌ−Ｓｉ−Ｃｕ膜１０５を、フッ素
を含まない塩素系ガス（例えば、ＢＣl3 ／Ｃl2 ）を用
いたＲＩＥ法によりエッチングすることで、Ａl−Ｓi−
Ｃｕ膜に孔を形成する。
シリコン膜１０７をマスクとして、下層配線パターン１
０６内の最上部のＡｌ−Ｓｉ−Ｃｕ膜１０５を、フッ素
を含まない塩素系ガス（例えば、ＢＣl3 ／Ｃl2 ）を用
いたＲＩＥ法によりエッチングすることで、Ａl−Ｓi−
Ｃｕ膜に孔を形成する。
【００２５】次に、二酸化シリコン膜１０７上及び形成
された開口部内にＡｌ−Ｓｉ−Ｃｕ膜をスパッタ法によ
り形成し、次いで、このＡｌ−Ｓｉ−Ｃｕ膜上にフォト
レジストを塗布し、公知のリソグラフィー技術およびＲ
ＩＥ法により、図２（ｇ）に示すＡｌ−Ｓｉ−Ｃｕ膜か
ら成る上層配線パターン１１１を形成することで、最終
的に多層配線構造が得られる。
された開口部内にＡｌ−Ｓｉ−Ｃｕ膜をスパッタ法によ
り形成し、次いで、このＡｌ−Ｓｉ−Ｃｕ膜上にフォト
レジストを塗布し、公知のリソグラフィー技術およびＲ
ＩＥ法により、図２（ｇ）に示すＡｌ−Ｓｉ−Ｃｕ膜か
ら成る上層配線パターン１１１を形成することで、最終
的に多層配線構造が得られる。
【００２６】図７は、上記第１の実施例の作用を説明す
るための、例えば参考例の多層配線構造の断面図であ
る。図７（ａ）に示すように、参考例における層間絶縁
膜４０３をエッチングする時のプロセス条件（エッチン
グガス、処理圧力、高周波電力など）によっては、エッ
チングガス（ＣＦ4 、ＣＨＦ3 など）およびフォトレジ
スト中の炭素に起因するフロロカーボン系の堆積物４０
５が、層間絶縁膜４０３をエッチングして得られた開口
部の内壁に厚く付着する。
るための、例えば参考例の多層配線構造の断面図であ
る。図７（ａ）に示すように、参考例における層間絶縁
膜４０３をエッチングする時のプロセス条件（エッチン
グガス、処理圧力、高周波電力など）によっては、エッ
チングガス（ＣＦ4 、ＣＨＦ3 など）およびフォトレジ
スト中の炭素に起因するフロロカーボン系の堆積物４０
５が、層間絶縁膜４０３をエッチングして得られた開口
部の内壁に厚く付着する。
【００２７】上記のような状態で、続けて下層配線パタ
ーンの最上部のアルミニウム合金層４０２を塩素系ガス
でエッチングすると、図７（ｂ）に示すように、開口部
の内壁には、フロロカーボン系堆積物に加えて、アルミ
ニウムの塩化物やフォトレジストから出される炭素の堆
積物が付着し、さらに強固な堆積物４０６が形成され
る。その結果、続けて行う酸素プラズマによるドライア
ッシング処理や有機溶剤によるウェット処理によるフォ
トレジスト除去工程において、これらの堆積物４０６は
除去困難となり、例えば図７（ｃ）に示すように、堆積
物の残渣４０７がスルーホール開口部内及びその上部に
残される。このような堆積物の残渣４０７は、上層配線
膜形成の際にパーティクル発生の原因となり得るため、
半導体装置の信頼性や生産性の低下を引き起こす。
ーンの最上部のアルミニウム合金層４０２を塩素系ガス
でエッチングすると、図７（ｂ）に示すように、開口部
の内壁には、フロロカーボン系堆積物に加えて、アルミ
ニウムの塩化物やフォトレジストから出される炭素の堆
積物が付着し、さらに強固な堆積物４０６が形成され
る。その結果、続けて行う酸素プラズマによるドライア
ッシング処理や有機溶剤によるウェット処理によるフォ
トレジスト除去工程において、これらの堆積物４０６は
除去困難となり、例えば図７（ｃ）に示すように、堆積
物の残渣４０７がスルーホール開口部内及びその上部に
残される。このような堆積物の残渣４０７は、上層配線
膜形成の際にパーティクル発生の原因となり得るため、
半導体装置の信頼性や生産性の低下を引き起こす。
【００２８】しかし、上記第１の実施例においては、ス
ルーホール開口のための層間絶縁膜のエッチング後に、
一旦、酸素プラズマによるドライアッシング処理や有機
溶剤によるウェット処理により、フォトレジストおよび
フロロカーボン系の堆積物を除去し、その後、層間絶縁
膜をマスクとして下層配線パターンの最上部のアルミニ
ウム合金層をエッチングするため、前述のような強固な
堆積物４０７は発生せず、スルーホール開口部での堆積
物の残渣を防ぐことができる。
ルーホール開口のための層間絶縁膜のエッチング後に、
一旦、酸素プラズマによるドライアッシング処理や有機
溶剤によるウェット処理により、フォトレジストおよび
フロロカーボン系の堆積物を除去し、その後、層間絶縁
膜をマスクとして下層配線パターンの最上部のアルミニ
ウム合金層をエッチングするため、前述のような強固な
堆積物４０７は発生せず、スルーホール開口部での堆積
物の残渣を防ぐことができる。
【００２９】上記参考例や実施例の多層配線構造の製造
方法によれば、下層の配線パターンに、最上部のアルミ
ニウム合金層と下部の高融点金属層とから成る積層構造
を採用し、スルーホール形成のための層間絶縁膜エッチ
ングの後に、下層の配線パターン内の上部のアルミニウ
ム合金を、フッ素を含まない塩素系ガスでエッチングす
る構成を採用する。これにより、下層の配線パターンで
のアルミニウムフッ化物を主成分とする生成物の堆積を
防止することができるため、上層−下層配線パターン間
のスルーホール部での接触不良による半導体装置の信頼
性低下を防ぐことができる。
方法によれば、下層の配線パターンに、最上部のアルミ
ニウム合金層と下部の高融点金属層とから成る積層構造
を採用し、スルーホール形成のための層間絶縁膜エッチ
ングの後に、下層の配線パターン内の上部のアルミニウ
ム合金を、フッ素を含まない塩素系ガスでエッチングす
る構成を採用する。これにより、下層の配線パターンで
のアルミニウムフッ化物を主成分とする生成物の堆積を
防止することができるため、上層−下層配線パターン間
のスルーホール部での接触不良による半導体装置の信頼
性低下を防ぐことができる。
【００３０】また、上層−下層配線パターン間の接触面
として、スルーホール底部に加え、スルーホール側壁を
も利用できるため、上層−下層配線パターン間の接触面
積が増加し、特に微細な配線パターンについても、スル
ーホール抵抗を低減することが可能となる。このため、
半導体装置の高速作動を可能にする。
として、スルーホール底部に加え、スルーホール側壁を
も利用できるため、上層−下層配線パターン間の接触面
積が増加し、特に微細な配線パターンについても、スル
ーホール抵抗を低減することが可能となる。このため、
半導体装置の高速作動を可能にする。
【００３１】なお、上記実施例の記述は、何れも例示を
目的としてなされたものであり、上記実施例から種々の
修正及び変更を施した多層配線構造の製造方法も、本発
明の範囲に含まれる。例えば、アルミニウム合金層と高
融点金属層との間、或いは、高融点金属の下層に別の導
電材料層を形成することが出来る。また、配線パターン
としては、２層以上の多層構造が採用できる。
目的としてなされたものであり、上記実施例から種々の
修正及び変更を施した多層配線構造の製造方法も、本発
明の範囲に含まれる。例えば、アルミニウム合金層と高
融点金属層との間、或いは、高融点金属の下層に別の導
電材料層を形成することが出来る。また、配線パターン
としては、２層以上の多層構造が採用できる。
【００３２】
【発明の効果】以上説明したように、本発明の多層配線
構造の製造方法によると、スルーホール部にフッ化アル
ミニウム等の生成物の堆積が抑えられ、スルーホール部
の導通が良好になるので、本発明は、半導体装置の信頼
性の向上及びその高速化を容易にした顕著な効果を奏す
る。
構造の製造方法によると、スルーホール部にフッ化アル
ミニウム等の生成物の堆積が抑えられ、スルーホール部
の導通が良好になるので、本発明は、半導体装置の信頼
性の向上及びその高速化を容易にした顕著な効果を奏す
る。
【図１】（ａ）〜（ｄ）は夫々、本発明の参考例および
第１の実施例の多層配線構造の製造工程段階毎の断面
図。
第１の実施例の多層配線構造の製造工程段階毎の断面
図。
【図２】（ｅ）〜（ｇ）は夫々、本発明の参考例および
第１の実施例の多層配線構造の製造工程段階毎の断面
図。
第１の実施例の多層配線構造の製造工程段階毎の断面
図。
【図３】（ｈ）及び（i）は夫々、本発明の第１の実施
例の多層配線構造の製造工程段階毎の断面図。
例の多層配線構造の製造工程段階毎の断面図。
【図４】（ａ）〜（ｄ）は夫々、従来技術を示す多層配
線構造の工程段階毎の断面図。
線構造の工程段階毎の断面図。
【図５】（ｅ）及び（ｆ）は夫々、従来技術を示す多層
配線構造の工程段階毎の断面図。
配線構造の工程段階毎の断面図。
【図６】（ａ）及び（ｂ）は夫々、本発明の効果を説明
するための、従来及び本発明の多層配線構造の模式的斜
視図。
するための、従来及び本発明の多層配線構造の模式的斜
視図。
【図７】本発明の第１の実施例の多層配線構造の作用を
説明するための、多層配線構造の工程段階毎の断面図。
説明するための、多層配線構造の工程段階毎の断面図。
１００ 半導体基板 １０１ タングステン膜 １０２ Ａl−Ｓi−Ｃu合金膜 １０３ フォトレジスト １０４ タングステン層 １０５ Ａl−Ｓi−Ｃu層 １０６ Ａl−Ｓi−Ｃu／タングステン積層構造の下層
配線パターン １０７ 二酸化シリコン膜（層間絶縁膜） １０８ フォトレジスト １０９ 孔側壁 １１０ タングステン層の表面 １１１ Ａl−Ｓi−Ｃu（上層配線）パターン ２００ 半導体基板 ２０１ アルミニウム合金膜 ２０２ フォトレジスト ２０３ 下層配線パターン ２０４ 層間絶縁膜 ２０５ フォトレジスト ２０６ 上層配線パターン ３００ 半導体基板 ３０１ 下層配線パターン ３０２ 層間絶縁膜 ３０３ 上層配線パターン ３０４ 下層配線表面 ３０５ 側壁 ３１０ 高融点金属層 ３１１ アルミニウム合金膜 ４００ 半導体基板 ４０１ タングステン層 ４０２ アルミニウム合金層 ４０３ 二酸化シリコン膜 ４０４ フォトレジスト ４０５ 堆積物 ４０６ 堆積物 ４０７ 堆積物の残渣
配線パターン １０７ 二酸化シリコン膜（層間絶縁膜） １０８ フォトレジスト １０９ 孔側壁 １１０ タングステン層の表面 １１１ Ａl−Ｓi−Ｃu（上層配線）パターン ２００ 半導体基板 ２０１ アルミニウム合金膜 ２０２ フォトレジスト ２０３ 下層配線パターン ２０４ 層間絶縁膜 ２０５ フォトレジスト ２０６ 上層配線パターン ３００ 半導体基板 ３０１ 下層配線パターン ３０２ 層間絶縁膜 ３０３ 上層配線パターン ３０４ 下層配線表面 ３０５ 側壁 ３１０ 高融点金属層 ３１１ アルミニウム合金膜 ４００ 半導体基板 ４０１ タングステン層 ４０２ アルミニウム合金層 ４０３ 二酸化シリコン膜 ４０４ フォトレジスト ４０５ 堆積物 ４０６ 堆積物 ４０７ 堆積物の残渣
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−129447（ＪＰ，Ａ) 特開 昭64−11345（ＪＰ，Ａ) 特開 昭61−58256（ＪＰ，Ａ) 特開 平２−28956（ＪＰ，Ａ) 特開 昭57−210668（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 アルミニウム又はアルミニウム合金を含
む第１導電材料層及び前記第１導電材料層の下層にあり
高融点金属からなる第２導電材料層を有する積層構造の
第１の配線パターンを形成する工程と、前記第１の配線
パターンを覆って層間絶縁膜を形成する工程と、前記層
間絶縁膜の上にスルーホールのレジストパターンを有す
るフォトレジストを形成する工程と、前記フォトレジス
トをマスクにして前記層間絶縁膜を前記第１の配線パタ
ーンの上面が露出するまで選択的に除去してスルーホー
ルを形成する工程と、酸素プラズマによるドライアッシ
ング処理または有機溶剤によるウェット処理により前記
フォトレジスト及び前記スルーホール内の堆積物を除去
する工程と、前記スルーホールが形成された前記層間絶
縁膜をマスクとして前記第１の配線パターンを前記第２
導電材料層の上面までフッ素を含まない塩素系ガスを用
いてエッチングする工程と、前記スルーホール内及び前
記層間絶縁膜上に第２の配線パターンを形成する工程と
を有し、前記スルーホールの側壁で前記第２の配線パタ
ーンと前記第１導電材料層とが電気的に接触し、前記ス
ルーホールの底部で前記第２の配線パターンと前記第２
導電材料層とが電気的に接触することを特徴とする多層
配線構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05327204A JP3135020B2 (ja) | 1993-12-24 | 1993-12-24 | 多層配線構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05327204A JP3135020B2 (ja) | 1993-12-24 | 1993-12-24 | 多層配線構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183378A JPH07183378A (ja) | 1995-07-21 |
| JP3135020B2 true JP3135020B2 (ja) | 2001-02-13 |
Family
ID=18196483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05327204A Expired - Fee Related JP3135020B2 (ja) | 1993-12-24 | 1993-12-24 | 多層配線構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3135020B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596898B1 (ko) * | 1999-12-24 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 콘택 형성방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158256A (ja) * | 1984-08-29 | 1986-03-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS6411345A (en) * | 1987-07-03 | 1989-01-13 | Matsushita Electric Ind Co Ltd | Formation of contact between interconnections |
| JPH0228956A (ja) * | 1988-07-19 | 1990-01-31 | Sony Corp | 半導体集積回路装置 |
| JPH0529470A (ja) * | 1991-07-24 | 1993-02-05 | Sony Corp | 配線の形成方法 |
| JPH05129447A (ja) * | 1991-11-07 | 1993-05-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1993
- 1993-12-24 JP JP05327204A patent/JP3135020B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07183378A (ja) | 1995-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61107748A (ja) | 半導体チツプの結線形成方法 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| KR100396236B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| US6703709B1 (en) | Structures formed using silicide cap as an etch stop in multilayer metal processes | |
| US5340773A (en) | Method of fabricating a semiconductor device | |
| US5874357A (en) | Method of forming wiring structure of semiconductor device | |
| JPH05267209A (ja) | 集積回路におけるコンタクトビア製造方法 | |
| JP3135020B2 (ja) | 多層配線構造の製造方法 | |
| US4717449A (en) | Dielectric barrier material | |
| JP2917940B2 (ja) | 半導体装置の製造方法 | |
| JP3202466B2 (ja) | ドライエッチング方法 | |
| JPH08186120A (ja) | 半導体装置の製造方法 | |
| JP3424210B2 (ja) | 半導体装置およびその製造方法 | |
| JP3956118B2 (ja) | 半導体装置の製造方法及びその半導体装置 | |
| KR19980702211A (ko) | 2 층 이상의 금속 배선층을 포함하는 반도체 장치 및 그 제조 방법 | |
| JPH09232424A (ja) | 半導体装置の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| JPH07235539A (ja) | 積層配線およびそのドライエッチング方法 | |
| JP3063836B2 (ja) | 半導体の製造方法 | |
| JPH0621055A (ja) | 半導体装置及びその製造方法 | |
| JPH10256234A (ja) | 多層配線の製作方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08316307A (ja) | 多層配線の形成方法 | |
| JPS6278855A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980512 |
|
| LAPS | Cancellation because of no payment of annual fees |