JP2518391B2 - 半導体装置の銅配線形成方法 - Google Patents
半導体装置の銅配線形成方法Info
- Publication number
- JP2518391B2 JP2518391B2 JP1129130A JP12913089A JP2518391B2 JP 2518391 B2 JP2518391 B2 JP 2518391B2 JP 1129130 A JP1129130 A JP 1129130A JP 12913089 A JP12913089 A JP 12913089A JP 2518391 B2 JP2518391 B2 JP 2518391B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- wiring
- film
- photoresist
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の配線形成方法に関し、特に銅に
よる高信頼性の微細配線の形成方法に関する。
よる高信頼性の微細配線の形成方法に関する。
従来半導体装置の配線材料として利用されて来たアル
ミニウムやアルミニウム系の合金材料は近年の半導体装
置の微細化や、高速度化に伴う配線を流れる電流密度の
増大により、耐エレクトロマイグレーション性や耐スト
レスマイゲレーション性のような信頼性の面で不十分な
物になって来ている。解決方法の1つとして、配線材料
をアルミニウム系の物からより高信頼性の材料に変える
ことが考えられる。特に、銅はその比抵抗が低く且比較
的価格であることから非常に魅力のある材料である。し
かし銅を半導体装置の配線材料として使用しようとする
と、特に加工を行なう時に問題が出やすい。
ミニウムやアルミニウム系の合金材料は近年の半導体装
置の微細化や、高速度化に伴う配線を流れる電流密度の
増大により、耐エレクトロマイグレーション性や耐スト
レスマイゲレーション性のような信頼性の面で不十分な
物になって来ている。解決方法の1つとして、配線材料
をアルミニウム系の物からより高信頼性の材料に変える
ことが考えられる。特に、銅はその比抵抗が低く且比較
的価格であることから非常に魅力のある材料である。し
かし銅を半導体装置の配線材料として使用しようとする
と、特に加工を行なう時に問題が出やすい。
まず、従来銅を配線に使用するために加工する時、1
つの方法として第3図(a)に示す様に、銅膜302を被
着した半導体基板301にフォトレジスト304で配線パター
ンを形成し塩素や弗素等のハロゲン元素を含んだガスの
プラズマ310によりドライエッチングを行なう方法が有
った。しかし、銅のハロゲンか物は一般に蒸気圧が低く
気相中での反応で除去することが困難であり、エッチン
グ面に残渣311や堆積物として残りやすかった。
つの方法として第3図(a)に示す様に、銅膜302を被
着した半導体基板301にフォトレジスト304で配線パター
ンを形成し塩素や弗素等のハロゲン元素を含んだガスの
プラズマ310によりドライエッチングを行なう方法が有
った。しかし、銅のハロゲンか物は一般に蒸気圧が低く
気相中での反応で除去することが困難であり、エッチン
グ面に残渣311や堆積物として残りやすかった。
又、1つの方法として、第4図(a)に示す様に、フ
ォトレジストにより配線のネガパターン413を形成して
から、第4図(b)に示す様に、銅の鍍金を行なうこと
により銅配線414を形成する方法が有った。この場合フ
ォトレジストで配線のネガパターンを形成する時にいわ
ゆるイメージリバーサル法を用いて第5図に示す様な逆
テーパー形状のレジストパターン519を形成してから鍍
金を行なう応用も有る。
ォトレジストにより配線のネガパターン413を形成して
から、第4図(b)に示す様に、銅の鍍金を行なうこと
により銅配線414を形成する方法が有った。この場合フ
ォトレジストで配線のネガパターンを形成する時にいわ
ゆるイメージリバーサル法を用いて第5図に示す様な逆
テーパー形状のレジストパターン519を形成してから鍍
金を行なう応用も有る。
以上述べた様に、従来銅により配線を形成しようとす
る時、ドライエッチングにより行なおうとすると、銅の
ハロゲン化物は蒸気圧が低い為気相中で除去することが
困難であ、無理に除去しようとする時は、低圧,高パワ
ーでエッチングを行ないスパッター効果にり除去しなけ
ればならなくなる為、下地の層間膜との選択比が得られ
ず製造マージンが非常に狭くなってしまいがちである。
又、マスクとして使用するフォトレジストとの選択比も
小さくなり配線寸法の変換差も大きくなってしまう。
る時、ドライエッチングにより行なおうとすると、銅の
ハロゲン化物は蒸気圧が低い為気相中で除去することが
困難であ、無理に除去しようとする時は、低圧,高パワ
ーでエッチングを行ないスパッター効果にり除去しなけ
ればならなくなる為、下地の層間膜との選択比が得られ
ず製造マージンが非常に狭くなってしまいがちである。
又、マスクとして使用するフォトレジストとの選択比も
小さくなり配線寸法の変換差も大きくなってしまう。
鍍金により配線を行なおうとすると、これは銅を使用
する時に限らないが、通常のポ型フォトレジストを普通
の使い方でパターン形成を行なえばフォトレジストが順
テーパー状となるため、鍍金された配線は逆テーパー形
状416となる。いわゆるイメジリバーサル法によりフォ
トレジストの反転パターンを形成しても、パターンの裾
でくびれ517が入る事は避けられず配線上に堆積する層
間膜やパッシベーション膜の段差被覆性に悪影響を与え
ていた。
する時に限らないが、通常のポ型フォトレジストを普通
の使い方でパターン形成を行なえばフォトレジストが順
テーパー状となるため、鍍金された配線は逆テーパー形
状416となる。いわゆるイメジリバーサル法によりフォ
トレジストの反転パターンを形成しても、パターンの裾
でくびれ517が入る事は避けられず配線上に堆積する層
間膜やパッシベーション膜の段差被覆性に悪影響を与え
ていた。
本発明の半導体装置の銅配線の形成方法は、半導体基
板上に銅膜を被着させる工程と、前記銅膜上に配線パタ
ーンのマスクを形成する工程と、前記マスクに被われた
領域以外の銅膜の少なくとも一部を銅酸化物に変換する
工程と、酸により処理をして前記銅酸化物を除去する工
程とを含むというものである。
板上に銅膜を被着させる工程と、前記銅膜上に配線パタ
ーンのマスクを形成する工程と、前記マスクに被われた
領域以外の銅膜の少なくとも一部を銅酸化物に変換する
工程と、酸により処理をして前記銅酸化物を除去する工
程とを含むというものである。
〔第1の実施例〕 以下に本発明の第1の実施例について図面を参照して
説明する。
説明する。
第1図(a)〜第1図(j)は、本発明の第1の実施
例を説明するための断面模式図である。
例を説明するための断面模式図である。
まず、第1図(a)に示す様に、半導体基板101上に
銅膜102を約5000Åから1μm程度スパッタにより被着
させる。
銅膜102を約5000Åから1μm程度スパッタにより被着
させる。
次に、第1図(b)に示す様に、窒化シリコン膜103
をプラズマCVD法により堆積させる。
をプラズマCVD法により堆積させる。
続いて、第1図(c)に示す様に、フォトレジスト10
4を塗布してからリソグラフィーにより配線パターンを
形成する。
4を塗布してからリソグラフィーにより配線パターンを
形成する。
続いて、第1図(d)に示す様に、フォトレジスト10
4をマスクにして窒化シリコン膜103のエッチングを行な
った後にフォトレジスト104を除去する。
4をマスクにして窒化シリコン膜103のエッチングを行な
った後にフォトレジスト104を除去する。
続いて、第1図(e)に示す様に、窒化シリコン膜10
3をマスクにして酸素のイオン注入を行なう。
3をマスクにして酸素のイオン注入を行なう。
続いて、第1図(f)に示す様に、数百℃で熱処理を
行ない酸素注入領域を銅酸化物105にする。
行ない酸素注入領域を銅酸化物105にする。
続いて、第1図(g)に示す様に、希硫酸で処理して
銅酸化物105を除去する。一般に、銅は酸素が供給され
て溶液中の水素イオンが除去されなければ酸化性の無い
酸に溶ける事が無いのに対して、酸化銅はそれ自体が酸
素を含むため希硫酸や酢酸のような酸化性のない酸に対
しても容易に溶ける事が知られている。その為酸化銅の
みを除去することが可能である。
銅酸化物105を除去する。一般に、銅は酸素が供給され
て溶液中の水素イオンが除去されなければ酸化性の無い
酸に溶ける事が無いのに対して、酸化銅はそれ自体が酸
素を含むため希硫酸や酢酸のような酸化性のない酸に対
しても容易に溶ける事が知られている。その為酸化銅の
みを除去することが可能である。
以下、第1図(e)〜第1図(g)までの工程を任意
回数繰り返すことで、第1図(h)に示す様に配線パタ
ーンを銅膜へ転写する。
回数繰り返すことで、第1図(h)に示す様に配線パタ
ーンを銅膜へ転写する。
以降は、更に多層の配線を行なうならば第1図(i)
に示す様にスピンオングラス106を塗布して窒化シリコ
ン膜103を層間膜の1部として利用しても良いし、最上
層の配線ならば第1図(j)に示す様に窒化シリコン膜
103を除去してパッシベーション膜107の形成を行なって
も良い。
に示す様にスピンオングラス106を塗布して窒化シリコ
ン膜103を層間膜の1部として利用しても良いし、最上
層の配線ならば第1図(j)に示す様に窒化シリコン膜
103を除去してパッシベーション膜107の形成を行なって
も良い。
〔第2の実施例〕 以下に本発明の第2の実施例について図面を参照して
説明する。
説明する。
第2図(a)〜第2図(j)は、本発明の第2の実施
例を説明するための断面模式図である。
例を説明するための断面模式図である。
まず、第2図(a)に示す様に、半導体基板201上に
銅膜202を約5000Åから1μm程度スパッタにより被着
させる。
銅膜202を約5000Åから1μm程度スパッタにより被着
させる。
次に、第2図(b)に示す様に、プラズマCVD法によ
り窒化シリコン膜203を堆積する。
り窒化シリコン膜203を堆積する。
続いて、第2図(c)に示す様に、フォトレジスト20
4を塗布してからリソグラフィーにより配線パターンを
形成する。
4を塗布してからリソグラフィーにより配線パターンを
形成する。
続いて、第2図(d)に示す様に、フォトレジスト20
4をマスクにして窒化シリコン膜203のエッチングを行な
った後にフォトレジスト204を除去する。
4をマスクにして窒化シリコン膜203のエッチングを行な
った後にフォトレジスト204を除去する。
続いて、第2図(e)に示す様に、半導体チップ208
を平行平板電極209−1,209−2間に載置し半導体チップ
を加熱しながら電極間に酸素プラズマを発生させる事に
より、第2図(f)に示す様に、酸化する。
を平行平板電極209−1,209−2間に載置し半導体チップ
を加熱しながら電極間に酸素プラズマを発生させる事に
より、第2図(f)に示す様に、酸化する。
続いて、第2図(g)に示す様に、酢酸で処理する事
により銅酸化物205を除去する。以下、第2図(e)か
ら第2図(f)までの工程を任意回数繰り返すことで、
第2図(g)に示す様に配線パターンを銅膜へ転写す
る。
により銅酸化物205を除去する。以下、第2図(e)か
ら第2図(f)までの工程を任意回数繰り返すことで、
第2図(g)に示す様に配線パターンを銅膜へ転写す
る。
以降は、更に多層の配線を行なうならば第2図(i)
に示す様にスピンオングラス206を塗布して窒化シリコ
ン膜203を層間膜の1部として利用しても良いし、最上
層の配線ならば第2図(j)に示す様に窒化シリコン膜
203を除去してパッシベーション膜207の形成を行なって
も良い。
に示す様にスピンオングラス206を塗布して窒化シリコ
ン膜203を層間膜の1部として利用しても良いし、最上
層の配線ならば第2図(j)に示す様に窒化シリコン膜
203を除去してパッシベーション膜207の形成を行なって
も良い。
以上説明したように本発明は、銅膜を選択的に酸化し
たのち、銅酸化物のみを酸による液相中での処理で除去
するので、困難な気相中での銅のエッチングを行なう必
要が無く、下地の層間膜の膜減りも無く、鍍金法を応用
した場合の様に逆テーパー形状やパターン下部でくびれ
るような形状にもならない良好な形状の配線を得ること
ができる。
たのち、銅酸化物のみを酸による液相中での処理で除去
するので、困難な気相中での銅のエッチングを行なう必
要が無く、下地の層間膜の膜減りも無く、鍍金法を応用
した場合の様に逆テーパー形状やパターン下部でくびれ
るような形状にもならない良好な形状の配線を得ること
ができる。
第1図(a)〜第1図(j)は本発明の第1の実施例を
説明するための断面模式図、第2図(a)〜第2図
(j)は本発明の第2の実施例を説明するための断面模
式図、第3図,第4図(a),(b),第5図はそれぞ
れ従来の技術を説明するための断面模式図である。 101……半導体基板、102……銅、103……窒化膜、104…
…フォトレジスト、105……銅の酸化物、106……スピン
オングラス、107……パッシベーション膜、201……半導
体基板、202……銅、203……窒化膜、204……フォトレ
ジスト、205……銅の酸化物、206……スピンオングラ
ス、207……パッシベーション膜、208……半導体チッ
プ、209……平行平板電極、218……ヒータ、219……真
空容器、301……半導体基盤、302……銅、304……フォ
トレジスト、310……ハロゲン元素を含んだガスのプラ
ズマ、311……残渣、312……堆積物、313……フォトレ
ジストによる配線のネガパターン、314……銅の配線、3
15……レジストパターン、316……逆テーパー形状、317
……裾のくびれ。
説明するための断面模式図、第2図(a)〜第2図
(j)は本発明の第2の実施例を説明するための断面模
式図、第3図,第4図(a),(b),第5図はそれぞ
れ従来の技術を説明するための断面模式図である。 101……半導体基板、102……銅、103……窒化膜、104…
…フォトレジスト、105……銅の酸化物、106……スピン
オングラス、107……パッシベーション膜、201……半導
体基板、202……銅、203……窒化膜、204……フォトレ
ジスト、205……銅の酸化物、206……スピンオングラ
ス、207……パッシベーション膜、208……半導体チッ
プ、209……平行平板電極、218……ヒータ、219……真
空容器、301……半導体基盤、302……銅、304……フォ
トレジスト、310……ハロゲン元素を含んだガスのプラ
ズマ、311……残渣、312……堆積物、313……フォトレ
ジストによる配線のネガパターン、314……銅の配線、3
15……レジストパターン、316……逆テーパー形状、317
……裾のくびれ。
Claims (1)
- 【請求項1】半導体基板上に銅膜を被着させる工程と、
前記銅膜上に配線パターンのマスクを形成する工程と、
前記マスクに被われた領域以外の銅膜の少なくとも一部
を銅酸化物に変換する工程と、酸により処理をして前記
銅酸化物を除去する工程とを含む事を特徴とする半導体
装置の銅配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1129130A JP2518391B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置の銅配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1129130A JP2518391B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置の銅配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02306631A JPH02306631A (ja) | 1990-12-20 |
JP2518391B2 true JP2518391B2 (ja) | 1996-07-24 |
Family
ID=15001842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1129130A Expired - Lifetime JP2518391B2 (ja) | 1989-05-22 | 1989-05-22 | 半導体装置の銅配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2518391B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736002A (en) * | 1994-08-22 | 1998-04-07 | Sharp Microelectronics Technology, Inc. | Methods and equipment for anisotropic, patterned conversion of copper into selectively removable compounds and for removal of same |
US6713847B1 (en) * | 1998-02-19 | 2004-03-30 | Rohm Co., Ltd. | Method of fabricating semiconductor device, and semiconductor device |
JP3907151B2 (ja) | 2000-01-25 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
JP4973231B2 (ja) * | 2006-09-05 | 2012-07-11 | 日立化成工業株式会社 | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ |
JP2008140880A (ja) * | 2006-11-30 | 2008-06-19 | Tokyo Electron Ltd | 薄膜の形成方法、成膜装置及び記憶媒体 |
JP5497278B2 (ja) * | 2008-07-17 | 2014-05-21 | 東京エレクトロン株式会社 | 銅の異方性ドライエッチング方法および装置 |
JP2012054305A (ja) * | 2010-08-31 | 2012-03-15 | Tokyo Electron Ltd | エッチング方法及びエッチングシステム |
JP5645188B2 (ja) * | 2011-01-13 | 2014-12-24 | 独立行政法人産業技術総合研究所 | 無電解ニッケル合金膜のパターニング方法 |
-
1989
- 1989-05-22 JP JP1129130A patent/JP2518391B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02306631A (ja) | 1990-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0360055A (ja) | 集積回路の製造方法 | |
US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
JP2518391B2 (ja) | 半導体装置の銅配線形成方法 | |
JP2003234412A (ja) | 誘導マイクロコンポーネントの組み込まれた電子コンポーネントの製造方法 | |
JP7219521B2 (ja) | プラチナパターニングのための犠牲層 | |
JP2639369B2 (ja) | 半導体装置の製造方法 | |
JPS61242039A (ja) | 半導体装置 | |
JPS61214538A (ja) | 配線構造体の製造方法 | |
JP3033171B2 (ja) | 半導体装置の製造方法 | |
JP2900471B2 (ja) | 半導体装置の銅配線形成方法 | |
JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
JP2876615B2 (ja) | 半導体装置の配線形成方法 | |
JP4207284B2 (ja) | 半導体装置の製造方法 | |
JPH0468532A (ja) | 半導体装置の製造方法 | |
TW444349B (en) | Manufacturing method of multi-level interconnect | |
JPH08288255A (ja) | 半導体装置の製造方法 | |
JPH06244181A (ja) | 半導体装置およびその製造方法 | |
JP2699498B2 (ja) | 半導体装置の製造方法 | |
JP2001176962A (ja) | 半導体装置及び製造方法 | |
JPH04103130A (ja) | 半導体装置の製造方法 | |
JPS58222538A (ja) | アルミニウム配線形成法 | |
JP2000277522A (ja) | 半導体装置とその製造方法 | |
JPH11176807A (ja) | 半導体装置の製造方法 | |
JPH0341732A (ja) | 半導体装置の製造方法 | |
JPH04340255A (ja) | 半導体装置およびその製造方法 |