JP2876615B2 - 半導体装置の配線形成方法 - Google Patents

半導体装置の配線形成方法

Info

Publication number
JP2876615B2
JP2876615B2 JP1048926A JP4892689A JP2876615B2 JP 2876615 B2 JP2876615 B2 JP 2876615B2 JP 1048926 A JP1048926 A JP 1048926A JP 4892689 A JP4892689 A JP 4892689A JP 2876615 B2 JP2876615 B2 JP 2876615B2
Authority
JP
Japan
Prior art keywords
film
wiring
photoresist
gold
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1048926A
Other languages
English (en)
Other versions
JPH02228031A (ja
Inventor
史英 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1048926A priority Critical patent/JP2876615B2/ja
Publication of JPH02228031A publication Critical patent/JPH02228031A/ja
Application granted granted Critical
Publication of JP2876615B2 publication Critical patent/JP2876615B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は耐エレクトロマイグレーション性及び耐スト
レスマイグレーション性が優れた金又は銅等の金属によ
る半導体装置の配線形成方法に関する。
[従来の技術] 従来、半導体装置の配線材の材料としては、アルミニ
ウム又はアルミニウム合金等が使用されている。しか
し、近時、半導体素子の微細化及び高速化が促進されて
おり、これに伴って電流密度が増加してきたため、前述
のアルミニウム系の材料による配線ではエレクトロマイ
グレーション及びストレスマイグレーション等に対する
耐性が不足し、断線等の不都合が発生するようになっ
た。
アルミニウム系の材料では、その組成中に数重量%程
度の銅を含有するアルミニウム合金材が、これらのエレ
クトロマイグレーション及びストレスマイグレーション
に対して比較的高い耐性を有している。しかし、この合
金材を使用しても、バイポーラ集積回路等のように超高
速動作が要求される半導体装置においては、信頼性が十
分であるとはいえない。このため、金又は銅等のように
良導体であり、エレクトロマイグレーション及びストレ
スマイグレーションが発生しにくい金属又は合金の配線
材料を使用して半導体装置の配線形成することが試みら
れている。
一般的に、低抵抗であり、耐エレクトロマイグレーシ
ョン性及び耐ストレスマイグレーション性が高い配線材
料は、塩素又はフッ素等に侵食されにくいという性質を
有していることが多い。しかし、これらの配線材料が塩
素系又はフッ素系の酸に溶解するものであったとして
も、液相中でのエッチングは異方性が得られないので、
微細な配線の場合には、ウェットエッチングは使用でき
ない。また、気相中で行う反応性イオンエッチングの場
合は、前記配線材料の塩化物又はフッ化物が気化又は昇
華しにくいものであることが多く、エッチングが極めて
困難である。
例えば、金を気相中でエッチングすることは不可能で
はない。しかし、量産に適用できるようなエッチングの
安定性を維持することは極めて困難である。このため、
配線に使用するための数千Å以上の厚さの金膜をエッチ
ングして配線パターンを形成するということは現実的な
方法ではない。
第3図(a),(b)は、従来の所謂リフトオフ法に
よる半導体装置の配線形成方法を工程順に示す断面図で
ある。
先ず、第3図(a)に示すように、半導体基板31上に
バリヤメタル膜としてチタンタングステン合金膜33を形
成し、この合金膜33上にフォトレジスト34による所定の
配線パターンを形成する。その後、金をスパッタリング
して全面に金膜35を形成する。
次いで、第3図(b)に示すように、フォトレジスト
34を剥離すると同時に、レジスト34上に形成されていた
金膜35を除去する。これにより、金膜35は所定の配線パ
ターンの形状に残存し、この金膜35をマスクとしてチタ
ンタングステン合金膜33をエッチングする。これによ
り、金による配線が完成する。
第4図(a)乃至(e)は、従来のめっき法による半
導体装置の配線形成方法を工程順に示す断面図である。
先ず、第4図(a)に示すように、半導体基板41上に
チタンタングステン合金膜42を形成し、その後スパッタ
リングにより金を数100乃至数1000Åの厚さに被着して
第1の金膜43を形成する。これは、後述する工程でチタ
ンタングステン合金膜42上に金をめっきする際に、直接
チタンタングステン合金膜42上に金をめっきすると、チ
タンタングステン合金膜42の表面に存在する自然酸化膜
に阻害されて良好な金のめっき膜が得られないために行
うものである。真空中で不活性ガスによるスパッタエッ
チングを行うことにより、チタンタングステン合金膜42
上の自然酸化膜等を除去し、金膜43をチタンタングステ
ン合金膜42上に良好な状態で密着できる。
次に、第4図(b)に示すように、第1の金膜43上に
フォトレジスト44による所定のネガパターンを形成す
る。即ち、フォトレジスト44を全面に被着した後、この
フォトレジスト44を所定の配線パターン形状に開口す
る。
次に、第4図(c)に示すように、フォトレジスト44
の開口部内に、この開口部を埋込むようにして金をめっ
きし、第2の金膜45を形成する。
次に、第4図(d)に示すように、フォトレジスト44
を除去する。その後、第1及び第2の金膜43,45に対し
て全面エッチングを施し、配線パターン部以外の領域の
チタンタングステン合金膜42が露出したところでこのエ
ッチングを終了する。
次いで、第4図(e)に示すように、所定の配線パタ
ーンの形状に残存した第1及び第2の金膜43,45をマス
クとしてチタンタングステン合金膜42をエッチングする
と、所定の配線が得られる。
上述の如く、従来エレクトロマイグレーション及びス
トレスマイグレーション等に対して優れた耐性を有して
はいるが、エッチングが極めて困難である厚い金又は銅
等の金属膜を配線材として使用する場合、リフトオフ法
又はめっき法等の方法により、そのエッチングを回避し
つつこれらの金属膜による配線を形成している。
[発明が解決しようとする課題] しかしながら、上述した従来の配線形成方法には以下
に説明する欠点がある。
先ず、前者のリフトオフ法による配線形成方法は、配
線として十分な厚さ(1μm程度)の配線を形成しよう
とすると、第5図に示すように、フォトレジスト34上の
配線材(金膜35)とネガパターン内の配線材とがフォト
レジスト34の開口部の壁面で接続してしまうことがあ
る。そうすると、フォトレジスト34上に形成された不用
部分の配線材を、フォトレジスト34と共に除去すること
が極めて困難になる。これを回避するためにフォトレジ
スト34の膜厚を厚くすることも考えられるが、そうする
と微細な配線パターンを形成することが困難になるとい
う新たな問題点が発生する。
また、配線材の厚さを厚くすると、フォトレジストと
共に除去する配線材の量が多くなり、スパッタリングに
使用するターゲット金属の利用効率が低下し、特に、配
線材が金の場合は製造コストが上昇する。
更に、リフトオフ法はスパッタリングにより形成され
る膜の段差被覆性(ステップカバレッジ)が悪いことを
利用して不用部分の配線材を除去する方法であるから、
レジストによるネガパターンの開口が閉塞される前にパ
ターンの底部に堆積できる配線材の厚さは、段差被覆率
と配線幅の半値(1/2)との積より小さいものとなり、
微細且つ十分な厚さを有する配線を形成することができ
ない。
一方、後者のめっき法による配線形成方法では、所定
の配線の厚さ分の配線材をエッチングする必要はないも
のの、塩素若しくはフッ素と反応しにくいか又は反応し
てもエッチング生成物が気化若しくは昇華しにくい物質
のエッチングを行う必要があり、このエッチングを安定
して行うことは極めて困難である。
また、全面エッチングを施す必要があるため、配線材
の厚さが均一になるようにエッチングを行うことが極め
て困難であり、再現性が悪い。このため、エッチングの
バラツキによるマージンを見込んで、配線材を必要以上
の厚さにめっきする必要がある。
更に、形成後の配線の断面形状がフォトレジストの開
口部の断面形状に依存するため、第4図(e)に示すよ
うに、配線の上部の幅が広く下部の幅が狭い逆テーパー
状か又は第2の金属膜(第2の金膜45)の下部に幅が狭
い部分を有するくびれた形状となり、配線の信頼性が低
下する。
本発明はかかる問題点に鑑みてなされたものであっ
て、エレクトロマイグレーション及びストレスマイグレ
ーション等に対する耐性が優れた配線材料により、十分
な厚さを有すると共に、高信頼性の配線パターンを形成
できる半導体装置の配線形成方法を提供することを目的
とする。
[課題を解決するための手段] 本発明に係る半導体装置の配線形成方法は、半導体基
板上に導電性のバリヤメタル膜を形成する工程と、この
バリヤメタル膜上に絶縁性のマスク膜を形成する工程
と、このマスク膜上にフォトレジスト膜を堆積する工程
と、前記フォトレジスト膜の配線となる部分を上部に比
して底部が広がった逆テーパーに開口する工程と、前記
フォトレジスト膜をマスクとして前記マスク膜をエッチ
ング除去する工程と、全面にスパッタリングにより第1
の金属膜を被着する工程と、前記フォトレジストを除去
すると共にこのフォトレジスト上の前記第1の金属膜を
除去する工程と、残存した第1の金属膜上に第2の金属
膜をめっき法により形成する工程と、前記マスク膜を除
去する工程と、前記第2の金属膜をマスクとして前記バ
リヤメタル膜をエッチングする工程とを有することを特
徴とする。
[作用] 本発明においては、半導体基板上に導電性のバリヤメ
タル膜及び絶縁性のマスク膜を形成し、このマスク膜上
にフォトレジストによる配線のネガパターンを形成す
る。そして、このフォトレジストをマスクとしてマスク
膜をエッチングする。次に、スパッタリングにより全面
に第1の金属膜を形成し、前記フォトレジストを除去す
ることによりフォトレジスト上の第1の金属膜を除去す
る。これはリフトオフ法であるが、後工程でこの第1の
金属膜上に第2の金属膜をめっきするため、この第1の
金属膜は極めて薄いものでよい。従って、容易にリフト
オフ法を実施することが可能であり、所定の配線パター
ンの形状の第1の金属膜が得られる。次に、この第1の
金属膜上に第2の金属膜をめっきする。このめっき時に
は、配線パターンの形状に開口された絶縁性のマスク膜
が残存しているから、第2の金属膜は第1の金属膜上に
のみ形成される。その後、マスク膜を除去し、第2の金
属膜をマスクとして前記バリヤメタル膜をエッチングす
る。一般に、配線材とバリヤメタルとは異なる材料が使
用されているため、エッチングの際に選択比が大きくな
るようにエッチング条件を選定できる。これにより、バ
リヤメタル膜のエッチングによる配線材(第2の金属
膜)の膜厚の減少を抑制できる。また、上述の如く、第
1及び第2の金属膜をエッチングする工程がないため、
優れた再現性で微細な配線を形成できる。
[実施例] 次に、本発明の実施例について添付の図面を参照して
説明する。
第1図(a)乃至(h)は本発明の第1の実施例方法
を工程順に示す断面図である。
先ず、第1図(a)に示すように、半導体基板11上に
バリヤメタル膜としてチタンタングステン合金膜12を約
0.1乃至0.3μmの厚さに形成する。
次に、第1図(b)に示すように、全面にスピンオン
グラス(S.O.G)を約1μmの厚さに塗布してスピンオ
ングラス膜13を形成する。
次に、第1図(c)に示すように、このスピンオング
ラス膜13上にフォトレジスト14を塗布した後、リソグラ
フィにより所定の配線のネガパターンを形成する。即
ち、所定の配線パターン形状にフォトレジスト14を開口
する。このとき、レジスト露光後、所謂イメージリバー
サル法を使用して、フォトレジスト14に対してアンモニ
ア処理を施すことが好ましい。これにより、フォトレジ
スト14の現像時にフォトレジスト14が残留する部分が露
光部と未露光部とで処理前と逆になる。そして、現像時
の処理条件を適切に設定することにより、上部に比して
底部が広がった逆テーパー状の開口部を得ることができ
る。
次に、第1図(d)に示すように、フォトレジスト14
をマスクとしてスピンオングラス膜13にドライエッチン
グを施す。これにより、スピンオングラス膜13は所定の
配線パターンの形状に開口される。その後、短時間フッ
酸処理を行う。これにより、フォトレジスト14のエッヂ
部15がパターンの内側に最も突出するようにする。
次に、第1図(e)に示すように、金を約0.1μmの
厚さにスパッタリングして第1の金膜16を形成する。こ
のとき、パターン底部のチタンタングステン膜12上に、
フォトレジスト14上の金膜16と分離した所定の配線パタ
ーンの形状の第1の金膜16が形成できる。
次に、第1図(f)に示すように、フォトレジスト14
を剥離すると同時にフォトレジスト14上の金膜16を除去
する。
次に、第1図(g)に示すように、スピンオングラス
膜13の開口部を埋込むようにして金を電解めっきし、第
1の金膜16上に第2の金膜19を形成する。
次いで、第1図(h)に示すように、スピンオングラ
ス膜13をフッ酸でエッチング除去する。その後、六フッ
化硫黄ガスを使用し、第2の金膜19をマスクとしてチタ
ンタングステン膜12をドライエッチングする。これによ
り、金による半導体装置の配線が完成する。
上述の如く、本実施例においては、金のエッチングを
行う必要がないため、所定の厚さを有すると共に微細な
配線を、優れた再現性で形成できる。
第2図(a)乃至(h)は本発明の第2の実施例方法
を工程側に示す断面図である。
先ず、第2図(a)に示すように、半導体基板21上に
チタン膜22にを形成し、このチタン膜22上に窒化チタン
膜23を形成する。
次に、第2図(b)に示すように、全面に常圧CVDに
より酸化膜24を約1μmの厚さに形成する。
次に、第2図(c)に示すように、酸化膜24上にフォ
トレジスト25を塗布した後、リソグラフィによりフォト
レジスト25を所定の配線パターン形状に開口し、配線の
ネガパターンを形成する。このとき、第1の実施例と同
様に、イメージリバーサル法を使用して開口部断面を逆
テーパー状にすることが好ましい。
次に、第2図(d)に示すように、フォトレジスト25
をマスクとして酸化膜24を所定の配線パターンに従って
開口する。その後、フッ酸処理を短時間行い、フォトレ
ジスト25のエッヂ部26を開口部に最も突出した形状にな
るようにする。
次に、第2図(e)に示すように、スパッタリングに
より全面に銅を約0.1μmの厚さに被着して、第1の銅
膜27を形成する。これにより、窒化チタン膜23上に所定
の配線パターンで第1の銅膜27が被着する。
次に、第2図(f)に示すように、フォトレジスト25
を剥離することにより、フォトレジスト25上に形成され
た不用部分の第1の銅膜27を除去する。
次に、第2図(g)に示すように、銅の電解めっきを
行い、酸化膜24の開口部を埋込んで第2の銅膜29を形成
する。
次いで、第2図(h)に示すように、酸化膜24をエッ
チング除去する。その後、第2の銅膜29をマスクとして
四塩化炭素ガスを使用したドライエッチングを施しチタ
ン膜22及び窒化チタン膜23の不用部分を除去することに
より、半導体の配線が完成する。
本実施例においては、銅による所定厚さの配線を形成
することができる。そして、この配線は第1の実施例と
同様に、極めて優れた再現性で形成できる。
なお、本発明において使用できる配線材としては、上
述の金及び銅に限定されるものではなく、電解めっきが
可能な金属であれば、殆どの金属を配線として使用でき
る。
[発明の効果] 以上説明したように本発明方法によれば、所定の金属
のネガパターンのフォトレジストをマスクとしてマスク
膜をエッチングした後、スパッタリングにより第1の金
属膜を形成し、不用部分の第1の金属膜を除去して、残
存した第1の金属膜上に第2の金属膜をめっきして配線
を形成するから、所定の厚さの微細な配線を、優れた再
現性で形成できる。これにより、エレクトロマイグレー
ション及びストレスマイグレーションに対して優れた耐
性を有する金属の配線を形成することができる。
【図面の簡単な説明】
第1図(a)乃至(h)は本発明の第1の実施例方法を
工程順に示す断面図、第2図(a)乃至(h)は本発明
の第2の実施例方法を工程順に示す断面図、第3図
(a),(b)は従来の半導体装置の配線形成方法を工
程順に示す断面図、第4図は従来の別の半導体装置の配
線形成方法を工程順に示す断面図、第5図は従来の方法
の問題点を示す断面図である。 11,21,31,41;半導体基板、12,33,42;チタンタングステ
ン合金膜、13;スピンオングラス膜、14,25,34,44;フォ
トレジスト、15,26:エッヂ部、16,43;第1の金膜、19,4
5;第2の金膜、22;チタン膜、23;窒化チタン膜、24;酸
化膜、27;第1の銅膜、29;第2の銅膜、35;金膜

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板上に導電性のバリヤメタル膜を
    形成する工程と、このバリヤメタル膜上に絶縁性のマス
    ク膜を形成する工程と、このマスク膜上にフォトレジス
    ト膜を堆積する工程と、前記フォトレジスト膜の配線と
    なる部分を上部に比して底部が広がった逆テーパー上に
    開口する工程と、前記フォトレジスト膜をマスクとして
    前記マスク膜をエッチング除去する工程と、全面にスパ
    ッタリングにより第1の金属膜を被着する工程と、前記
    フォトレジストを除去すると共にこのフォトレジスト上
    の前記第1の金属膜を除去する工程と、残存した第1の
    金属膜上に第2の金属膜をめっき法により形成する工程
    と、前記マスク膜を除去する工程と、前記第2の金属膜
    をマスクとして前記バリヤメタル膜をエッチングする工
    程とを有することを特徴とする半導体装置の配線形成方
    法。
JP1048926A 1989-02-28 1989-02-28 半導体装置の配線形成方法 Expired - Lifetime JP2876615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1048926A JP2876615B2 (ja) 1989-02-28 1989-02-28 半導体装置の配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1048926A JP2876615B2 (ja) 1989-02-28 1989-02-28 半導体装置の配線形成方法

Publications (2)

Publication Number Publication Date
JPH02228031A JPH02228031A (ja) 1990-09-11
JP2876615B2 true JP2876615B2 (ja) 1999-03-31

Family

ID=12816865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1048926A Expired - Lifetime JP2876615B2 (ja) 1989-02-28 1989-02-28 半導体装置の配線形成方法

Country Status (1)

Country Link
JP (1) JP2876615B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2785746B2 (ja) * 1995-06-13 1998-08-13 日本電気株式会社 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6231117A (ja) * 1985-08-02 1987-02-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63127550A (ja) * 1986-11-17 1988-05-31 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH02228031A (ja) 1990-09-11

Similar Documents

Publication Publication Date Title
US4917759A (en) Method for forming self-aligned vias in multi-level metal integrated circuits
US5316974A (en) Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
JPS60130144A (ja) 相互接続用スタツド構造体形成方法
US5369053A (en) Method for patterning aluminum metallizations
US6384481B1 (en) Single step electroplating process for interconnect via fill and metal line patterning
JP2583408B2 (ja) 集積回路上にパターン化された導電体の層を形成する方法
JPS6110256A (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JP3358587B2 (ja) 半導体装置の製造方法
JP2003060031A (ja) 半導体装置及びその製造方法。
EP1032025A2 (en) Process for patterning a semiconductor wafer and lithography exposure masks
JP2876615B2 (ja) 半導体装置の配線形成方法
US5190892A (en) Method for forming pattern using lift-off
JP2518391B2 (ja) 半導体装置の銅配線形成方法
JPH09199505A (ja) 半導体装置およびその製造方法
JP2001060589A (ja) 半導体装置の製造方法
JPH0697288A (ja) 半導体装置の製造方法
JP2900471B2 (ja) 半導体装置の銅配線形成方法
JP3424210B2 (ja) 半導体装置およびその製造方法
JP2985426B2 (ja) 半導体装置およびその製造方法
JPH06295906A (ja) 半導体装置の製造方法
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JPH07176501A (ja) 半導体装置の製造方法
JP3211287B2 (ja) 半導体装置の製造方法
JP2887878B2 (ja) レジストパターンの保護膜の形成方法
JPH0338041A (ja) 半導体装置の製造方法