DE102014118790A1 - Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung Download PDF

Info

Publication number
DE102014118790A1
DE102014118790A1 DE102014118790.3A DE102014118790A DE102014118790A1 DE 102014118790 A1 DE102014118790 A1 DE 102014118790A1 DE 102014118790 A DE102014118790 A DE 102014118790A DE 102014118790 A1 DE102014118790 A1 DE 102014118790A1
Authority
DE
Germany
Prior art keywords
conductive portion
layer
semiconductor device
high resistance
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014118790.3A
Other languages
English (en)
Inventor
Audrey Hsiao-Chu Hsu
Hsien-Cheng WANG
Shih-Wen Liu
Fu-Kai Yang
Mei-Yun Wang
Hsin-Ying Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014118790A1 publication Critical patent/DE102014118790A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt. Das Verfahren beinhaltet die folgenden Arbeitsabläufe: Bereitstellen eines ersten leitenden Abschnitts, eines zweiten leitenden Abschnitts und eines dritten leitenden Abschnitts über einer Trägerschicht; Bilden einer dielektrischen Schicht über dem ersten leitenden Abschnitt, dem zweiten leitenden Abschnitt und dem dritten leitenden Abschnitt; Bilden einer Hochohmwiderstandsschicht über dem ersten leitenden Abschnitt; Bilden einer Oxidschicht über der Hochohmwiderstandsschicht und der dielektrischen Schicht; Strukturieren der dielektrischen Schicht und der Oxidschicht durch Verwendung der Hochohmwiderstandsschicht als eine Sperrschicht, um eine erste Vertiefung zu bilden, um den zweiten leitenden Abschnitt und den dritten leitenden Abschnitt freizulegen und ein Freilegen des ersten leitenden Abschnitts zu verhindern; und Bilden einer Steckerschicht in der ersten Vertiefung, um den zweiten leitenden Abschnitt und den dritten leitenden Abschnitt zu verbinden.

Description

  • GEBIET
  • Diese Offenbarung bezieht sich allgemein auf Halbleiter und, genauer, auf eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung.
  • HINTERGRUND
  • Für Nanometer-Halbleiter-Prozesse gewinnt ein Hochohmwiderstandsprozess an Popularität. Deshalb wird es hilfreich sein, für mehrere Zwecke Vorteile aus dem Hochohmwiderstandsprozess zu ziehen.
  • KURZDARSTELLUNG
  • Gemäß einer beispielhaften Darstellung wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung beinhaltet: einen ersten leitenden Abschnitt über einer Trägerschicht; einen zweiten leitenden Abschnitt über der Trägerschicht; einen dritten leitenden Abschnitt über der Trägerschicht; eine dielektrische Schicht über der ersten leitenden Schicht; einen ersten Hochohmwiderstandsabschnitt über der dielektrischen Schicht; und einen ersten Steckerabschnitt über dem ersten Hochohmwiderstandsabschnitt, dem zweiten leitenden Abschnitt und dem dritten leitenden Abschnitt, wobei der erste Steckerabschnitt den zweiten leitenden Abschnitt und den dritten leitenden Abschnitt elektrisch verbindet.
  • Gemäß einer beispielhaften Darstellung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Das Verfahren beinhaltet: Bereitstellen eines ersten leitenden Abschnitts, eines zweiten leitenden Abschnitts und eines dritten leitenden Abschnitts über einer Trägerschicht; Bilden einer dielektrischen Schicht über dem ersten leitenden Abschnitt, dem zweiten leitenden Abschnitt und dem dritten leitenden Abschnitt; Bilden einer Hochohmwiderstandsschicht über dem ersten leitenden Abschnitt; Bilden einer Oxidschicht über der ersten Hochohmwiderstandsschicht und der dielektrischen Schicht; Strukturierung der dielektrischen Schicht und der Oxidschicht durch Verwenden der Hochohmwiderstandsschicht als eine Sperrschicht, um eine erste Vertiefung zu bilden, um den zweiten leitenden Abschnitt und den dritten leitenden Abschnitt freizulegen und um ein Freilegen des ersten leitenden Abschnitts zu verhindern; und Bilden einer Steckerschicht in der ersten Vertiefung, um den zweiten leitenden Abschnitt und den dritten leitenden Abschnitt zu verbinden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Schnittdarstellung, die eine beispielhafte Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform verdeutlicht.
  • 2 ist eine Schnittdarstellung, die die beispielhafte Halbleitervorrichtung gemäß der beispielhaften Ausführungsform verdeutlicht.
  • 3 ist eine Schnittdarstellung, die die beispielhafte Halbleitervorrichtung gemäß der beispielhaften Ausführungsform verdeutlicht.
  • 4 ist eine Schnittdarstellung, die die beispielhafte Halbleitervorrichtung gemäß der beispielhaften Ausführungsform verdeutlicht.
  • 5 ist eine Schnittdarstellung, die die beispielhafte Halbleitervorrichtung gemäß der beispielhaften Ausführungsform verdeutlicht.
  • 6 ist eine Schnittdarstellung, die die beispielhafte Halbleitervorrichtung gemäß der beispielhaften Ausführungsform verdeutlicht.
  • 7 ist ein Ablaufdiagramm zum Herstellungsablauf gemäß einer beispielhaften Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Nun wird im Detail auf beispielhafte Ausführungsformen Bezug genommen, welche in den beiliegenden Zeichnungen verdeutlicht sind. Wann immer möglich, werden dieselben Bezugszeichen durch die Zeichnungen hindurch verwendet werden, um sich auf dieselben oder ähnliche Teile zu beziehen.
  • 1 ist eine Schnittdarstellung, die eine beispielhafte Halbleitervorrichtung gemäß einer beispielhaften Ausführungsform verdeutlicht. Wie in 1 gezeigt, ist eine Halbleitervorrichtung 100 bereitgestellt. In der Halbleitervorrichtung 100 sind ein erster leitender Abschnitt 102, ein zweiter leitender Abschnitt 104 und ein dritter leitender Abschnitt 106 über einer Trägerschicht 101 bereitgestellt. Eine dielektrische Schicht 108 wird über dem ersten leitenden Abschnitt 102, dem zweiten leitenden Abschnitt 104 und dem dritten leitenden Abschnitt 106 gebildet. Eine Hochohmwiderstandsschicht 110 wird über der dielektrischen Schicht 108 gebildet. In der beispielhaften Ausführungsform ist der Widerstand der Hochohmwiderstandsschicht 110 zum Beispiel ungefähr 500–1500 Ohm/cm2.
  • Der erste leitende Abschnitt 102, der zweite leitende Abschnitt 104 und der dritte leitende Abschnitt 106 können durch einen Isolator 112, wie etwa Siliziumnitrid, getrennt sein. Jeder des ersten leitenden Abschnitts 102, des zweiten leitenden Abschnitts 104 und des dritten leitenden Abschnitts 106 kann ein Kontakt, eine Source/ein Drain oder ein Gate sein. Zum Beispiel ist in der beispielhaften Ausführungsform der erste leitende Abschnitt 102 ein Gate und der zweite leitende Abschnitt 104 und der dritte leitende Abschnitt 106 sind Kontakte. Die dielektrische Schicht 108 kann als eine Kontakt-Ätzstoppschicht verwendet werden und kann zum Beispiel aus SiN, SiON, oder SiOCN gebildet sein. Die Hochohmwiderstandsschicht 110 kann zum Beispiel aus TiN oder AlN gebildet sein und kann eine Dicke von zum Beispiel 10 Ångström bis 100 Ångström haben.
  • Zusätzlich kann die Halbleitervorrichtung 100 einen Kernbereich 120 und einen Randbereich 130 beinhalten, welcher außerhalb des Kernbereichs 120 ist. Der Kernbereich 120 kann ein Bereich zum Platzieren von Standardzellen sein; der Randbereich 130 kann ein Bereich zum Platzieren von Eingangs-/Ausgangsanschlüssen sein. Der erste leitende Abschnitt 102, der zweite leitende Abschnitt 104 und der dritte leitende Abschnitt 106 können innerhalb des Kernbereichs 120 der Halbleitervorrichtung 100 bereitgestellt sein. Der erste leitende Abschnitt 102 kann ein Gate-Metall 136 und einen Polysiliziumabschnitt 132 beinhalten. Die Halbleitervorrichtung 100 kann ferner einen Nickel-Silizid-Abschnitt 134 beinhalten.
  • 2 ist eine Schnittdarstellung, die die beispielhafte Halbleitervorrichtung gemäß der beispielhaften Ausführungsform verdeutlicht. Wie in 2 gezeigt, wird die Hochohmwiderstandsschicht 110 durch Verwendung eines Ätzprozesses strukturiert, um einen Abschnitt der Hochohmwiderstandsschicht 110 über dem ersten leitenden Abschnitt 102 zu haben. Außerdem wird die Hochohmwiderstandsschicht 110 auch strukturiert, um einen Widerstand in dem Randbereich 130 außerhalb des Kernbereichs 120 der Halbleitervorrichtung 100 zu bilden.
  • 3 ist eine Schnittdarstellung, die die beispielhafte Halbleitervorrichtung gemäß der beispielhaften Ausführungsform verdeutlicht. Wie in 3 gezeigt, wird eine Oxidschicht 302 über der Hochohmwiderstandsschicht 110 und der dielektrischen Schicht 108 gebildet. Die Oxidschicht 302 kann aus einer plasmaverstärkten Oxidschicht gebildet sein.
  • 4 ist eine Schnittdarstellung, die die beispielhafte Halbleitervorrichtung gemäß der beispielhaften Ausführungsform verdeutlicht. Wie in 4 gezeigt, werden die dielektrische Schicht 108 und die Oxidschicht 302 durch Verwendung der Hochohmwiderstandsschicht 110 als eine Sperrschicht strukturiert, um eine erste Vertiefung 402 zu bilden, um den zweiten leitenden Abschnitt 104 und den dritten leitenden Abschnitt 106 freizulegen und um ein Freilegen des ersten leiten Abschnitts zu verhindern. Zusätzlich kann die Oxidschicht 302 über der Hochohmwiderstandsschicht 110 in dem Randbereich 130, außerhalb des Kernbereichs 120, auch strukturiert werden, um zumindest eine zweite Vertiefung 404 zu haben.
  • 5 ist eine Schnittdarstellung, die die beispielhafte Halbleitervorrichtung gemäß der beispielhaften Ausführungsform verdeutlicht. Wie in 5 gezeigt, wird eine Steckerschicht 502 in der ersten Vertiefung 402 gebildet, um den zweiten leitenden Abschnitt 104 und den dritten leitenden Abschnitt 106 zu verbinden. Die Steckerschicht 502 kann aus Wolfram gebildet sein. Die Steckerschicht 502 kann in der zweiten Vertiefung 404 gebildet sein, so dass Hochohmwiderstandsschicht 110 im Randbereich 130 durch eine andere Schichten oder einen anderen Abschnitt verbindbar wird. Zusätzlich kann eine Kleberschicht 504 auf der Oberfläche der ersten Vertiefung 402 und der Oberfläche der zweiten Vertiefung 404 gebildet werden. Die Kleberschicht 504 kann aus einer Verbindung aus zum Beispiel Ti und TiN gebildet sein.
  • In der beispielhaften Ausführungsform wird die Hochohmwiderstandsschicht 110 im Kernbereich als eine Sperrschicht verwendet, um eine Überführung oder eine Brücke zwischen dem zweiten leitenden Abschnitt 104 und dem dritten leitenden Abschnitt 106 bereitzustellen, ohne elektrisch den ersten leitenden Abschnitt 102 zu verbinden. Das kann auch die Leitweglenkung für den Aufbau verbessern, um die gesamte Gate-Dichte der Halbleitervorrichtung 100 zu erhöhen.
  • 6 ist eine Schnittdarstellung, die eine beispielhafte Halbleitervorrichtung gemäß der beispielhaften Ausführungsform verdeutlicht. Eine Halbleitervorrichtung 600 ist bereitgestellt. Die Halbleitervorrichtung 600 beinhaltet einen ersten leitenden Abschnitt 602, einen zweiten leitenden Abschnitt 604, einen dritten leitenden Abschnitt 606, eine dielektrische Schicht 608, einen ersten Hochohmwiderstandsabschnitt 610 und einen ersten Steckerabschnitt 612. Der erste leitende Abschnitt 602, der zweite leitende Abschnitt 604, der dritte leitende Abschnitt 606 sind über einer Trägerschicht 614 angeordnet. Die dielektrische Schicht 608 ist über dem ersten leitenden Abschnitt 602 angeordnet. Der erste Hochohmwiderstandsabschnitt 610 ist über der dielektrischen Schicht 608 angeordnet. Der erste Steckerabschnitt 612 ist über dem ersten Hochohmwiderstandsabschnitt 610, dem zweiten leitenden Abschnitt 604 und dem dritten leitenden Abschnitt 606 angeordnet. Der erste Steckerabschnitt 612 verbindet den zweiten leitenden Abschnitt 604 und den dritten leitenden Abschnitt 606 elektrisch.
  • In der beispielhaften Ausführungsform wird die Hochohmwiderstandsschicht 610 im Kernbereich als eine Sperrschicht verwendet, um eine Überführung oder eine Brücke zwischen dem zweiten leitenden Abschnitt 604 und dem dritten leitenden Abschnitt 606 bereitzustellen, ohne den ersten leitenden Abschnitt 602 elektrisch zu verbinden. Das kann auch die Leitweglenkung für den Aufbau verbessern, um die gesamte Gate-Dichte der Halbleitervorrichtung 600 zu erhöhen.
  • In der beispielhaften Ausführungsform, können der erste leitende Abschnitt 602, der zweite leitende Abschnitt 604 und der dritte leitende Abschnitt 606 durch einen Isolator 616, wie Siliziumnitrid, getrennt sein. Jeder von dem ersten leitenden Abschnitt 602, dem zweiten leitenden Abschnitt 604 und dem dritten leitenden Abschnitt 606 kann ein Kontakt, eine Source/ein Drain oder ein Gate sein. Zum Beispiel ist in der beispielhaften Ausführungsform der erste leitende Abschnitt 102 ein Gate und der zweite leitende Abschnitt 104 und der dritte leitende Abschnitt 606 sind Kontakte. Die dielektrische Schicht 608 kann als eine Kontakt-Ätzstoppschicht verwendet werden und kann zum Beispiel aus SiN, SiON oder SiOCN gebildet sein. Die Hochohmwiderstandsschicht 620 kann zum Beispiel aus TiN oder AlN gebildet sein und kann eine Dicke von zum Beispiel 10 Ångström bis 100 Ångström haben. Zusätzlich kann die Halbleitervorrichtung 600 einen Kernbereich 620 und einen Randbereich 630 beinhalten, welcher außerhalb des Kernbereichs 620 ist. Der erste leitende Abschnitt 602, der zweite leitende Abschnitt 604 und der dritte leitende Abschnitt 606 können in dem Kernbereich 620 der Halbleitervorrichtung 600 bereitgestellt sein. Der erste leitende Abschnitt 602 kann ein Gate-Metall 636 und einen Polysiliziumabschnitt 632 beinhalten. Die Halbleitervorrichtung 600 kann weiter einen Nickel-Silizid-Abschnitt 634 beinhalten.
  • In der beispielhaften Ausführungsform kann der erste Steckerabschnitt 612 aus Wolfram gebildet sein. In der beispielhaften Ausführungsform kann die Halbleitervorrichtung 600 weiter eine Oxidschicht 618 beinhalten. Die Oxidschicht 618 kann über der dielektrischen Schicht 608 angeordnet sein und den ersten Steckerabschnitt 612 umgeben.
  • In der beispielhaften Ausführungsform kann die Halbleitervorrichtung 600 ferner einen ersten Kleberabschnitt 622 auf der Oberfläche des ersten Steckerabschnitts 612 beinhalten, welcher an die Oxidschicht 618, die dielektrische Schicht 608, den ersten Hochohmwiderstandsabschnitt 610, den zweiten leitenden Abschnitt 604 und den dritten leitenden Abschnitt 606 angrenzt. Der erste Kleberabschnitt 622 kann aus einer Verbindung aus Ti/TiN gebildet sein.
  • In der beispielhaften Ausführungsform kann die Halbleitervorrichtung 600 ferner einen zweiten Hochohmwiderstandsabschnitt 624 über der dielektrischen Schicht 608 beinhalten. Der zweite Hochohmwiderstandsabschnitt 624 kann als ein Widerstand im Randbereich 630, außerhalb des Kernbereichs 620 der Halbleitervorrichtung 600, verwendet werden.
  • In der beispielhaften Ausführungsform kann die Halbleitervorrichtung 600 ferner zweite Steckerabschnitte 626 im Randbereich 630, außerhalb des Kernbereichs 620 der Halbleitervorrichtung 600, beinhalten. Die zweiten Steckerabschnitte 626 können den zweiten Hochohmwiderstandsabschnitt 624 durch andere Schichten oder andere Abschnitte elektrisch verbindbar haben.
  • In der beispielhaften Ausführungsform kann die Halbleitervorrichtung 600 ferner einen zweiten Kleberabschnitt 628 auf einer Oberfläche des zweiten Steckerabschnitts 626 beinhalten, welcher an die Oxidschicht 618 und den zweiten Hochohmwiderstandsabschnitt 624 angrenzt. Der zweite Steckerabschnitt 626 kann aus einer Verbindung aus Ti und TiN gebildet sein.
  • 7 ist ein Flussdiagramm zum Herstellungsablauf gemäß einer beispielhaften Ausführungsform. Wie in 7 gezeigt, ist ein Verfahren 700 bereitgestellt. Das Verfahren 700 beinhaltet die folgenden Arbeitsabläufe: Bereitstellen eines ersten leitenden Abschnitts, eines zweiten leitenden Abschnitts und eines dritten leitenden Abschnitts über einer Trägerschicht (702); Bilden einer dielektrischen Schicht über dem ersten leitenden Abschnitt, dem zweiten leitenden Abschnitt und dem dritten leitenden Abschnitt (704); Bilden einer Hochohmwiderstandsschicht über dem ersten leitenden Abschnitt (706); Bilden einer Oxidschicht über der Hochohmwiderstandsschicht und der dielektrischen Schicht (708); Strukturieren der dielektrischen Schicht und der Oxidschicht durch Verwendung der Hochohmwiderstandsschicht als eine Speerschicht, um eine erste Vertiefung zu bilden, um den zweiten leitenden Abschnitt und den dritten leitenden Abschnitt freizulegen und um ein Freilegen des ersten leitenden Abschnitts zu verhindern (710); und Bilden einer Steckerschicht in der ersten Vertiefung, um den zweiten leitenden Abschnitt und den dritten leitenden Abschnitt zu verbinden (712).
  • In der beispielhaften Ausführungsform kann der Arbeitsablauf zum Bilden der Hochohmwiderstandsschicht über dem ersten leitenden Abschnitt das Bilden einer Titan-Nitrid-Schicht oder einer Aluminium-Nitrid-Schicht über dem ersten leitenden Abschnitt beinhalten. In der beispielhaften Ausführungsform kann der Arbeitsablauf zum Bilden der dielektrischen Schicht das Bilden der dielektrischen Schicht als eine Ätzstoppschicht beinhalten. In der beispielhaften Ausführungsform kann der Arbeitsablauf zum Bilden der Oxidschicht das Bilden einer plasmaverstärkten Oxidschicht beinhalten. In der beispielhaften Ausführungsform kann der Arbeitsablauf zum Bilden der Steckerschicht in der ersten Vertiefung das Bilden einer Wolframschicht in der ersten Vertiefung beinhalten.
  • In der beispielhaften Ausführungsform kann das Verfahren ferner das Bilden einer Kleberschicht auf einer Oberfläche der ersten Vertiefung beinhalten. In der beispielhaften Ausführungsform kann der Arbeitsablauf zum Bereitstellen des ersten leitenden Abschnitts, des zweiten leitenden Abschnitts und des dritten leitenden Abschnitts ferner das Bereitstellen des ersten leitenden Abschnitts, des zweiten leitenden Abschnitts und des dritten leitenden Abschnitts innerhalb eines Kernbereichs einer Halbleitervorrichtung beinhalten. In der beispielhaften Ausführungsform kann der Arbeitsablauf zum Bilden der Hochohmwiderstandsschicht ferner das Bilden der Hochohmwiderstandsschicht als einen Widerstand außerhalb des Kernbereichs der Halbleitervorrichtung beinhalten. In der beispielhaften Ausführungsform kann der Arbeitsablauf zum Strukturieren der Oxidschicht das Strukturieren der Oxidschicht über der Hochohmwiderstandsschicht außerhalb des Kernbereichs beinhalten, um eine zweite Vertiefung zu haben. In der beispielhaften Ausführungsform kann das Verfahren ferner das Bilden der Steckerschicht in der zweiten Vertiefung beinhalten, um die Hochohmwiderstandsschicht außerhalb des Kernbereichs elektrisch verbunden zu haben.
  • Diese schriftliche Beschreibung verwendet Beispiele in der Offenbarung um: den besten Modus zu offenbaren und auch um einem Durchschnittsfachmann auf dem Gebiet zu ermöglichen, die Offenbarung zu machen und zu verwenden. Der patentfähige Umfang kann andere Beispiele beinhalten, die Fachleuten auffallen.
  • Ein Fachmann wird während dem Lesen der Offenbarung bemerken, dass die verschiedenen Ausführungsformen ohne ein oder mehrere genaue(s) Detail(s), oder mit anderen Ersatz- und/oder zusätzlichen Verfahren, Materialien, oder Komponenten praktiziert werden können. Allgemein bekannte Strukturen, Materialien oder Arbeitsabläufe können nicht im Detail gezeigt oder beschrieben sein, um verdunkelnde Aspekte von verschiedenen Ausführungsformen zu vermeiden. Verschiedene Ausführungsformen, die in den Figuren gezeigt sind, sind veranschaulichende Beispieldarstellungen und sind nicht notwendigerweise im Maßstab gezeichnet. Bestimmte Eigenschaften, Strukturen, Materialien oder Merkmale können in jeder passenden Weise in einer oder mehreren Ausführungsform(en) kombiniert werden. Verschiedene zusätzliche Schichten und/oder Strukturen können enthalten sein und/oder beschriebene Eigenschaften können in anderen Ausführungsformen ausgelassen sein. Verschiedene Arbeitsabläufe können wiederum als mehrere separate Arbeitsabläufe in einer Weise beschrieben sein, die am hilfreichsten zum Verstehen der Offenbarung ist. Jedoch sollte die Reihenfolge der Beschreibung nicht so ausgelegt werden, dass diese Arbeitsabläufe notwendigerweise reihenfolgeabhängig sind. Insbesondere müssen diese Arbeitsabläufe nicht in der Reihenfolge der Darbietung ausgeführt werden. Hierin beschriebene Arbeitsabläufe können in einer anderen Reihenfolge, in Serie oder parallel, als in der Ausführungsform beschrieben ausgeführt werden. Verschiedene zusätzliche Arbeitsabläufe können ausgeführt und/oder beschrieben werden. Arbeitsabläufe können in zusätzlichen Ausführungsformen ausgelassen werden.
  • Diese schriftliche Beschreibung und die folgenden Ansprüche können Ausdrücke wie links, rechts, obere, untere, über, unter, höher, tiefer, erstes, zweites, usw. beinhalten, welche nur für beschreibende Zwecke verwendet werden und nicht als einschränkend auszulegen sind. Zum Beispiel können sich Ausdrücke, die eine relative vertikale Position bezeichnen, auf eine Situation beziehen, wo eine Vorrichtungsseite (oder eine aktive Oberfläche) einer Trägerschicht oder eines integrierte Schaltkreises die ”obere” Oberfläche dieser Trägerschicht ist; die Trägerschicht kann tatsächlich in jeder Ausrichtung sein, so dass eine ”obere” Seite einer Trägerschicht niedriger als die ”untere” Seite in einem üblichen weltlichen Bezugsrahmen sein kann und nach wie vor in die Bedeutung des Ausdrucks ”obere” fallen kann. Der Ausdruck ”auf”, wie hierin verwendet (einschließlich in den Ansprüchen), kann nicht angeben, dass eine erste Schicht ”auf” einer zweiten Schicht direkt auf und in unmittelbarem Kontakt mit der zweiten Schicht ist, außer solches wird ausdrücklich angegeben; es kann eine dritte Schicht oder andere Struktur zwischen der ersten Schicht und der zweiten Schicht auf der ersten Schicht vorhanden sein. Die Ausführungsformen einer Vorrichtung oder Gegenstands, wie hierin beschrieben, können in einer Zahl von Positionen und Ausrichtungen hergestellt, verwendet, oder versandt werden. Fachleute werden verschiedene gleichwertige Kombinationen und Austäusche für verschiedene Komponenten erkennen, die in den Figuren gezeigt sind.

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bereitstellen eines ersten leitenden Abschnitts, eines zweiten leitenden Abschnitts und eines dritten leitenden Abschnitts über einer Trägerschicht; Bilden einer dielektrischen Schicht über dem ersten leitenden Abschnitt, dem zweiten leitenden Abschnitt und dem dritten leitenden Abschnitt; Bilden einer Hochohmwiderstandsschicht über dem ersten leitenden Abschnitt; Bilden einer Oxidschicht über der Hochohmwiderstandsschicht und der dielektrischen Schicht; Strukturieren der dielektrischen Schicht und der Oxidschicht durch Verwendung der Hochohmwiderstandsschicht als eine Sperrschicht, um eine erste Vertiefung zu bilden, um den zweiten leitenden Abschnitt und den dritten leitenden Abschnitt freizulegen und ein Freilegen des ersten leitenden Abschnitts zu verhindern; und Bilden einer Steckerschicht in der ersten Vertiefung, um den zweiten leitenden Abschnitt und den dritten leitenden Abschnitt zu verbinden.
  2. Verfahren nach Anspruch 1, wobei das Bilden der Hochohmwiderstandsschicht über dem ersten leitenden Abschnitt umfasst: Bilden einer Titan-Nitrid-Schicht oder einer Aluminium-Nitrid-Schicht über dem ersten leitenden Abschnitt.
  3. Verfahren nach Anspruch 1, wobei das Bilden der dielektrischen Schicht umfasst: Bilden der dielektrischen Schicht als eine Ätzstoppschicht (ÄSS).
  4. Verfahren nach Anspruch 1, wobei das Bilden der Oxidschicht umfasst: Bilden einer plasmaverstärkten Oxidschicht.
  5. Verfahren nach Anspruch 1, wobei das Bilden der Steckerschicht in der ersten Vertiefung umfasst: Bilden einer Wolframschicht in der ersten Vertiefung.
  6. Verfahren nach Anspruch 1, ferner umfassend: Bilden einer Kleberschicht über einer Oberfläche der ersten Vertiefung.
  7. Verfahren nach Anspruch 1, wobei das Bereitstellen des ersten leitenden Abschnitts, des zweiten leitenden Abschnitts und des dritten leitenden Abschnitts ferner umfasst: Bereitstellen des ersten leitenden Abschnitts, des zweiten leitenden Abschnitts und des dritten leitenden Abschnitts innerhalb eines Kernbereichs einer Halbleitervorrichtung.
  8. Verfahren nach Anspruch 7, wobei das Bilden der Hochohmwiderstandsschicht ferner umfasst: Bilden der Hochohmwiderstandsschicht als einen Widerstand außerhalb des Kernbereichs der Halbleitervorrichtung.
  9. Verfahren nach Anspruch 8, wobei das Strukturieren der Oxidschicht umfasst: Strukturieren der Oxidschicht über der Hochohmwiderstandsschicht außerhalb des Kernbereichs, um eine zweite Vertiefung zu haben.
  10. Verfahren nach Anspruch 9, ferner umfassend: Bilden der Steckerschicht in der zweiten Vertiefung, um die Hochohmwiderstandsschicht außerhalb des Kernbereichs elektrisch zu verbinden.
  11. Halbleitervorrichtung, umfassend: einen ersten leitenden Abschnitt über einer Trägerschicht; einen zweiten leitenden Abschnitt über der Trägerschicht; einen dritten leitenden Abschnitt über der Trägerschicht; eine dielektrische Schicht über dem ersten leitenden Abschnitt einen ersten Hochohmwiderstandsabschnitt über der dielektrischen Schicht; und einen ersten Steckerabschnitt über dem ersten Hochohmwiderstandsabschnitt, dem zweiten leitenden Abschnitt und dem dritten leitenden Abschnitt, wobei der erste Steckerabschnitt den zweiten leitenden Abschnitt und den dritten leitenden Abschnitt elektrisch verbindet.
  12. Halbleitervorrichtung nach Anspruch 11, wobei der erste Hochohmwiderstandsabschnitt eine Titan-Nitrid-Schicht oder eine Aluminium-Nitrid-Schicht umfasst.
  13. Halbleitervorrichtung nach Anspruch 11, wobei die dielektrische Schicht als eine Ätzstoppschicht (SS) verwendet wird.
  14. Halbleitervorrichtung nach Anspruch 11, wobei der erste Steckerabschnitt Wolfram umfasst.
  15. Halbleitervorrichtung nach Anspruch 11, ferner umfassend: eine Oxidschicht über der dielektrischen Schicht und den ersten Steckerabschnitt umgebend.
  16. Halbleitervorrichtung nach Anspruch 15, ferner umfassend: einen ersten Kleberabschnitt über einer Oberfläche des ersten Steckerabschnitts, verbunden mit der Oxidschicht, der dielektrischen Schicht, dem ersten Hochohmwiderstandsabschnitt, dem zweiten leitenden Abschnitt und dem dritten leitenden Abschnitt.
  17. Halbleitervorrichtung nach Anspruch 16, wobei der erste leitende Abschnitt, der zweite leitende Abschnitt und der dritte leitende Abschnitt innerhalb eines Kernbereichs einer Halbleitervorrichtung angeordnet sind.
  18. Halbleitervorrichtung nach Anspruch 17, ferner umfassend: einen zweiten Hochohmwiderstandsabschnitt über der dielektrischen Schicht und der als ein Widerstand außerhalb des Kernbereichs der Halbleitervorrichtung verwendet wird.
  19. Halbleitervorrichtung nach Anspruch 18, ferner umfassend: einen zweiten Steckerabschnitt außerhalb des Kernbereichs der Halbleitervorrichtung, um den zweiten Hochohmwiderstandsabschnitt außerhalb des Kernbereichs elektrisch zu verbinden.
  20. Halbleitervorrichtung nach Anspruch 19, ferner umfassend: einen zweiten Kleberabschnitt über einer Oberfläche des zweiten Steckerabschnitts, verbunden mit der Oxidschicht und der zweiten Hochohmwiderstandsabschnitt.
DE102014118790.3A 2013-12-24 2014-12-17 Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung Pending DE102014118790A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/140,155 US9299657B2 (en) 2013-12-24 2013-12-24 Semiconductor device and method for manufacturing semiconductor device
US14/140,155 2013-12-24

Publications (1)

Publication Number Publication Date
DE102014118790A1 true DE102014118790A1 (de) 2015-06-25

Family

ID=53275502

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014118790.3A Pending DE102014118790A1 (de) 2013-12-24 2014-12-17 Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9299657B2 (de)
DE (1) DE102014118790A1 (de)
TW (1) TWI574369B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397049B1 (en) * 2015-08-10 2016-07-19 International Business Machines Corporation Gate tie-down enablement with inner spacer
US10037990B2 (en) 2016-07-01 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing interconnect layer and semiconductor device which includes interconnect layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4602904B2 (ja) * 2003-08-29 2010-12-22 富士通セミコンダクター株式会社 半導体装置
US20070257323A1 (en) * 2006-05-05 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked contact structure and method of fabricating the same
CN101536188B (zh) * 2006-11-30 2010-09-29 富士通株式会社 电阻存储元件及其制造方法、非易失性半导体存储装置

Also Published As

Publication number Publication date
TW201543637A (zh) 2015-11-16
TWI574369B (zh) 2017-03-11
US20150179573A1 (en) 2015-06-25
US9299657B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
EP1592076B1 (de) Optoelektronisches Bauelement mit mehreren Stromaufweitungsschichten und Verfahren zu dessen Herstellung
DE102017200415B4 (de) Halbleitervorrichtung
DE112018007009T5 (de) Halbleitervorrichtung und Herstellungsverfahren für diese
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
DE112018003821B4 (de) Systeme und verfahren zum ausbilden eines in einer integrierten schaltungsanordnung integrierten dünnfilmwiderstandes
DE102014119174A1 (de) Halbleitervorrichtung mit mehrfach-schwellspannung und verfahren zu ihrer herstellung
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE102008031309B4 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE102015115809A9 (de) Verfahren zum elektrolytischen Abscheiden von Gold auf einer Kupfer-Keimschicht, um eine Goldmetallisierungsstruktur auszubilden
DE102014118790A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102017200452B4 (de) Verfahren zur Fertigung einer Halbleitervorrichtung
DE10318422B4 (de) Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
DE102011100779B4 (de) Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE112013003623T5 (de) Halbleiterbauelement und Verfahren zum Herstellen von diesem
DE102010008942B4 (de) Verfahren für eine vereinfachte Integration von hochgenauen Dünnfilmwiderständen
DE102014103293B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102015107422B4 (de) Integrierter Schaltkreis mit einer Schlitzdurchkontaktierung und Verfahren zu seiner Herstellung
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE112020006806T5 (de) Dünnfilmwiderstand (TFR), hergestellt in einer integrierten Schaltungsvorrichtung unter Verwendung von Nassätzung einer dielektrischen Deckschicht
DE102007034651B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008033223A1 (de) Kontaktstruktur mit selektivem Emitter
DE112021006719T5 (de) Dünnschichtwiderstand (tfr) mit verbesserten kontakten
DE112021007158T5 (de) Dünnschichtwiderstand (TFR) mit einem TFR-Element, das eine Diffusionsbarriere für darunterliegende TFR-Köpfe bereitstellt

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication