DE112012006875T5 - Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung Download PDF

Info

Publication number
DE112012006875T5
DE112012006875T5 DE112012006875.0T DE112012006875T DE112012006875T5 DE 112012006875 T5 DE112012006875 T5 DE 112012006875T5 DE 112012006875 T DE112012006875 T DE 112012006875T DE 112012006875 T5 DE112012006875 T5 DE 112012006875T5
Authority
DE
Germany
Prior art keywords
film
semiconductor device
solder
metal film
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112012006875.0T
Other languages
English (en)
Inventor
c/o Mitsubishi Electric Corp Nakata Yosuke
c/o Mitsubishi Electric C Tarutani Masayoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112012006875T5 publication Critical patent/DE112012006875T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20642—Length ranges larger or equal to 200 microns less than 300 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20643—Length ranges larger or equal to 300 microns less than 400 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20644—Length ranges larger or equal to 400 microns less than 500 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20645—Length ranges larger or equal to 500 microns less than 600 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20646—Length ranges larger or equal to 600 microns less than 700 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20647—Length ranges larger or equal to 700 microns less than 800 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20648—Length ranges larger or equal to 800 microns less than 900 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20649—Length ranges larger or equal to 900 microns less than 1000 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2065—Length ranges larger or equal to 1000 microns less than 1500 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung der vorliegenden Erfindung enthält ein Halbleiterelement, eine auf einer Oberfläche des Halbleiterelements gebildete Oberflächenelektrode, einen auf der Oberflächenelektrode so ausgebildeten Metallfilm, dass er einen Verbindungsabschnitt und einen Entlastungsabschnitt, der so ausgebildet ist, dass er an den Verbindungsabschnitt angrenzt und diesen umgibt, aufweist, ein Lot, das mit dem Verbindungsabschnitt unter Vermeidung des Entlastungsabschnitts verbunden ist, und eine durch das Lot mit dem Verbindungsabschnitt verbundene externe Elektrode.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, die zum Beispiel zum Schalten eines großen Stroms verwendet wird, und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Technischer Hintergrund
  • Patentdokument 1 offenbart eine Halbleitervorrichtung, in welcher eine äußere Elektrode, die eine Kupferplatte ist, und eine Elektrode des Halbleiterelements durch ein Lot direkt miteinander verbunden sind. Die äußere Elektrode und die Elektrode des Halbleiterelements sind zum Zweck des Realisierens einer Drahtverbindung, die in der Lage ist, einen großen Strom zu führen, und dabei einen reduzierten elektrischen Widerstand hat, durch das Lot direkt verbunden.
  • Patentdokument 2 offenbart das Bilden eines Metallfilms (Plattierungselektrode) auf einem Abschnitt einer Elektrode des Halbleiterelements (Emitter-Elektrode), wobei der Metallfilm eine gute Verbindung zum Lot hat. Dieser Metallfilm ist durch Lot mit einem Kühlkörper verbunden. Eine Belastungskonzentration in einem Umfangsendabschnitt des Metallfilms wird durch Steuern des Abstandes und der relativen Position zwischen dem Metallfilm und dem Kühlkörper verhindert.
  • Stand der Technik
  • Patentliteratur
    • Patentdokument 1: JP 2008-182074 A
    • Patentdokument 2: JP 2008-244045 A
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • In einer Halbleitervorrichtung mit einem Halbleiterelement erfährt ein Abschnitt, durch den ein Strom für das Halbleiterelement fließt, aufgrund eines Temperaturzyklus eine thermische Belastung. Es gibt deshalb ein Problem, dass, falls das Lot und eine Elektrode des Halbleiterelements unter einer solchen Umgebung thermischer Belastung wie in der Halbleitervorrichtung in Patentdokument 1 einander kontaktieren, aufgrund des Unterschiedes im linearen Expansionskoeffizienten zwischen dem Lot und der Elektrode des Halbleiterelements thermische Spannungen erzeugt werden, so dass Risse in der Elektrode des Halbleiterelements verursacht werden.
  • Die in Patentdokument 2 offenbarte Technik hat ein Problem, dass wegen einer Notwendigkeit, den Abstand und die Relativposition zwischen dem Metallfilm und dem Kühlkörper genau zu steuern, eine Produktivität niedrig ist.
  • Die vorliegende Erfindung wurde gemacht, um die oben beschriebenen Probleme zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung vorzusehen, die das Auftreten von Rissen in einer Elektrode, die durch Spannungen vom Lot verursacht werden, durch ein einfaches Verfahren verhindern kann, und ein Verfahren zum Herstellen der Halbleitervorrichtung vorzusehen.
  • Mittel zum Lösen der Probleme
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung enthält ein Halbleiterelement, eine auf einer Oberfläche des Halbleiterelements gebildete Oberflächenelektrode, einen auf der Oberflächenelektrode so gebildeten Metallfilm, dass er einen Verbindungsabschnitt und einen Entspannungsabschnitt, der so gebildet ist, dass er den Verbindungsabschnitt begrenzt und ihn umgibt, aufweist, ein Lot, das mit dem Verbindungsabschnitt verbunden ist, aber den Entspannungsabschnitt vermeidet, und eine externe Elektrode, die durch das Lot mit dem Verbindungsabschnitt verbunden ist.
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden Erfindung enthält einen Schritt des Bildens einer Oberflächenelektrode auf einem Halbleiterelement, einen Schritt des Bildens eines Metallfilms auf der Oberflächenelektrode, und einen Verbindungsschritt des Bildens von Lot auf einem zentralen Abschnitt des Metallfilms unter Vermeidung eines Umfangsabschnitts des Metallfilms und des Verbindens des Metallfilms mit einer externen Elektrode durch das Lot.
  • Weitere Merkmale der vorliegenden Erfindung werden nachfolgend erläutert.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß der vorliegenden Erfindung verteilt der Entspannungsabschnitt eine Belastung von dem Lot, um so ein Verhindern des Auftretens eines Risses in der Elektrode zu ermöglichen.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung.
  • 2 ist eine Draufsicht der Oberflächenelektrode, des Beschichtungsfilms und des Lots.
  • 3 ist eine Draufsicht des Metallfilms und des Lots.
  • 4 ist eine vergrößerte Ansicht des Umfangsabschnitts des Metallfilms und von den Umfangsabschnitt umgebenden Elementen.
  • 5 ist eine Querschnittsansicht, die einen Zustand nach dem Bilden der Oberflächenelektrode auf dem Halbleiterelement zeigt.
  • 6 ist eine Querschnittsansicht, die einen Zustand nach dem Bilden einer Schutzschicht auf einem Abschnitt der Oberflächenelektrode zeigt.
  • 7 ist eine Querschnittsansicht, die einen Zustand nach dem Bilden des Metallfilms zeigt.
  • 8 ist eine Querschnittsansicht, die einen Zustand nach dem Entfernen der Schutzschicht zeigt.
  • 9 ist eine Querschnittsansicht, die einen Zustand zeigt, in dem der Umfangsabschnitt des Metallfilms mit dem Beschichtungsfilm überdeckt ist.
  • 10 ist eine Querschnittsansicht, die einen Zustand nach dem Verlöten der externen Elektrode mit dem Verbindungsabschnitt in dem Verbindungsschritt zeigt.
  • 11 ist ein Diagramm, das eine Belastungsverteilung in dem Metallfilm zeigt, wenn die Filmdicke des Metallfilms 0,5 μm beträgt.
  • 12 ist ein Diagramm, das eine Belastungsverteilung in dem Metallfilm zeigt, wenn die Filmdicke des Metallfilms 1,0 μm beträgt.
  • 13 ist ein Diagramm, das eine Belastungsverteilung in dem Metallfilm zeigt, wenn die Filmdicke des Metallfilms 1,5 μm beträgt.
  • 14 ist eine Grafik, die die Beziehung zwischen der Dicke des Metallfilms und der im Metallfilm erzeugten Belastung zeigt.
  • 15 ist eine Querschnittsansicht eines Umfangsabschnitts eines Metallfilms und von den Umfangsabschnitt umgebenden Elementen in der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung.
  • 16 ist eine Querschnittsansicht, die einen Zustand nach dem Bilden des Opferschutzfilms auf dem Metallfilm zeigt.
  • 17 ist eine Querschnittsansicht, die einen Zustand nach dem Entfernen des Antioxidationsfilms auf dem Umfangsabschnitt des Metallfilms zeigt.
  • 18 ist eine Querschnittsansicht, die einen Zustand nach dem Bilden des modifizierten Films zeigt.
  • Beschreibung der Ausführungsbeispiele
  • Eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung werden Bezug nehmend auf die Zeichnungen beschrieben. Identische oder entsprechende Bauelemente werden durch die gleichen Bezugszeichen gekennzeichnet und werden in manchen Fällen nicht wiederholt beschrieben.
  • Ausführungsbeispiel 1
  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung. Eine Halbleitervorrichtung 10 enthält eine Basisplatte aus Metall. Ein aus einem vertikalen IGBT gebildetes Halbleiterelement 14 ist über der Basisplatte 12 angeordnet. Eine Gate-Elektrode 14a und eine Emitter-Elektrode (nachfolgend ”Oberflächenelektrode 14b”) sind auf einer oberen Oberfläche des Halbleiterelements 14 gebildet. Eine Kollektor-Elektrode 14c ist auf einer unteren Oberfläche des Halbleiterelements 14 gebildet. Die Gate-Elektrode 14a und die Oberflächenelektrode 14b sind aus einem Material mit einem Aluminiumgehalt von 95% oder mehr gebildet. Die Kollektor-Elektrode 14c ist aus einem Mehrschicht-Metallfilm zum Sichern einer guten Verbindung zum Lot gebildet. Der die Kollektor-Elektrode 14c bildende Mehrschicht-Metallfilm ist aus Ti/Ni/Au, AlSi/Ti/Ni/Au oder dergleichen von der Seite des Halbleiterelements 14 aus gebildet. Die Kollektor-Elektrode 14c ist an der Basisplatte 12 durch Lot 16 befestigt.
  • Ein Metallfilm 20 ist auf der Oberflächenelektrode 14b gebildet. Der Metallfilm 20 ist mit einem Beschichtungsfilm 22 überdeckt, wobei ein Teil an der oberen Oberfläche des Metallfilms freiliegt. Ein Lot 30, gebildet aus einem bleifreien Lot auf SnAgCu-Basis ist mit dem aus dem Beschichtungsfilm 22 freiliegenden Abschnitt des Metallfilms 20 verbunden. Das Lot 30 verbindet eine externe Elektrode 32, die aus der Halbleitervorrichtung 10 heraus ragt, mit dem Metallfilm 20.
  • Eine externe Elektrode 42 ist mit der Basisplatte 12 durch ein Lot 40 verbunden. Ein Draht 50 ist mit der Gate-Elektrode 14a verbunden. Der Draht 50 verbindet eine externe Elektrode 52, die nach außen ragt, mit der Gate-Elektrode 14a. Eine Isolierplatte 60 ist an einer unteren Oberfläche der Basisplatte 12 befestigt. Die oben beschriebenen Komponenten sind jeweils mit einem Verkapselungsmaterial 70 überdeckt, das die externen Elektroden 32, 42 und 52 und die untere Oberfläche der Isolierplatte 60 nach außen frei lässt.
  • 2 ist eine Draufsicht der Oberflächenelektrode, des Beschichtungsfilms und des Lots. Das Lot 30 ist von dem Beschichtungsfilm 22 umgeben. 3 ist eine Draufsicht des Metallfilms und des Lots. Das Lot ist nur an einem zentralen Abschnitt des Metallfilms 20 gebildet. Demgemäß ist kein Teil des Lots 30 in einem Umfangsabschnitt des Metallfilms 20 gebildet.
  • 4 ist eine vergrößerte Ansicht des Umfangsabschnitts des Metallfilms und von Elementen, die den Umfangsabschnitt umgeben. Der Metallfilm 20 hat einen Verbindungsabschnitt 20A und einen Entlastungsabschnitt 20B, der so ausgebildet ist, dass er den Verbindungsabschnitt 20A begrenzt und ihn umgibt. Der Entlastungsabschnitt 20B ist der in 3 gezeigte Umfangsabschnitt des Metallfilms 20. Zuerst wird der Verbindungsabschnitt 20A Bezug nehmend auf 4 beschrieben. Der Verbindungsabschnitt 20A hat einen ersten sehr engen Kontaktfilm 20a aus Ti oder Mo auf der Oberflächenelektrode 14b. Der Verbindungsabschnitt 20A hat einen ersten Verbindungsfilm 20b aus Ni auf dem ersten sehr engen Kontaktfilm 20a. Ferner hat der Verbindungsabschnitt 20A einen Legierungsabschnitt 20c aus Lot und Ni auf dem ersten Verbindungsfilm 20b.
  • Der Entlastungsabschnitt 20B wird nachfolgend beschrieben. Der Entlastungsabschnitt 20B hat einen zweiten sehr engen Kontaktfilm 20d aus Ti oder Mo auf der Oberflächenelektrode 14b. Der Entlastungsabschnitt 20B hat einen zweiten Verbindungsfilm 20e aus Ni auf dem zweiten sehr engen Kontaktfilm 20d. Ferner hat der Entlastungsabschnitt 20B einen Antioxidationsfilm 20f aus Au oder Ag auf dem zweiten Verbindungfilm 20e. Der erste Verbindungsfilm 20b ist dünner als der zweite Verbindungsfilm 20e ausgebildet. Vorzugsweise ist die Dicke des ersten Verbindungsfilms 20b auf einen Wert gleich oder größer als 0,5 μm eingestellt. Der Entlastungsabschnitt 20B ist so ausgebildet, dass eine Länge (Länge a) von einem an den Verbindungsabschnitt 20A angrenzenden Abschnitt bis zu einem äußersten Umfangsabschnitt gleich oder größer als 10 μm ist.
  • Das Lot 30 ist mit der oberen Oberfläche des Verbindungsabschnitts 20A verbunden. Die externe Elektrode 32 ist mit dem Verbindungsabschnitt 20A durch das Lot 30 verbunden. Das Lot 30 ist mit dem Verbindungsabschnitt 20A unter Vermeidung des Entlastungsabschnitts 20B verbunden. Der den Entlastungsabschnitt 20B bedeckende Beschichtungsfilm 22 ist so ausgebildet, dass das Lot 30 den Entlastungsabschnitt 20B nicht kontaktiert. Vorzugsweise kann der Beschichtungsfilm 22 aus einem Polyimidfilm mit einer Dicke im Bereich von 2 bis 20 μm gebildet sein.
  • Nachfolgend wird das Verfahren zum Herstellen der Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung beschrieben. Zuerst wird die Oberflächenelektrode 14b auf dem Halbleiterelement gebildet. 5 ist eine Querschnittsansicht, die einen Zustand nach dem Bilden der Oberflächenelektrode auf dem Halbleiterelement zeigt. Die Oberflächenelektrode 14b ist zum Beispiel durch Sputtern von Al, AlSi oder AlCu gebildet. Die Oberflächenelektrode 14b wird danach auf 400 bis 470°C in einer Wasserstoff- oder Stickstoffatmosphäre erhitzt. Durch diese Wärmebehandlung wird die Kristallgröße der Oberflächenelektrode 14b erhöht und wird die Flachheit der Oberflächenelektrode 14b verbessert. Die Bedeckung der Oberflächenelektrode 14b mit dem Metallfilm 20 kann so verbessert werden.
  • Als nächstes wird ein Schutzfilm auf einem Teil der Oberflächenelektrode 14b gebildet. 6 ist eine Querschnittsansicht, die einen Zustand nach dem Bilden eines Schutzfilms auf einem Teil der Oberflächenelektrode zeigt. Ein Schutzfilm 100 wird zum Beispiel durch Lithographie gebildet, um so einen Bereich der Oberflächenelektrode 14b zu bedecken, in dem die Bildung des Metallfilms vermieden werden soll.
  • Als nächstes wird der Metallfilm auf der Oberflächenelektrode 14b und dem Schutzfilm 100 gebildet. 7 ist eine Querschnittsansicht, die einen Zustand nach dem Bilden des Metallfilms zeigt. Der Metallfilm hat in der Reihenfolge von der Seite der Oberflächenelektrode 14b einen sehr engen Kontaktfilm 20g aus Ti oder Mo, einen Verbindungsfilm 20h aus Ni auf dem sehr engen Kontaktfilm 20g und einen Antioxidationsfilm 20i aus Au oder Ag auf dem Verbindungsfilm 20h. Der sehr enge Kontaktfilm 20g, der Verbindungsfilm 20h und der Antioxidationsfilm 20i werden zum Beispiel durch Sputtern gebildet.
  • In dem sehr engen Kontaktfilm 20g, dem Verbindungsfilm 20h und dem Antioxidationsfilm 20i ist der Verbindungsfilm 20h, der einen Film mit einer geeigneten chemischen Verbindung für das Lot bildet, um als eine Barriere gegen übermäßige Korrosion durch das Lot zu funktionieren, am dicksten. Der Verbindungsfilm 20h (der erste Verbindungsfilm 20b und der zweite Verbindungsfilm 20e der Halbleitervorrichtung 10) bestimmen im Wesentlichen die mechanische Festigkeit des Metallfilms 20.
  • Der Antioxidationsfilm 20i wird zum Zweck des Begrenzens des Reduzierens der Lotbenetzbarkeit des Verbindungsfilms 20h gebildet, wenn der aus Ni gebildete Verbindungsfilm 20h oxidiert. Übrigens kann der Abschnitt in Kontakt mit dem Schutzfilm 100 des auf der Oberflächenelektrode 14b gebildeten Metallfilms 14b ein mikroskopisches Strukturgemisch enthalten oder eine vom gewünschten Wert abweichende Filmdicke aufweisen; es ist ein Abschnitt von relativ geringerer. Festigkeit.
  • Als nächstes wird der Schutzfilm 100 entfernt. 8 ist eine Querschnittsansicht, die einen Zustand nach dem Entfernen des Schutzfilms zeigt. In diesem Verfahrensschritt wird der Schutzfilm 100 in eine chemische Flüssigkeit zum Entfernen des Schutzfilms eingetaucht, um dadurch den Schutzfilm 100 und den Metallfilm auf dem Schutzfilm 100 zu entfernen. Der Metallfilm wird so im gewünschten Bereich auf der Oberflächenelektrode 14b ausgebildet.
  • Als nächstes wird ein Umfangsabschnitt des Metallfilms mit dem Beschichtungsfilm 22 bedeckt. Der Umfangsabschnitt ist ein Abschnitt, der später zum Entlastungsabschnitt wird. 9 ist eine Querschnittsansicht, die einen Zustand zeigt, in dem der Umfangsabschnitt des Metallfilms mit dem Beschichtungsfilm bedeckt ist. Der Beschichtungsfilm 22 wird durch Lithographie mittels eines lichtempfindlichen Polyimids gebildet. Eine Kombination aus einem nicht-lichtempfindlichen Polyimid und einer lichtempfindlichen Schutzschicht kann alternativ verwendet werden. In einem solchen Fall wird ein lichtempfindlicher Schutzfilm durch Lithographie in eine gewünschte Form bearbeitet und wird danach ein nicht-lichtempfindliches Polyimid bearbeitet. Der Beschichtungsfilm 22 wird so ausgebildet, dass er eine Filmdicke von etwa 2 bis 20 μm hat.
  • Als nächstes wird ein Verbindungsschritt ausgeführt. 10 ist eine Querschnittsansicht, die einen Zustand nach dem Löten der externen Elektrode an den Verbindungsabschnitt im Verbindungsschritt zeigt. In dem Verbindungsschritt werden die externe Elektrode 32 und der Verbindungsabschnitt 20A miteinander durch das Lot 30 verbunden, zum Beispiel durch Tropfen von geschmolzenem Lot auf den Verbindungsabschnitt 20A von einem in der externen Elektrode 32 vorgesehenen Durchgangsloch. Da der Beschichtungsfilm 22 auf dem Umfangsabschnitt des Metallfilms 20 ausgebildet ist, wird dabei das Lot auf dem zentralen Abschnitt des Metallfilms 20 unter Vermeidung des Bildens auf dem Umfangsabschnitt ausgebildet. Das heißt, der Beschichtungsfilm 22 verhindert ein Nassausbreiten des Lots. Der Abschnitt des Metallfilms 20, auf dem das Lot ausgebildet wird, wird zum Verbindungsabschnitt 20A, während der Abschnitt, der mit dem Beschichtungsfilm 22 bedeckt ist und auf dem das Lot nicht ausgebildet ist, zum Entlastungsabschnitt 20B wird.
  • Wenn das Tropfen des Lots gestartet wird, diffundiert der Antioxidationsfilm 20i im zentralen Abschnitt des Metallfilms 20 sofort in das Lot. Danach reagieren Ni im Verbindungsfilm 20h im zentralen Abschnitt des Metallfilms 20 und das Lot in einer Legierungsreaktion miteinander, um den Lot-Ni-Legierungsabschnitt 20c zu bilden. Die Filmdicke des Verbindungsfilms 20h im zentralen Abschnitt des Metallfilms 20 wird nur um einen Wert entsprechend dem Legierungsabschnitt 20c reduziert (z. B. etwa 0,3 μm). Der so in der Filmdicke reduzierte Abschnitt ist der erste Verbindungsfilm 20b. Als ein Verfahren zum Verlöten der externen Elektrode 32 und des Metallfilms kann auch ein anderes Verfahren als das geschmolzenes Lot benutzende Verfahren eingesetzt werden, z. B. ein Verfahren des Schmelzens eines Plattenlots mit einer Ameisensäure-Atmosphäre. Nach dem oben beschriebenen Verfahrensschritt ist die in 1 dargestellte Halbleitervorrichtung 10 abgeschlossen.
  • Es gibt eine Möglichkeit des Auftretens einer hohen Belastung im Lot durch den Heiz/Kühlzyklus des Halbleiterelements. 11 bis 13 zeigen jeweils Ergebnisse einer Analyse einer Belastungsverteilung im Metallfilm, wenn das Lot auf 125°C erwärmt wurde. Hauptsächlich der Verbindungsfilm im Metallfilm erfährt die Belastung vom Lot. Deshalb wurde ein Analysemodell durch Bilden des Metallfilms 20' nur aus Ni konstruiert, was das Material des Verbindungsfilms ist. Auch ist der Entlastungsabschnitt mit dem Verkapselungsmaterial 70 bedeckt.
  • 11 ist ein Diagramm, das eine Belastungsverteilung im Metallfilm zeigt, wenn die Filmdicke des Metallfilms 0,5 μm beträgt. 12 ist ein Diagramm, das eine Belastungsverteilung im Metallfilm zeigt, wenn die Filmdicke des Metallfilms 1,0 μm beträgt. 13 ist ein Diagramm, das eine Belastungsverteilung im Metallfilm zeigt, wenn die Filmdicke des Metallfilms 1,5 μm beträgt. Aus diesen Analyseergebnissen ist verständlich, dass, während eine Belastung in einem Verbindungsabschnitt 20A' im Metallfilm hauptsächlich höher ist, eine hohe Belastung auch in einem Entlastungsabschnitt 20B' von dem Ende des Lots 30 zu einer äußeren Position in einem Abstand von etwa 10 μm davon erzeugt werden kann. In der Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung ist der Entlastungsabschnitt 20B so ausgebildet, dass die Länge (a) von dem an den Verbindungsabschnitt 20A angrenzenden Abschnitt zum äußersten Umfangsabschnitt gleich oder größer als 10 μm ist, und deshalb wird eine im Metallfilm 20 erzeugte Belastung im Entlastungsabschnitt 20B verteilt. Somit kann eine die Oberflächenelektrode 14b beeinflussende Belastung durch ausreichendes Entspannen vom Lot mit dem Entlastungsabschnitt 20B reduziert werden.
  • Wie aus 11 bis 13 offensichtlich, wird der Verbindungsabschnitt 20A' im Vergleich zum Entlastungsabschnitt 20B' mit einer hohen Belastung belastet. Es ist deshalb notwendig, dass die Festigkeit des Metallfilms im Verbindungsabschnitt 20A' gleichmäßig und hoch ist. Der äußerste Umfangsabschnitt des Metallfilms kann jedoch ein mikroskopisches Strukturgemisch enthalten oder eine von dem gewünschten Wert abweichende Filmdicke haben, und es ist ein Abschnitt von relativ geringerer Festigkeit, wie oben beschrieben. Ausführungsbeispiel 1 der vorliegenden Erfindung ist deshalb so angeordnet, dass, während der Verbindungsabschnitt 20A, in dem die Festigkeit des Metallfilms 20 höher ist, hauptsächlich mit der Belastung belastet wird, und der Entlastungsabschnitt 20B, in dem die Festigkeit des Metallfilms niedriger ist, eine unterstützende Entlastungsfunktion durchführt, wodurch man einen verbesserten Entlastungseffekt erhält. Diese Anordnung ermöglicht ein Verhindern einer Verformung des Metallfilms 20 und ein Verziehen und Trennen der Oberflächen-Elektrode 14b verursacht durch Belastung vom Lot 30 und damit ein Verhindern des Wachsens eines Risses in der Oberflächen-Elektrode 14b.
  • Vorzugsweise ist die Länge (a) des Entlastungsabschnitts 20B von dem an den Verbindungsabschnitt 20A angrenzenden Abschnitt bis zum äußersten Umfangsabschnitt falls möglich auf einen Wert im Bereich von 50 bis 500 μm eingestellt. Das Einstellen der Länge (a) auf einen Wert gleich oder größer als 50 μm gewährleistet, dass ein gewisser Rand bezüglich der Steuerbarkeit der Positionen und des Musters des Beschichtungsfilms 22 und des Metallfilms 20 gesichert werden kann und dass eine Musteranomalie durch eine einfache Prüfung erfasst werden kann. Auch gewährleistet das Einstellen der Länge (a) auf einen Wert gleich oder kleiner als 500 μm einen sehr engen Kontakt zwischen dem Antioxidationsfilm 20f und dem Beschichtungsfilm 22 und damit das Verhindern einer Trennung des Beschichtungsfilms 22 vom Metallfilm 20 in dem den Verbindungsschritt enthaltenden Waferprozess. Somit ist das Vergrößern der Länge (a) bei einer ausreichenden Entlastung mit dem Entlastungsabschnitt nützlich, selbst wenn die Betriebstemperatur des Halbleiterelements erhöht wird und wenn der Bereich des Entlastungsabschnitts, in dem die Belastung hoch ist, vergrößert wird.
  • 14 ist eine Grafik, die die Beziehung zwischen der Dicke des Metallfilms und der im Metallfilm erzeugten Belastung zeigt. Falls der Metallfilm durch gewöhnliches Sputtern von Ni gebildet wird, beträgt die Streckspannung des Metallfilms 490 MPa. Es ist deshalb notwendig, dass die Belastung im Metallfilm nicht höher als 490 MPa wird. Man kann aus 14 verstehen, dass die im Metallfilm erzeugte Belastung, wenn die Dicke des Metallfilms gleich oder größer als 0,5 μm ist, niedriger als 490 MPa ist. Wenn die Dicke des Metallfilms auf einen Wert gleich oder größer als 0,5 μm eingestellt wird, ist somit die im Metallfilm erzeugte Belastung niedriger als die Streckspannung des Metallfilms und der Metallfilm kann deshalb die Belastung vom Lot tragen, ohne durch die Belastung vom Lot verformt zu werden. Im Ausführungsbeispiel 1 der vorliegenden Erfindung ist die Dicke des ersten Verbindungsfilms 20b auf einen Wert gleich oder größer als 0,5 μm eingestellt und es kann dadurch ein Verhindern der Verformung des Metallfilms 20 erzielt werden.
  • Man kann aus 14 verstehen, dass der Belastungsreduktionseffekt in Sättigung gelangt, wenn die Dicke des Metallfilms 1 μm übersteigt. Es ist auch schwierig, die Form durch Abscheiden von Ni auf 3 μm oder mehr durch Sputtern in einem gewöhnlichen Halbleiterprozess zu bearbeiten. Es besteht daher eine Notwendigkeit, die Dicke des Metallfilms auf einen geeigneten Wert einzustellen, indem das Sichern der mechanischen Festigkeit und das Gewährleisten einer einfachen Herstellung beachtet werden. Eine Legierungsreaktion verursacht eine Reduzierung von etwa 0,3 μm in der Dicke des ersten Verbindungsfilms 20b im Verbindungsabschnitt 20A. Es ist deshalb wünschenswert, die Dicke des durch Sputtern gebildeten Verbindungsfilms 20h auf einen Wert gleich oder größer als 0,8 μm einzustellen, so dass der erste Verbindungsfilm 20b nach dem Verbindungsschritt gleich oder größer als 0,5 μm ist. Falls der Verbindungsfilm 20h zum Beispiel aus Ni-P durch stromloses Metallisieren gebildet wird, wird eine optimale Filmdicke jedoch unter den gleichen Überlegungen wie oben beschrieben anders bestimmt.
  • Bei dem Herstellungsverfahren der Halbleitervorrichtung gemäß Ausführungsbeispiel 1 in der vorliegenden Erfindung wird der Verbindungsschritt ausgeführt nach dem Bilden des Beschichtungsfilms 22, mit dem der Entlastungsabschnitt 20B bedeckt ist, und deshalb wird das Nassausbreiten des Lots durch den Beschichtungsfilm 22 gestoppt, um zu ermöglichen, dass das Lot 30 ”nur auf dem zentralen Abschnitt des Metallfilms 20” gebildet wird. Die Verwendung von Polyimid mit einer hohen Hitzebeständigkeit für den Beschichtungsfilm 22 ermöglicht das Vermeiden einer Beeinflussung auf den Prozess nach dem Verbindungsschritt. Es ist bevorzugt, die Dicke des Beschichtungsfilms 22 auf einen Wert im Bereich von 2 bis 20 μm einzustellen, um ein Nassausbreiten des geschmolzenen Lots zu verhindern.
  • Die Oberflächenelektrode 14b gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung hat einen Aluminiumgehalt von 95% oder mehr, kann deshalb einfach ausgebildet und in eine Elektrode für ein Halbleiterelement unter Verwendung irgendeines von verschiedenen Halbleitersubstraten einschließlich Si-Substraten bearbeitet werden und kann mit verbesserten Verbindungseigenschaften verbunden werden, wenn Metalldrähte damit verbunden werden. Da Ti oder Mo für den ersten sehr engen Kontaktfilm 20a und den zweiten sehr engen Kontaktfilm 20d verwendet wird, ist es möglich, eine Diffusion von Ni des ersten Verbindungsfilms 20b und des zweiten Verbindungsfilms 20e zur Seite der Oberflächenelektrode 14b zu verhindern, wobei ein sehr enger Kontakt zwischen der Oberflächenelektrode 14b und dem Metallfilm 20 gesichert wird.
  • Es ist im Allgemeinen schwierig, ein bleifreies Lot auf SnAgCu-Basis mit der Oberflächenelektrode 14b mit einem Aluminiumgehalt von 95% oder mehr zu verbinden. Bei der Halbleitervorrichtung gemäß Ausführungsbeispiel 1 der vorliegenden Erfindung wird jedoch das Lot 30 mit dem Metallfilm 20 verbunden und deshalb können eine gute Verbindung und eine gute Lotbenetzbarkeit zwischen dem Lot 30 und dem Metallfilm 20 gesichert werden.
  • Die vorliegende Erfindung ist nicht auf die Oberflächenelektrode 14b begrenzt, die im Ausführungsbeispiel 1 der vorliegenden Erfindung als die Emitter-Elektrode vorgesehen ist. Das Verhindern eines Risses in einer Oberflächenelektrode, die auf einer Oberfläche des Halbleiterelements 14 gebildet ist, kann durch Bilden des oben beschriebenen Metallfilms 20 und des Beschichtungsfilms 22 auf der Oberflächenelektrode erzielt werden. Deshalb ist die Oberflächenelektrode nicht auf einen besonderen Typ begrenzt, solange die Elektrode auf dem Halbleiterelement 14 gebildet ist. Das Halbleiterelement 14 ist nicht auf den IGBT begrenzt. Das Halbleiterelement 14 kann zum Beispiel auch ein MOSFET oder eine Diode sein. Der Metallfilm 20 ist nicht auf die dreilagige Struktur begrenzt. Zum Beispiel kann Ni-P, gebildet durch Plattierungswachstum, als Metallfilm 20 verwendet werden. Diese Modifikationen können auch auf eine Halbleitervorrichtung und ein Herstellungsverfahren in der Halbleitervorrichtung gemäß einem unten beschriebenen Ausführungsbeispiel angewendet werden.
  • Ausführungsbeispiel 2
  • Eine Halbleitervorrichtung und ein Herstellungsverfahren der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung entsprechen in vielen Aspekten jenen gemäß Ausführungsbeispiel 1 und werden deshalb hauptsächlich bezüglich der Unterschiede zu Ausführungsbeispiel 1 beschrieben. 15 ist eine Querschnittsansicht eines Umfangsabschnitts eines Metallfilms und von den Umfangsabschnitt umgebenden Elementen in der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung. Ein Merkmal der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung liegt darin, dass ein modifizierter Film 200 auf einer Oberfläche eines Entlastungsabschnitts 20C gebildet ist.
  • Der modifizierte Film 200 wird aus einem weniger lötbaren Material als der Oberflächenabschnitt des Verbindungsabschnitts 20A gebildet, um so ein Nassausbreiten des Lots 30 in einen Bereich direkt über dem Entlastungsabschnitt 20C zu verhindern. Insbesondere wird der modifizierte Film 200 aus einem Metalloxidfilm, den man durch Oxidieren von Ni erhält, gebildet. Der modifizierte Film 200 hat eine Länge (a) gleich oder größer als 10 μm von dem an den Verbindungsabschnitt 20A angrenzenden Abschnitt zum äußersten Umfangsabschnitt. Die Länge (a) des Entlastungsabschnitts 20C von dem an den Verbindungsabschnitt 20A angrenzenden Abschnitt zum äußersten Umfangsabschnitt ist ebenfalls gleich oder größer als 10 μm. Es ist bevorzugt, dass die durch ”a” in 15 angegebene Länge einen Wert im Bereich von 100 bis 1.000 μm hat.
  • Es wird nun das Herstellungsverfahren der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung beschrieben. Nachdem der Metallfilm 20 gebildet ist, wird ein Opferschutzfilm gebildet. 16 ist eine Querschnittsansicht, die einen Zustand nach dem Bilden des Opferschutzfilms auf dem Metallfilm zeigt. Ein Opferschutzfilm wird nur auf dem zentralen Abschnitt des Metallfilms 20 und nicht auf dem Umfangsabschnitt des Metallfilms gebildet. Der Opferschutzfilm 202 kann zum Beispiel unter Verwendung eines lichtempfindlichen Schutzfilms und mittels Lithographie gebildet werden.
  • Als nächstes wird der Antioxidationsfilm auf dem Umfangsabschnitt des Metallfilms entfernt. 17 ist eine Querschnittsansicht, die einen Zustand nach dem Entfernen des Antioxidationsfilms auf dem Umfangsabschnitt des Metallfilms zeigt. Der Antioxidationsfilm wird zum Beispiel durch ein Trockenätzverfahren wie beispielsweise Sputterätzen mittels Ar-Plasma oder Ar-Ionenstrahlfräsen entfernt.
  • Als nächstes wird der Opferschutzfilm 202 entfernt und der modifizierte Film auf der Oberfläche des Umfangsabschnitts des Metallfilms gebildet. 18 ist eine Querschnittsansicht, die einen Zustand nach dem Bilden des modifizierten Films zeigt. Der modifizierte Film 200 ist ein Metalloxidfilm, der durch Oxidieren des Verbindungsfilms 20h durch Sauerstoffplasmaaschen oder dergleichen gebildet wird. Der modifizierte Film 200 kann einfach durch selektives Oxidieren des Verbindungsfilms 20h gebildet werden. Falls ein Nassätzen mit einem organischen Lösemittel oder dergleichen verwendet wird, um den Opferschutzfilm 202 zu entfernen, kann der modifizierte Film 200 durch Bestrahlen des Verbindungsfilms 20h mit UV-Licht nach dem Trocknen gebildet werden.
  • Als nächstes wird ein Verbindungsschritt durchgeführt. Einzelheiten des Verbindungsschritts sind die gleichen wie jene in Ausführungsbeispiel 1. Somit kann ein Nassausbreiten des Lots auf den Umfangsabschnitt in Verbindungsschritten durch Bilden des modifizierten Films 200, der weniger lötbar ist als der zentrale Abschnitt, auf dem Umfangsabschnitt des Metallfilms vor dem Verbindungsschritt verhindert werden. Der Abschnitt, auf dem der modifizierte Film 200 gebildet wird, kann deshalb als der Entlastungsabschnitt 20C gebildet werden.
  • In dem Herstellungsverfahren der Halbleitervorrichtung gemäß Ausführungsbeispiel 2 der vorliegenden Erfindung wird der modifizierte Film 200 benutzt, um ein Nassausbreiten des Lots 30 zu verhindern und die Bildung des Entlastungsabschnitts 20C zu ermöglichen. Der modifizierte Film 200 kann einfach nur durch Oxidieren des Verbindungsfilms 20h gebildet werden. Der Grund, dass die Länge (a) des modifizierten Films 200 von dem an den Verbindungsabschnitt 20A angrenzenden Abschnitt bis zum Ende auf einen Wert im Bereich von 100 bis 1.000 μm eingestellt wird, ist wie folgt. Das Einstellen der Länge (a) auf den Wert gleich oder größer als 100 μm ermöglicht das Gewährleisten eines ausreichenden Randes, so dass das Lot sich nicht auf den modifizierten Film 200 mit niedriger Benetzbarkeit nass-ausbreitet. Das Begrenzen der Länge (a) auf 1.000 μm ermöglicht das Sichern eines Lot-Oberflächenelektroden-Verbindungsabschnitts einer ausreichend großen Fläche, um eine gewisse Lotfestigkeit und ein Leistungsvermögen für große Ströme zu erhalten.
  • Der modifizierte Film 200 ist nicht auf den Metalloxidfilm beschränkt, den man durch Oxidieren von Ni erhält, und ist nicht auf eine spezielle Art beschränkt, sofern der Film in der Lage ist, ein Nassausbreiten des Lots im Verbindungsschritt zu verhindern. Der Schritt des Entfernens des Antioxidationsfilms kann weggelassen werden, falls ein Prozess ohne das Bilden des Antioxidationsfilms auf dem Entlastungsabschnitt eingesetzt wird.
  • Das Nassausbreiten des Lots wird in Ausführungsbeispiel 1 der vorliegenden Erfindung mittels des Beschichtungsfilms 22 und in Ausführungsbeispiel 2 der vorliegenden Erfindung mittels des modifizierten Films 200 verhindert. Der Entlastungsabschnitt kann jedoch auch durch Bilden von Lot nur auf dem zentralen Abschnitt des Metallfilms mit anderen Maßnahmen als dem Beschichtungsfilm 22 oder dem modifizierten Film 200 gebildet werden. Demgemäß kann irgendeine Maßnahme außer dem Beschichtungsfilm 22 oder dem modifiziertem Film 200 verwendet werden, solange die Maßnahme in der Lage ist, das Nassausbreiten des Lots zu verhindern.
  • Bezugszeichenliste
    • 10
    Halbleiter
    12
    Basisplatte
    14
    Halbleiterelement
    14a
    Gate-Elektrode
    14b
    Oberflächenelektrode
    14c
    Kollektor-Elektrode
    16, 30
    Lot
    20
    Metallfilm
    20A
    Verbindungsabschnitt
    20B, 20C
    Entlastungsabschnitt
    20a
    erster sehr enger Kontaktfilm
    20b
    erster Verbindungsfilm
    20c
    Legierungsabschnitt
    20d
    zweiter sehr enger Kontaktfilm
    20e
    zweiter Verbindungsfilm
    20f
    Antioxidationsfilm
    20g
    sehr enger Kontaktfilm
    20h
    Verbindungsfilm
    20i
    Antioxidationsfilm
    22
    Beschichtungsfilm
    32, 42, 52
    externe Elektrode
    50
    Draht
    60
    Isolierplatte
    70
    Verkapselungsmaterial
    100
    Schutzfilm
    200
    modifizierter Film
    202
    Opferschutzfilm

Claims (12)

  1. Halbleitervorrichtung, aufweisend ein Halbleiterelement; eine Oberflächenelektrode, die auf einer Oberfläche des Halbleiterelements gebildet ist; einen Metallfilm, der so auf der Oberflächenelektrode gebildet ist, dass er einen Verbindungsabschnitt und einen Entlastungsabschnitt, der so ausgebildet ist, dass er an den Verbindungsabschnitt angrenzt und diesen umgibt, aufweist; ein Lot, das mit dem Verbindungsabschnitt unter Vermeidung des Entlastungsabschnitts verbunden ist; und eine externe Elektrode, die mit dem Verbindungsabschnitt durch das Lot verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei welcher der Entlastungsabschnitt so ausgebildet ist, dass eine Länge von einem an den Verbindungsabschnitt angrenzenden Abschnitt zu einem äußeren Umfangsabschnitt gleich oder größer als 10 μm ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei welcher der Verbindungsabschnitt einen ersten sehr engen Kontaktfilm aus Ti oder Mo auf der Oberflächenelektrode, einen ersten Verbindungsfilm aus Ni auf dem ersten sehr engen Kontaktfilm und einen Legierungsabschnitt aus dem Lot und Ni auf dem ersten Verbindungsfilm enthält, und der Entlastungsabschnitt einen zweiten sehr engen Kontaktfilm aus Ti oder Mo auf der Oberflächenelektrode, einen zweiten Verbindungsfilm aus Ni auf dem zweiten sehr engen Kontaktfilm und einen Antioxidationsfilm aus Au oder Ag auf dem zweiten Verbindungsfilm enthält, der erste Verbindungsfilm dünner als der zweite Verbindungsfilm ausgebildet ist, und die Dicke des ersten Verbindungsfilms gleich oder größer als 0,5 μm ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, ferner aufweisend einen Beschichtungsfilm, der den Entlastungsabschnitt überdeckt, so dass das Lot mit dem Entlastungsabschnitt nicht in Kontakt ist.
  5. Halbleitervorrichtung nach Anspruch 4, bei welcher der Beschichtungsfilm aus Polyimid mit einer Dicke im Bereich von 2 bis 20 μm gebildet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, ferner aufweisend einen modifizierten Film aus einem mit dem Lot weniger lötbaren Material als ein Oberflächenabschnitt in dem Verbindungsabschnitt, wobei der modifizierte Film auf einer Oberfläche des Entlastungsabschnitt vorgesehen ist, um ein Nassausbreiten des Lots in einen Bereich direkt über dem Entlastungsabschnitt zu verhindern.
  7. Halbleitervorrichtung nach Anspruch 6, bei welcher die Länge des modifizierten Films von dem an den Verbindungsabschnitt angrenzenden Abschnitt bis zu einem Ende in einem Bereich von 10 bis 1.000 μm liegt.
  8. Halbleitervorrichtung nach Anspruch 6 oder 7, bei welcher der modifizierte Film aus einem Metalloxidfilm gebildet ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei welcher die Oberflächenelektrode aus einem Material mit einem Aluminiumgehalt von 95% oder mehr gebildet ist.
  10. Herstellungsverfahren für eine Halbleitervorrichtung, aufweisend: einen Schritt des Bildens einer Oberflächenelektrode auf einem Halbleiterelement; einen Schritt des Bildens eines Metallfilms auf der Oberflächenelektrode; und einen Verbindungsschritt des Bildens von Lot auf einem zentralen Abschnitt des Metallfilms unter Vermeidung eines Umfangsabschnitts des Metallfilms und des Verbindens des Metallfilms durch das Lot mit einer externen Elektrode.
  11. Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 10, ferner aufweisend einen Schritt des Überdeckens des Umfangsabschnitts mit einem Beschichtungsfilm vor dem Verbindungsschritt.
  12. Herstellungsverfahren für eine Halbleitervorrichtung nach Anspruch 10, ferner aufweisend einen Schritt des Bildens eines modifizierten Films, der mit dem Lot weniger lötbar ist als der zentrale Abschnitt, auf dem Umfangsabschnitt vor dem Verbindungsschritt.
DE112012006875.0T 2012-09-04 2012-09-04 Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung Pending DE112012006875T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/072476 WO2014037996A1 (ja) 2012-09-04 2012-09-04 半導体装置、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112012006875T5 true DE112012006875T5 (de) 2015-06-03

Family

ID=50236649

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012006875.0T Pending DE112012006875T5 (de) 2012-09-04 2012-09-04 Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US9653390B2 (de)
JP (1) JP6156381B2 (de)
KR (2) KR20150038535A (de)
CN (1) CN104603921B (de)
DE (1) DE112012006875T5 (de)
WO (1) WO2014037996A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019209065B4 (de) 2018-07-04 2023-10-19 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6264230B2 (ja) * 2014-08-28 2018-01-24 三菱電機株式会社 半導体装置
WO2016108261A1 (ja) * 2014-12-29 2016-07-07 三菱電機株式会社 パワーモジュール
JP6602480B2 (ja) * 2016-07-26 2019-11-06 三菱電機株式会社 半導体装置
CN108346700B (zh) * 2017-01-24 2021-10-12 株式会社电装 半导体装置及其制造方法
CN110476235B (zh) * 2017-03-27 2024-02-23 三菱电机株式会社 半导体装置、电力变换装置
JP7005356B2 (ja) 2018-01-19 2022-01-21 三菱電機株式会社 半導体装置の製造方法
JP6993946B2 (ja) * 2018-08-21 2022-01-14 株式会社東芝 半導体素子
JP7472435B2 (ja) 2019-05-13 2024-04-23 富士電機株式会社 半導体モジュールの製造方法
DE112020007180T5 (de) * 2020-05-13 2023-04-20 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2021007182A (ja) * 2020-10-19 2021-01-21 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057130B2 (ja) 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5891756A (en) * 1997-06-27 1999-04-06 Delco Electronics Corporation Process for converting a wire bond pad to a flip chip solder bump pad and pad formed thereby
DE19750073A1 (de) 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
JPH11284180A (ja) 1998-03-30 1999-10-15 Toshiba Corp 半導体素子およびそれを用いた半導体装置
DE19839760A1 (de) * 1998-09-01 2000-03-02 Bosch Gmbh Robert Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP2006049427A (ja) 2004-08-02 2006-02-16 Nec Electronics Corp 半導体装置の製造方法
JP4455488B2 (ja) 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP4640345B2 (ja) * 2007-01-25 2011-03-02 三菱電機株式会社 電力用半導体装置
JP5056105B2 (ja) 2007-03-27 2012-10-24 株式会社デンソー 半導体装置およびその製造方法
CN101567353A (zh) * 2008-04-25 2009-10-28 三星电子株式会社 球栅阵列基板及其制造方法
WO2009151108A1 (ja) 2008-06-12 2009-12-17 日本電気株式会社 実装基板、及び基板、並びにそれらの製造方法
DE102008042777A1 (de) * 2008-10-13 2010-04-15 Robert Bosch Gmbh Selektiver Lötstop
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8865584B2 (en) * 2010-05-18 2014-10-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP5605095B2 (ja) * 2010-08-31 2014-10-15 三菱電機株式会社 半導体装置
JP5855361B2 (ja) 2011-05-31 2016-02-09 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019209065B4 (de) 2018-07-04 2023-10-19 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Also Published As

Publication number Publication date
JP6156381B2 (ja) 2017-07-05
CN104603921B (zh) 2018-07-24
US20170186714A1 (en) 2017-06-29
WO2014037996A1 (ja) 2014-03-13
US20150235925A1 (en) 2015-08-20
KR20150038535A (ko) 2015-04-08
CN104603921A (zh) 2015-05-06
US9653390B2 (en) 2017-05-16
KR20160132499A (ko) 2016-11-18
JPWO2014037996A1 (ja) 2016-08-08
US9911705B2 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
DE112012006875T5 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE102008057817B4 (de) Vorrichtung und Verfahren mit einem Lötprozess
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE112013006790B4 (de) Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung
DE102014008587B4 (de) Leistungs-Halbleiterschaltung
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE2428373C2 (de) Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung
DE102009017853A1 (de) Halbleitervorrichtung und Verfahren
DE112017006825T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP2962799A1 (de) Halbleitermodul mit Ultraschall geschweißten Anschlüssen
DE112017002198T5 (de) Halbleitereinrichtung
DE3823347A1 (de) Leistungs-halbleiterelement
DE10084995B4 (de) Verfahren und Vorrichtung zum Bilden einer Struktur unterhalb einer Bondmetallisierung
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
DE102017113515B4 (de) Verfahren zum Bilden eines elektrisch leitfähigen Kontakts und elektronische Vorrichtung
DE102014109870A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen einer elektronischen Vorrichtung
DE112014005925B4 (de) Halbleitervorrichtung
EP3526814B1 (de) Halbleitermodul mit stützstruktur auf der unterseite
DE102004036142B4 (de) Halbleiterbauelement mit einer Metallisierung mit mehreren durch zumindest eine Barriereschicht getrennten Metallisierungsschichten sowie Verfahren zu dessen Herstellung
DE102008033410B4 (de) Leistungselektronische Verbindungseinrichtung mit einem Leistungshalbleiterbauelement und Herstellungsverfahren hierzu
DE102014107018A1 (de) Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen
DE102014103295B4 (de) Chipanordnungen und verfahren zur herstellung einer chipanordnung
DE102012222012A1 (de) Leistungshalbleitereinrichtung und ein Verfahren zur Herstellung einer Leistungshalbleitereinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication