JPS63245972A - 弱結合型ジヨセフソン素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液体ヘリウム温度近傍で動作させる弱結合型ジ
ョセフソン素子に係り、特に高速のスイッチング動作に
好適な弱結合型ジョセフソン素子に関する。

〔従来の技術〕

従来の弱結合型ジョセフソン素子については、アイ・イ
ー・イー・イー、トランザクションズオン　エレクトロ
ン　デバイセス、イーデー−２８巻、第１１号（１９８
１）第１３９４頁から第１３９７頁（ＩＥＥＨ，ＴＲＡ
ＮＳＡＣＴＩＯＮＳ　ＯＮＨＬＥＣ丁ＲＯＮ　　ＤＥＶ
ＩＣＥＳ、　　ＶＯＬ、　　ＨＤ　−２８、Ｎａ　　１
　１（１９８１）ｐｐ、１３９４−１３９７）　　にお
いて論じられている。

〔発明が解決しようとする問題点〕

この素子は第６図に示すように、Ｓｉから成る常導電体
６４上でｐｂとＩｎの合金薄膜から成る超電導体電極６
５及び６６を対向させた平面形構造になっている。一般
にこのような構造の弱結合型ジョセフソン素子の超電温
体電極間を流れるジョセフソン電流■は、 Ｉ（ｃ（Ｔ”／ξｎ　）・ｅｘｐ（−Ｌ　／ξ、　）−
（式１）で与えられる。ここでＴは素子の動作温度で、
超電導電極の超電導転移温度より低く、一般に液体ヘリ
ウム温度（４，２″Ｋ）である。ξ。は常電導体中の電
子対コヒーレンス長で、常電導性の性質によって定まる
。Ｌは２つの超電導体電極の対向間隔で、結合長と称す
る。この素子で実用に足りる数μへ以上のジセフソン接
合電流を得るためには、結合長り、を電子対コヒーレン
ス長ξ□の１０倍程度以下、すなわち約０．５　　μｍ
以下にする必要があり、かつジョセフソン接合電流のそ
ろった多数個の素子を作製するためには、各結合長の寸
法精度を高める必要がある。従来技術においては。

まずＳｉ基板上にＰｂ−Ｉｎ合金から成る超電導体薄膜
を形成し、次いでフォトレジストあるいは電子線レジス
トをマスクとしたエツチングによって素子パターン及び
結合長部分を加工し、接近した２つの超電導体電極を形
成していた。このように平面形構造の素子では、結合長
部分を、０．５μｍ以下という極めて微細なパターン寸
法でＮｒＬ良く、また再現性良く加工する工程を必要と
しているが、この加工は必ずしも容易ではなかった。

°このため、従来法で作製した素子は、結合長に依存す
るジョセフソン接合電流が基板内で約±１０％以上の分
布をもち、また基板間で約±３０％の分布をもち、電流
の均一性と再現性に乏しいという問題があった。

本発明の目的は、常電導体を介して２つの超電導体を接
続して構成する弱結合型ジョセフソン素子において、２
つの超電導体の微細な結合の形成を容易にし、かつその
寸法精度を高め、これによって素子特性の均一性と再現
性を向上できる新しい素子構造を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明では結合長部分をパタ
ーン加工して形成する従来の平面形素子構造に代えて、
常電導体あるいは絶縁体で形成した段差部分で２つの超
電導体を分離し、かつこの段差部における段差の大きさ
を基準として結合長を決める第１の素子構造とした。

また、本発明では常電導体を２つの超電導体で挾んだ三
層構造として、該常電導体の膜厚を結合長どし、かつ弱
結合部を除く常電導体に形成した絶縁体層で、２つの超
電導体を電気的に分離する第２の素子構造とした。

〔作用〕

この第１の素子構造によれば、段差を真空蒸着等の薄膜
堆積法、あるいは常電導体をエツチングする方法により
形成することが可能である。この薄膜堆積法及びエツチ
ング法は、数ｎ　ｍの弔位で寸法制御を再現性良く行な
うことが可能であり。

段差の大きさすなわち結合長の寸法精度とその再現性を
格段に高めることができる。従って１素子特性の均一性
と再現性を向上できる。

この第２の素子構造によれば１弱結合材料となる常電導
体のＰ！厚を制御することにより、任意の蛸合長を有す
る素子を作製することができる。この常電導体は真空蒸
着法あるいはスパッタリング法等の薄膜堆積法により形
成することが可能であり、これらの薄膜堆積法は数ｎｍ
の精度でＩｌ！Ｊ厚、すなわち結合長を再現性良く制御
できる。従って結合長に依存する素子特性の均一性と再
現性を向上できる。

〔実施例〕

以下、実施例１〜５を用いて本発明の第１の素子構造に
ついて詳細に説明する。

（実施例１） （１）まず第１図（ａ）に示すように、フォトレジスト
１３（ヘキスト（ｌｌｏａｃｈｓｔ）　　社製、商品名
：ＡＺ−１３５０Ｊ）のパターンを形成した直径２イン
チのＳｉ基板１１上に、段差材１２として厚さ０．５　
　μｍのＳｉを真空蒸着法により形成した。このＳｉは
、本発明の弱結合型ジョセフソン接合が動作する、極低
温において、アクセプタ、あるいはドナーがフリーズ・
アウトする程度にすなわちＩ　Ｘ　１０　”ｍ−”以下
に少なくしである。

（２）そして、該フォトレジスト１３をアセトンで溶解
除去することにより、第１図（ｂ）に示すようにＳｉ段
差材１２で高さの０．５　μｍの段差部を形成した。

（３）次いで、第１図（ｃ）に示すように常電導体１４
として厚さ１μｍのＣｕ膜を真空蒸着法により形成した
のち、同一真空槽内で超電導体電極１５及び１６として
、厚さ０．３　　ｔｔｍのＮｂ膜を真空蒸着法により該
Ｃｕ膜上に形成した。

この際、Ｎｂは段差面が見通せない方向から蒸着し、段
差面にＮｂが蒸着されないようにした。

これにより、Ｎｂ超電導体電極１５と同電極１６は、段
差部で０．２　μｍの間隙、すなわち結合長１７で分離
された。

ここでＮｂ超電導体電極膜をスパッタリング法によって
形成した場合、段差面にもＮｂが飛着し、該電極１５と
１６は短絡した。しかし。

この後ＣＦ４ガスを用いた反応性プラズマエツチング法
でＮｂ膜を厚さ１０〜２０ｎｍのエツチングによって除
去することにより、段差面に付着したＮｂを除去でき、
該電極１５と１６を段差部で分離することができた。

（４）最後に、フォトレジストをマスク材とし、ＣＦ４
ガスを用いたプラズマエツチング法によりＮｂ超電導体
電極膜】５及び１６をエツチングして、第１図（ｄ）に
示すような弱結合型ジョセフソン素子を完成した。

本実施例において結合長１７は、段差材１２の高さく膜
厚）あるいは超電導体電極１５の膜厚を変えることによ
って、任意の長さにすることができる。そこでＳｉ段差
材１２の高さを０．５　μｍに固定し、Ｎｂ超超電導体
電工１５膜厚を前述した０、３μｍに加えて、０．２μ
ｍ。

０．２５　μｍ、０．３５　　μｍ、０．４　　μｍと
した結果、結合長が０．１　μｍｔｏ、１５　　μｍ。

０．２　μｍ、０．２５　　μｍ、Ｑ、３　　μｍの接
合を作製することができた。これらの接合長の寸法精度
は、Ｓｉ段差材とＮｂ超電導電極を真空蒸着するときの
膜厚制御性と膜厚の場所的な分布によって定まる。本実
施例の場合は、この寸法精度は設定値の±１％以下で、
この再現性は±２％以下で極めて良好であった。この結
果、従来法で基板内で約±１０％以上分布していた接合
電流を±５％以下に、また、従来試作コツ１〜間で約±
３０％ばらついていた接合電流を±１０％以下に低減で
き、接合電流の均一性と再現性を向上することができた
。

（実施例２） （１）まず第２図（ａ）に示すように、Ｓｉ基板２１全
而に常電導体２４として厚さ１μｍのＣｕ膜を真空蒸着
法により形成したのち、フォトレジスト２３のパターン
を形成した。

（２）次いで該フォトレジストをマスク材として、Ａｒ
ガスを用いたイオンミリング法により該Ｃｕ膜を０．５
　μｍの深さまでエツチングした。

そして該フォトレジストをアセトンで溶解除去して、第
２図（ｂ）に示すようにＣｕ膜に０．５μｍの段差を形
成した。

（３）次に前記試料の表面を１．３３　Ｐ　ａ　　のＡ
ｒガス雰囲気中で高周波スパッタエツチングして、試料
の表面の不純物及び酸化物を除去したのち、超電導体電
極２５及び２６として厚さ０．３μｍのＮｂ膜を真空蒸
着法により第２図（Ｑ）に示すように形成した。

（４）そしてフォトレジスト（前記Ａ　Ｚ　−１３５０
Ｊ　）をマスク材とし、ＣＦ４ガスを用いたプラズマエ
ツチング法により該Ｎｂ膜をエツチングして第２図（ｄ
）に示すような弱結合型ジョセフソン素子を完成した。

そして実施例１と同様に、ジョセフソン接合電流の均一
性と再現性を向上できた。

なお、本実施例では、Ｓｉ！板上に形成した常電導体の
Ｃｕ膜をエツチングして段差を設けたが、Ｓｉ基板に代
えてＣｕ基板を用い、これをエツチングして段差を形成
することも可能である。

（実施例３） （１）第３図（ａ）に示すようにＳｉ基板３１上にフォ
トレジスト３３（前記ＡＺ−４３５０Ｊ）のパターンを
形成したのち、段差材３２として厚さ０．５　μｍのＳ
ｉＯを真空蒸着法により形成した。

（２）そして、該フォトレジストをアセトンで溶解除去
することにより、第３図（ｂ）に示すようにＳｉＯ段差
材３２で高さ０．５　　μｍの段差を形成した。

（３）次いで第３図（Ｑ）に示すように、超電導体電極
３５及び３６として、厚さ０．４　　μｍのＮｂ膜を真
空蒸着法により形成し、引き続いて同一真空中で常電導
体３４として厚さ０．８μｍのＣｕを該Ｎｂ膜上に蒸着
した。これにより２つのＮｂ超電導体電極３５と３６は
、５ｉＯＪＩＱ差材３２で形成した段差部において、０
．１μｍの結合長でＣｕ常電導体３４を介して結合され
た。

（４）そしてフォトレジストをマスク材として。

Ａｒガスを用いたイオンミリング法により該Ｃｕ常電導
体３４て該Ｎｂ超電導体電極３５及び３６をエツチング
して、第３図（ｄ）に示すように素子パターンを形成し
た。

（５）さらにフォトレジスト（前記Ａ　Ｚ−１３５０Ｊ
　）をマスク材として、Ａｒガスを用いたイオンミリン
グ法により段差部以外の該Ｃｕ常電導体３４をエツチン
グして、第３図（ｅ）及び（ｆ）に示すような弱結合型
ジョセフソン素子を完成した。

本実施例のように、超電導体電極の上に常電導体で弱結
合部を形成しても、実施例１と同様の特性が得られ、ジ
ョセフソン接合電流の均一性と再現性を向上することが
できた。

なお本実施例の断差材３２を、ＳｉＯから常電導体のＣ
ｕに替え、超電導体電極の上下を常電導体で挾んで弱結
合部を構成することも可能である。

（実施例４） 次に本発明の弱結合型ジョセフソン素子の段差部に制御
電極を設け、ここに電圧を印加して２つの超電導体電極
間にある常電導体に電界を加え。

この超電導結合状態を変化させて、ジョセフソン接合電
流を制御する超電導トランジスタを作製した一実施例に
ついて、第４図を用いて説明する。

（１）Ｓｊ基板４１上に制御電極４８として厚さ０．５
　μｍのＮｂを真空蒸着法により形成したのち、フォト
レジストをマスク材として、ＣＦａガスを用いたプラズ
マエツチング法によりエツチングし、第４図（ａ）に示
すようにＮｂ膜で高さ０．５　　μｍの段差を形成した
。

（２）次に第４図（ｂ）に示すように、フォトレジスト
４３でＮｂ制御電極４８の配線パッド部を被覆して、陽
極酸化法により該Ｎｂの表面に厚さ約３０ｎｍの酸化Ｎ
ｂ絶縁膜４９を形成した。

（３）そして該フォトレジスト４３をアセトンで溶解除
去したのち、試料を真空装置に設置し、５ＸＩＯ−’Ｐ
ａ以下の真空中で約２００℃の温度で３０分間の加熱処
理を行なった後、試料の表面を１．３３　　ＰａのＯｚ
ガス雰囲気中で高周波スパッタエツチングし、試料表面
の不純物を除去した。そして常電導体４４として、真空
蒸着法により断差面を見通す斜め方向から、厚さ約０．
１　μｍの多結晶Ｓｉ膜を形成し、続いて超電導体電極
４５及び４６として、真空蒸着法により断差面が見通せ
ない方向から、厚さ０．４μｍのＮｂ膜を形成した。こ
れにより第４図（、）に示すように超電導体電極４５と
４６を断差部において０．１　　μｍの結合長で分離す
ることができた。

（４）最後にフォトレジストをマスク材とし、Ａｒガス
を用いたイオンミリング法により、Ｎｂ超電導体電極４
５及び４６とＳｉ常電導体４４をエツチングして、第４
図（ｄ）に示すような超電導トランジスタを完成した。

本実施例においても実施例１と同様にジョセフソン接合
電流の均一性、再現性を向上することができ、かつ制御
電極に２００〜２００ｍＶの電圧を印加することにより
、ジョセフソン接合電流をＯ〜８０μＡの範囲で制御す
ることができた。

以上本実施例は、実施例１で説明した本発明による素子
の断差材に制御電極機能を付加した新しい構造の超電導
トランジスタを提供するものである。

（実施例５） 前記実施例４では、制御電極をジョセフソン素子の下に
設けた例を説明したが、この制御電極をジョセフソン素
子の上に形成することも可能である。そこで実施例１で
説明した素子（第１図（ｄ）に示す）上に絶縁膜を介し
て制御電極を設けたが、制御電圧が大きくなるという欠
点があった。この場合、常導電体−超電導体電極一絶縁
膜一制御電極の順に素子を構成したため、電界が導電導
体に印加されにくかったためと考えられる。そこで、超
電導体電極−常電導体一絶縁膜一制御電極の順に素子を
構成した実施例について、第５図を用いて以下に説明す
る。

（１）まず第５図（ａ）に示すようにＳｉ基板５１上に
、段差材５２として厚さ０．５μｍのＳｉ膜膜を形成し
た。

（２）そして、超電導体電極５５及び５６として、真空
蒸着法により断差面が見通せない方向から厚さ０．４　
μｍのＮｂ膜を形成し、引き続いて常電導体５４として
、厚さ０．１５　μｍの多結晶Ｓｉを断差面を見通す方
向から真空蒸着法により形成し、その表面を乾燥したＯ
ｚガス雰囲気中で、１０００℃２０分間の加熱処理によ
り酸化し、厚さ約２５ｎｍは酸化Ｓｉ絶縁膜５９を形成
し、第５図（ｂ）に示すような構造にした。

（３）次いで、フォトレジストをマスク材とし。

Ａｒガスを用いたイオンミリング法により、該酸化Ｓｉ
絶縁膜５９、Ｓｉ常電導体５４、Ｎｂ超電導電極５５及
び５６をエツチングして素子パターンを形成したのち、
同じくイオンミリング法により、断差部以外の該酸化Ｓ
ｉ絶縁膜５９とＳｉ常電導体５４のみをエツチングして
。

第５図（Ｑ）に示すような構造にした。

（４）そして第５図（ｄ）に示すように、真空蒸着法に
より厚さ０．７　　μｍのＳｉＯ層間絶縁膜６０を形成
し、さらに該酸化Ｓｉ絶縁膜５９上に制御電極５８とし
て、厚さ１．０　μｍのｐｂ−Ｉｎ蒸着膜を形成して、
超電導トランジスタを完成した。

本実施例においても実施例４と同様に、制御電極に電圧
を印加することによりジョセフソン接合電流を制御する
ことができた。

以上の実施例１．〜５においては、超電導３！極にＮｂ
を用いたが、このほかにＮｂＮ、Ｎｂ５ＡＱ。

Ｎ　ｂ　ａＧ　ａ　等のＮｂ化合物、Ｐｂ−Ｉｎ、Ｐｂ
−Ｂ１．Ｐｂ−Ａｕ−Ｉｎ等のｐｂ金合金あるいはＭ　
ｏ　Ｎなどを用いることができることは言うまでもない
。常電導体材料については、Ｃｕ、Ｓｉの例で説明した
が、ＡＱ、Ｇｅ、ＧａＡｓ、Ｉ　ｎＰ。

ＩｎＡｓ、ＩｎＳｂ、Ｇａｒｂ、ＧａＰなどを用いた場
合でも同様の効果を得ることができた。

以下、実施例６〜７を用いて本発明の詳細な説明する。

（実施例６） （１）まず直径２インチのＳｉ基板１１１上に、厚さ２
００ｎｍのＮｂ膜を直流マグネトロンスパッタ法により
形成し、この上にフォトレジスト（ヘキスト（Ｈｏｅｃ
ｈｓｔ）　　社製、商品名：ＡＺ−１３５０Ｊ）で第１
の超電導体電極パターンを光露光法により形成した。そ
してこのフォトレジストをマスク材とし、ＣＦａ　と０
２の混合ガスを用いた反応性プラズマエツチング法によ
り。

該Ｎｂ膜をエツチングして第７図（ａ）に示すような第
１のＮｂ超電導体電極１１２を形成した。

（２）次にＡｒガスを用いた高周波スパッタクリーニン
グ法により、該Ｎｂ超電導体電極１１２の表面を清浄化
処理したのち、真空蒸着法により常電導体１１３として
厚さ５０ｎｍのＳｉ膜を形成した（第７図（ｂ））。こ
のＳｉは本発明の弱結合型ジョセフソン素子が動作する
極低温において、アクセプタあるいはドナーがフリーズ
・アウトする程度、すなわちＩ　Ｘ　１０”ｍ−’以下
の不純物濃度にした。なおこの蒸着では水晶振動子式膜
厚計を用いて蒸着膜厚を制御した。

（３）そしてフォトレジスト（該ＡＺ−１３５０Ｊ）１
１４を用いて該Ｓｉ膜の弱結合部を被覆したのち、０２
ガスを用いた高周波プラズマ酸化法により、露出した該
Ｓｊ膜表面を酸化して、厚さが約５ｎｍ以上の５ｊＯｘ
絶縁体層１１５を形成しく第７図（Ｃ））、該フォトレ
ジストをアセトンで溶解除去した。

（４）次にＡｒガスを用いた高周波スパッタクリーニン
グ法により、該８１常電導体１１３の弱結合部およびＳ
　ｉ　Ｏｘ絶縁体層１１５の表面を清浄化処理したのち
、厚さ２００ｎｍのＮｂ膜を直流マグネトロンスパッタ
法により形成した（第７図（ｄ））、そして該フォトレ
ジストを用いて第２の超電導体、電極パターンを形成し
。

ＣＦａを用いた反応性プラズマエツチング法により、該
Ｎｂ膜をエツチングして第２のＮｂ超電導体電極１１６
を形成し、第７図（ｅ）に示すような弱結合型ジョセフ
ソン素子を完成した。

以上のような方法により、常電導体１１３の厚さ、すな
わち結合長を前述した５０ｎｍに加え、１１００ｎ、１
５０ｎｍ、２００ｎｍとした素子も作製したが、これら
の寸法精度は設定値の±２％以下で、この再現性は±５
％以下と極めて良好であった。この結果、従来法で基板
内で約±１０％以上分布していた接合電流を±５％以下
に、また試作ロット間で約±３０％ばらついていた接合
電流を±１０％以下に低減でき、素子特性の均一性と再
現性を向上することができた。

（実施例７） 前述の実施例６では、一層毎に電極パターンを形成する
ため１弱結合部に残るフォトレジスト等の不純物を高周
波スパッタクリーニング法で除去し、表面を清浄化する
工程が必要であった。また第１の超電導体電極の段差に
よって２つの超電導体電極が短絡しないよう、第１の超
電導体電極１１２の断面形状を第７図に示すように台形
にする必要があり、素子間隔を狭められず、素子の高密
度化が困難であった。そこで本発明において上記の清浄
化工程を不要とし、かつ素子を平坦化して高密度化を容
易にした実施例について、第８図を用いて以下に説明す
る。

（１）まず第８図（ａ）に示すように、Ｓｉ基板１２１
上に第１の超電導体電極１２２として厚さ２００ｎｍの
ＮｂＮ膜を、続いて常電導体１２３として厚さ１１００
ｎのＳｉ膜、第２の超電導体電極１２６として厚さ１１
００ｎのＮｂＮ膜を連続して形成した。ここでＮｂＮ膜
は直流マグネトロンスパッタ法により、Ｓｉ膜は真空蒸
着法により形成し、水晶振動子式膜厚計を用いて膜厚を
制御した。このように予め三層膜を連続形成することに
より、実施例６で述べた膜表面の清浄化工程は不要とな
った。

（２）次に該基板表面にフォトレジスト（前記ＡＺ−１
３５０Ｊ）で第１の超電導体電極パターンを光露光法に
より形成した。そしてこのフォトレジスト１２４をマス
ク材として、ＣＦ４ガスを用いた反応性プラズマエツチ
ング法により、第８図（ｂ）に示すように２つのＮｂＮ
超電導体電ｔ４１２２，１２６とＳｉで常電導体１２３
をエツチングした。

（３）引き続いて該基板上に、真空蒸着法によりＳｉＯ
＃！Ｉ縁膜１２７を３００ｎｍの厚さまで形成し、該レ
ジスト１２４をアセトンで溶解し、この上に蒸着されて
Ｓｉ膜膜を除去することにより、第８図（ｃ）に示すよ
うに常電導体１２３の表面までＳｉＯ絶縁体１２７で埋
め戻した。

（４）さらに該基板表面に、フォトレジスト（前記ＡＺ
−１３５０Ｊ）で弱結合部のパターンを光露光法により
形成した。そしてこのフォトレジスト１２８をマスク材
として、ＣＩ？、ガスを用いた反応性プラズマエツチン
グ法により、第２のＮｂＮ超電導体電極１２６をエツチ
ングしたのち、０２ガスを用いた１１°６周波プラズマ
酸化法により、露出した該５ｉ１Ｂ電導体１２３表面を
酸化して、厚さが約５ｎｍ以上のＳｉＯｘ絶縁体層１２
５を第８図（ｄ）に示すように形成した。

（５）次に第８図（ｅ）に示すように、該基板上に厚さ
１１００ｎのＳｉＯ絶縁膜１２９を真空蒸着法により形
成した。そして該レジスト１２８をアセトンで溶解し、
この上に蒸着されたＳｉＯ膜を除去することにより、第
２の超電導体電極１２６　表ｉｔ　テＳ　ｉ　ｏｗＡａ
体１２９で埋め、素子を平坦にした。

（６）最後に厚さ１５０ｎｍのＮｂＮ膜を直流マグネト
ロンスパッタ法により形成したのち、フォトレジストを
マスク材として、ＣＦ４ガスを用いた反応性プラズマエ
ツチング法により該ＮｂＮ膜をエツチングしてＮｂＮ超
電導引出な極１３０を形成し、第８図（ｆ）に示すよう
に平坦化した弱結合型ジョセフソン素子を完成した。そ
して実施例６と同様に、ジョセフソン接合電流の均一性
と再現性を向上でき、さらに実施例６と比して清浄化工
程を省略し、かつ素子構造を平坦化して高密度化を容易
にした。

以上実施例６〜７においては、超電導電極ＮｂＮを用い
たが、この他にＮｂ、ＮｂａＧｅ、ＭｏＮあるいはＰ　
ｂ　−Ｉ　ｎ　、　Ｐ　ｂ　−Ｂ　ｉ等のｐｂ金合金ど
を用いることができることは言うまでもない。

また常電導体材料についてはＳｉの例で説明したが、Ａ
Ｑ、Ｇｅ、Ｃｕを用いても同様の効果が得られた。

〔発明の効果〕

以上説明したごとく本発明による第１の素子構造の素子
、すなわち段差部で２つの超電導体電極を分離し、かつ
この段差部に配した常電導体で２つの超電導体電極を結
合した弱結合型ジョセフソン素子では、′結合長となる
段差の制御を、寸法の制御性、再現性共に優れた、真空
蒸着法等の薄膜堆積法あるいはエツチング法により行な
うことができる。従って結合長の寸法精度を設定値の±
１％以下に、再現性を±２％以下にでき、従来の素子で
±１０％以上分布していたジョセフソン接合電流を±５
％以下に、試作ロット間の接合電流のばらつきを従来の
約±３０％から±１０％以下にすることができ、素子特
性の均・−性と再現性を向上できる。

本発明の第２の素子構造によれば、弱結合形ジョセフソ
ン素子の結合長となる常電導体の膜厚の制御を１寸法の
制御性、再現性共に優れた真空蒸着法等の薄膜堆積法に
より行なうことができる。

従って結合長の寸法精度、再現性を格段−に向上でき、
これに依存するジョセフソン接合電流を、従来法で基板
内で±１０％以上分布していたものを±５％以上に、ま
た試作ロット間で約±３０％ばらついていたものを±１
０％以下に低減することができ、素子特性の均一性と再
現性を向上できる。

【図面の簡単な説明】

第１図〜第５図は本発明の各実施例における素子作製工
程を示す図、第６図は従来の素子構造を示す図、第７図
及び第８図は１本発明の実施例における素子作製工程を
示す図である。 ・　１１，２１，２１，４１，５１・・・Ｓｉ基板、１
２゜３２．５２・・・段差材、１３，２３，３３，４３
・・・フォトレジスト、１４，２４，３４，４４，５４
゜６４・・・常電導体、１５，１６，２５，２６，３５
゜３６．４５，４６，５５，５６，６５，６６・・・超
電導体電極、１７．６７・・・結合長、４８．５８・・
・制御電極、４９．５９・・・絶縁膜、６０・・・層間
絶縁膜、１１１，１２１・・・基板、１１２，１１６゜
１２２．１２６，１３２，１３６・・・超電導体電極、
１１３．１２３，１３３・・・常電導体、１１５゜１２
５・・・絶縁体層、１１４，１２４，１２８・・・フォ
トレジスト、１２７，１２９・・・絶縁体、１３０・・
・超電導引出電極。 ＼、〜・′ ￥３　１　　図 （η） （ｄ） 不　２　図 （η） （ｂ） Ｃｄ） 第　３　図 第　５　　図 （久υ （〆） ｔρ１間紀憇 ＋＋　■（ｆ　哨　鵠■Ｑ〜 １階寸　嘴　嘴く寸 ４ゞン”　吋　　　　め　寸か（支）−吋寸噌慢　　　
　　喝　寸唖り哨 不　６　　図 χ７　図 （Ｃ） （ｅ）ｌ１６

Claims (1)

1. 【特許請求の範囲】 １、常電導体を介して２つの超電導体を接続して構成す
   る弱結合型ジョセフソン素子において、常電導体から成
   る段差部で２つの超電導体電極を分離し、かつこの段差
   部の常電導体を弱結合部とすることを特徴とする弱結合
   型ジョセフソン素子。 ２、特許請求の範囲第１項記載の弱結合型ジョセフソン
   素子において、前記段差部に制御電極を設けたことを特
   徴とする弱結合型ジョセフソン素子。 ３、弱結合型ジョセフソン素子において、絶縁体から成
   る段差部で２つの超電導体電極を分離し、さらにこの段
   差部上に常電導体から成る弱結合部を形成することを特
   徴とする弱結合型ジョセフソン素子。 ４、特許請求の範囲第３項記載の弱結合型ジョセフソン
   素子において、前記段差部に制御電極を設けたことを特
   徴とする弱結合型ジョセフソン素子。 ５、第１の超電導体の上に常電導体を形成し、さらにそ
   の上に弱結合部となる開口部を有する絶縁体を形成した
   のち、その上に第２の超電導体を形成して構成すること
   を特徴とする弱結合型ジョセフソン素子。