JP3416898B2 - 半導体結合超伝導素子の製造方法 - Google Patents
半導体結合超伝導素子の製造方法Info
- Publication number
- JP3416898B2 JP3416898B2 JP31682595A JP31682595A JP3416898B2 JP 3416898 B2 JP3416898 B2 JP 3416898B2 JP 31682595 A JP31682595 A JP 31682595A JP 31682595 A JP31682595 A JP 31682595A JP 3416898 B2 JP3416898 B2 JP 3416898B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- superconducting
- resist
- superconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体を結合部に
持つ超伝導素子、すなわち、超伝導体−半導体−超伝導
体ジョセフソン素子の製造方法に関するものである。
持つ超伝導素子、すなわち、超伝導体−半導体−超伝導
体ジョセフソン素子の製造方法に関するものである。
【０００２】
【従来の技術】従来の半導体結合超伝導素子の素子構造
（積層半導体の構成）を、図１１に示す。図中、１，２
はソース・ドレイン電極にあたる超伝導電極であり、３
は金属ゲート電極（第３の電極）である。また、４はノ
ンドープＩｎＡｌＡｓ層（ゲートコンタクト層）であ
り、５はノンドープＩｎＧａＡｓ層（チャネル層）であ
り、７はノンドープＩｎＡｌＡｓ層である。また、６は
ノンドープＩｎＧａＡｓ層５と第２のノンドープＩｎＡ
ｌＡｓ層７の界面のノンドープＩｎＡｌＡｓ層７側に形
成された２次元電子ガスであり、８はｎ型ＩｎＡｌＡｓ
層、９はノンドープＩｎＡｌＡｓ層、１０はＩｎＰ基板
である。
（積層半導体の構成）を、図１１に示す。図中、１，２
はソース・ドレイン電極にあたる超伝導電極であり、３
は金属ゲート電極（第３の電極）である。また、４はノ
ンドープＩｎＡｌＡｓ層（ゲートコンタクト層）であ
り、５はノンドープＩｎＧａＡｓ層（チャネル層）であ
り、７はノンドープＩｎＡｌＡｓ層である。また、６は
ノンドープＩｎＧａＡｓ層５と第２のノンドープＩｎＡ
ｌＡｓ層７の界面のノンドープＩｎＡｌＡｓ層７側に形
成された２次元電子ガスであり、８はｎ型ＩｎＡｌＡｓ
層、９はノンドープＩｎＡｌＡｓ層、１０はＩｎＰ基板
である。
【０００３】ここでは、半導体としてＩｎＡｌＡｓ／Ｉ
ｎＧａＡｓ変調ドープ構造を用いているが、ＡｌＧａＡ
ｓ／ＧａＡｓ変調ドープ構造等の二次元電子ガスが形成
される半導体ヘテロ接合であれば同様である。通常、こ
の構造は、超伝導電極１，２として、ＮｂやＰｂのよう
な金属元素超伝導体か、ＰｂＢｉのような合金超伝導体
が用いられている（以下、このような超伝導体を金属超
伝導体と記す）。
ｎＧａＡｓ変調ドープ構造を用いているが、ＡｌＧａＡ
ｓ／ＧａＡｓ変調ドープ構造等の二次元電子ガスが形成
される半導体ヘテロ接合であれば同様である。通常、こ
の構造は、超伝導電極１，２として、ＮｂやＰｂのよう
な金属元素超伝導体か、ＰｂＢｉのような合金超伝導体
が用いられている（以下、このような超伝導体を金属超
伝導体と記す）。
【０００４】金属超伝導体であるＮｂを用いた半導体結
合超伝導素子の作製方法を、図１２〜図１９に示す。こ
れらの図において、１１は電子ビーム露光用レジストで
あり、１２はレジスト１１上に付着した超伝導体層であ
り、１３は飛来する超伝導体である。
合超伝導素子の作製方法を、図１２〜図１９に示す。こ
れらの図において、１１は電子ビーム露光用レジストで
あり、１２はレジスト１１上に付着した超伝導体層であ
り、１３は飛来する超伝導体である。
【０００５】まず、ノンドープＩｎＡｌＡｓ層４上に第
１の電子ビーム露光用レジスト１１を塗布し（図１
２）、電子ビーム露光法により電子ビーム露光用レジス
ト１１を超伝導電極１，２の電極パターンに感光し、現
像する（図１３）。次に、ウエットエッチングかドライ
エッチングにより、ｎ型ＩｎＡｌＡｓ層８を露出し（図
１４）、エッチング段差（メサ部分）の側面に片方ずつ
両面に超伝導電極１、２を形成するための超伝導体材料
としてＮｂを電子ビーム蒸着する（図１５）。蒸着装置
から試料を取り出した後、レジスト１１上に付着したＮ
ｂ層１２をレジスト剥離液を用いてリフトオフする（図
１６）。この後、前記金属ゲート電極（ここでは、Ａｌ
を用いる）３を作製する前に、メサプロセスを行い、Ａ
ｌゲート電極３と２つの超伝導電極１、２との電気的分
離を可能にしておく必要がある。最後に、再度、電子ビ
ーム露光用レジスト１１を塗布し（図１７）、電子ビー
ム露光法により電子ビーム露光用レジスト１１をゲート
電極３のパターンに感光し、現像する（図１８）。その
後、ゲート電極材料であるＡｌを電子ビーム蒸着し、リ
フトオフを行う（図１９）。
１の電子ビーム露光用レジスト１１を塗布し（図１
２）、電子ビーム露光法により電子ビーム露光用レジス
ト１１を超伝導電極１，２の電極パターンに感光し、現
像する（図１３）。次に、ウエットエッチングかドライ
エッチングにより、ｎ型ＩｎＡｌＡｓ層８を露出し（図
１４）、エッチング段差（メサ部分）の側面に片方ずつ
両面に超伝導電極１、２を形成するための超伝導体材料
としてＮｂを電子ビーム蒸着する（図１５）。蒸着装置
から試料を取り出した後、レジスト１１上に付着したＮ
ｂ層１２をレジスト剥離液を用いてリフトオフする（図
１６）。この後、前記金属ゲート電極（ここでは、Ａｌ
を用いる）３を作製する前に、メサプロセスを行い、Ａ
ｌゲート電極３と２つの超伝導電極１、２との電気的分
離を可能にしておく必要がある。最後に、再度、電子ビ
ーム露光用レジスト１１を塗布し（図１７）、電子ビー
ム露光法により電子ビーム露光用レジスト１１をゲート
電極３のパターンに感光し、現像する（図１８）。その
後、ゲート電極材料であるＡｌを電子ビーム蒸着し、リ
フトオフを行う（図１９）。
【０００６】この作製方法では、レジスト１１上に付着
したＮｂ層１２をレジスト剥離液を用いてリフトオフす
ることにより、超伝導電極１、２の分離を実現してい
る。そのため、熱によりレジスト１１が変質してレジス
ト剥離液により除去できなくならないように、超伝導電
極１、２の作製中には、試料を２００℃以上に加熱する
ことができなかった。通常、電子ビーム露光用レジスト
１１として用いられているＰＭＭＡ（ポリメタクリル酸
メチル）は、約２３０℃で変質し、レジスト剥離液によ
り除去できなくなる。そのため、従来の作製方法では、
超伝導電極１、２の材料として、試料を加熱しなくて
も、抵抗加熱や電子ビームによる蒸着により作製可能な
Ｎｂのような金属超伝導体しか使うことができなかっ
た。しかも、このような金属超伝導体の超伝導臨界温度
は１０Ｋ程度であり、金属超伝導体を用いた半導体結合
超伝導素子の動作には、液体ヘリウムを用いた冷却シス
テムが不可欠であった。
したＮｂ層１２をレジスト剥離液を用いてリフトオフす
ることにより、超伝導電極１、２の分離を実現してい
る。そのため、熱によりレジスト１１が変質してレジス
ト剥離液により除去できなくならないように、超伝導電
極１、２の作製中には、試料を２００℃以上に加熱する
ことができなかった。通常、電子ビーム露光用レジスト
１１として用いられているＰＭＭＡ（ポリメタクリル酸
メチル）は、約２３０℃で変質し、レジスト剥離液によ
り除去できなくなる。そのため、従来の作製方法では、
超伝導電極１、２の材料として、試料を加熱しなくて
も、抵抗加熱や電子ビームによる蒸着により作製可能な
Ｎｂのような金属超伝導体しか使うことができなかっ
た。しかも、このような金属超伝導体の超伝導臨界温度
は１０Ｋ程度であり、金属超伝導体を用いた半導体結合
超伝導素子の動作には、液体ヘリウムを用いた冷却シス
テムが不可欠であった。
【０００７】一方、ＮｂＮのような化合物超伝導体やＹ
Ｂａ2 Ｃｕ3 Ｏ7 に代表される酸化物超伝導体では、そ
の超伝導臨界温度が液体ヘリウム以上の材料も発見され
ており、化合物超伝導体や酸化物超伝導体を用いた半導
体結合超伝導素子は、液体ヘリウムより安価に手に入る
冷却剤を用いた冷却システムにより動作可能になる。し
かしながら、化合物超伝導体や酸化物超伝導体は、試料
を加熱しなくては形成不可能であるため、従来の作製方
法では半導体結合超伝導素子を作製することができなか
った。
Ｂａ2 Ｃｕ3 Ｏ7 に代表される酸化物超伝導体では、そ
の超伝導臨界温度が液体ヘリウム以上の材料も発見され
ており、化合物超伝導体や酸化物超伝導体を用いた半導
体結合超伝導素子は、液体ヘリウムより安価に手に入る
冷却剤を用いた冷却システムにより動作可能になる。し
かしながら、化合物超伝導体や酸化物超伝導体は、試料
を加熱しなくては形成不可能であるため、従来の作製方
法では半導体結合超伝導素子を作製することができなか
った。
【０００８】
【発明が解決しようとする課題】本発明の課題は、高い
超伝導臨界温度を有する超伝導電極作製材料を用いるこ
とにより、より高い温度で動作可能な半導体結合超伝導
素子を得ることのできる半導体結合超伝導素子の製造方
法を提供することにある。
超伝導臨界温度を有する超伝導電極作製材料を用いるこ
とにより、より高い温度で動作可能な半導体結合超伝導
素子を得ることのできる半導体結合超伝導素子の製造方
法を提供することにある。
【０００９】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、基板上に複数の半導体層が積層されてな
る積層半導体と、この積層半導体中に形成される二次元
電子ガスとオーミックに接触している二つの超伝導電極
と、この二つの超伝導電極間に形成される前記二次元電
子ガス中に流れる超伝導電流を制御する第３の電極を有
する半導体結合超伝導素子の製造方法であって、前記積
層半導体上に第１の電子ビーム露光用レジストを塗布す
る工程と、前記第１の電子ビーム露光用レジストをパタ
ーニングする工程と、前記パターン化したレジストをマ
スクとして前記二次元電子ガスが形成される層の下の半
導体層から上の層をメサ状に残すようにエッチングを行
う工程と、前記第１のレジストを除去した後、前記積層
半導体を超伝導体形成装置中にて加熱し、スパッタリン
グ法により該積層半導体の全面に前記メサ部分を覆うよ
うに超伝導体層を形成する工程と、前記超伝導体形成装
置から積層半導体を取り出した後、第２の電子ビーム露
光用レジストを塗布する工程と、前記超伝導体層上に形
成した第２の電子ビーム露光用レジストを前記二つの超
伝導電極と前記第３の電極とを分離するためのパターン
に感光し、現像する工程と、前記パターン化した第２の
レジストをマスクとしてエッチングによりパターンの溝
になった部分の前記超伝導体を除去し、それぞれ前記超
伝導体からなる二つの超伝導電極および第３の電極を形
成する工程と、を有することを特徴とする。
に、本発明は、基板上に複数の半導体層が積層されてな
る積層半導体と、この積層半導体中に形成される二次元
電子ガスとオーミックに接触している二つの超伝導電極
と、この二つの超伝導電極間に形成される前記二次元電
子ガス中に流れる超伝導電流を制御する第３の電極を有
する半導体結合超伝導素子の製造方法であって、前記積
層半導体上に第１の電子ビーム露光用レジストを塗布す
る工程と、前記第１の電子ビーム露光用レジストをパタ
ーニングする工程と、前記パターン化したレジストをマ
スクとして前記二次元電子ガスが形成される層の下の半
導体層から上の層をメサ状に残すようにエッチングを行
う工程と、前記第１のレジストを除去した後、前記積層
半導体を超伝導体形成装置中にて加熱し、スパッタリン
グ法により該積層半導体の全面に前記メサ部分を覆うよ
うに超伝導体層を形成する工程と、前記超伝導体形成装
置から積層半導体を取り出した後、第２の電子ビーム露
光用レジストを塗布する工程と、前記超伝導体層上に形
成した第２の電子ビーム露光用レジストを前記二つの超
伝導電極と前記第３の電極とを分離するためのパターン
に感光し、現像する工程と、前記パターン化した第２の
レジストをマスクとしてエッチングによりパターンの溝
になった部分の前記超伝導体を除去し、それぞれ前記超
伝導体からなる二つの超伝導電極および第３の電極を形
成する工程と、を有することを特徴とする。
【００１０】本発明は、素子作製において、超伝導電極
形成時にレジストを用いないため、試料を加熱すること
を可能にするものである。すなわち、前記構成におい
て、前記二つの超伝導電極の作製中に前記積層半導体を
２００℃以上に加熱することができ、それによって、高
い超伝導臨界温度を有する超伝導電極を形成することが
できる。
形成時にレジストを用いないため、試料を加熱すること
を可能にするものである。すなわち、前記構成におい
て、前記二つの超伝導電極の作製中に前記積層半導体を
２００℃以上に加熱することができ、それによって、高
い超伝導臨界温度を有する超伝導電極を形成することが
できる。
【００１１】また、本発明では、ソース電極およびドレ
イン電極に相当する超伝導電極と、ゲート電極が同時に
同一の材料で同時に形成可能であり、製造プロセスの簡
略化および製造時間の短縮を図ることができる。
イン電極に相当する超伝導電極と、ゲート電極が同時に
同一の材料で同時に形成可能であり、製造プロセスの簡
略化および製造時間の短縮を図ることができる。
【００１２】
【発明の実施の形態】本発明にかかる半導体超伝導素子
の製造方法の一実施の形態を以下に説明する。
の製造方法の一実施の形態を以下に説明する。
【００１３】図１は、この実施の形態により作製した半
導体結合超伝導素子の素子構造を示すものである。この
図１の半導体結合超伝導素子と、図１１に示した従来の
半導体結合超伝導素子とは、図中に１４で示すゲート電
極が、超伝導電極１，２と同一の超伝導体から構成され
ているところが異なっている。
導体結合超伝導素子の素子構造を示すものである。この
図１の半導体結合超伝導素子と、図１１に示した従来の
半導体結合超伝導素子とは、図中に１４で示すゲート電
極が、超伝導電極１，２と同一の超伝導体から構成され
ているところが異なっている。
【００１４】図２〜図１０は、本実施の形態における素
子作製工程を示す断面図である。これらの図において、
１５は半導体上に形成された超伝導体層、１６はエッチ
ングするための反応性ガスである。以下、超伝導体層
１，２，１３および１５の材料としてＮｂＮを用い、反
応性ガス１６としてＣＦ4 を用いた場合について説明す
る。
子作製工程を示す断面図である。これらの図において、
１５は半導体上に形成された超伝導体層、１６はエッチ
ングするための反応性ガスである。以下、超伝導体層
１，２，１３および１５の材料としてＮｂＮを用い、反
応性ガス１６としてＣＦ4 を用いた場合について説明す
る。
【００１５】まず、積層半導体上に電子ビーム露光用レ
ジスト１１を塗布し（図２）、電子ビーム露光法により
電子ビーム露光用レジスト１１を超伝導電極１，２のパ
ターンに感光し、現像する（図３）。続いて、ウエット
エッチングかドライエッチングにより、ｎ型ＩｎＡｌＡ
ｓ層８を露出する（図４）。その後、レジスト剥離液を
用いて、レジスト１１を除去する（図５）。
ジスト１１を塗布し（図２）、電子ビーム露光法により
電子ビーム露光用レジスト１１を超伝導電極１，２のパ
ターンに感光し、現像する（図３）。続いて、ウエット
エッチングかドライエッチングにより、ｎ型ＩｎＡｌＡ
ｓ層８を露出する（図４）。その後、レジスト剥離液を
用いて、レジスト１１を除去する（図５）。
【００１６】次に、ＮｂＮ形成装置中で試料を加熱し、
スパッタリング法により試料の全面にＮｂＮ１５を形成
する（図６）。ＮｂＮ形成装置から試料を取り出した
後、再度、電子ビーム露光用レジスト１１を塗布する
（図７）。そして、電子ビーム露光法により電子ビーム
露光用レジスト１１を超伝導電極１，２とゲート電極１
４とを分離するためのパターンに感光し、現像する（図
８）。その後、ＣＦ4 による反応性イオンエッチングで
パターンの溝になった部分のＮｂＮを除去する（図
９）。ＮｂＮ（１５）はＣＦ4 に反応して、エッチング
されるが、ＩｎＡｌＡｓ（４）はＣＦ4 に反応しないた
め、ＮｂＮのみをエッチングすることが可能である。こ
の後、レジスト剥離液を用いて、レジスト１１を除去す
る（図１０）。
スパッタリング法により試料の全面にＮｂＮ１５を形成
する（図６）。ＮｂＮ形成装置から試料を取り出した
後、再度、電子ビーム露光用レジスト１１を塗布する
（図７）。そして、電子ビーム露光法により電子ビーム
露光用レジスト１１を超伝導電極１，２とゲート電極１
４とを分離するためのパターンに感光し、現像する（図
８）。その後、ＣＦ4 による反応性イオンエッチングで
パターンの溝になった部分のＮｂＮを除去する（図
９）。ＮｂＮ（１５）はＣＦ4 に反応して、エッチング
されるが、ＩｎＡｌＡｓ（４）はＣＦ4 に反応しないた
め、ＮｂＮのみをエッチングすることが可能である。こ
の後、レジスト剥離液を用いて、レジスト１１を除去す
る（図１０）。
【００１７】この作製方法では、超伝導電極作製時に試
料を加熱することが可能であり、化合物超伝導体や酸化
物超伝導体を用いた半導体結合超伝導素子が作製でき
る。
料を加熱することが可能であり、化合物超伝導体や酸化
物超伝導体を用いた半導体結合超伝導素子が作製でき
る。
【００１８】また、従来の作製方法では、電子ビーム露
光のプロセスが二回必要であり、かつ超伝導電極１，２
間が０．２μｍ程度と非常に狭いために、０．１μｍ以
下のゲート構造を用いても、１回目（超伝導電極１，２
形成用）と２回目（金属ゲート電極３形成用）の電子ビ
ーム露光時に、５０ｎｍ以下の合わせ精度が必要であっ
た。しかし、この作製方法では、一回の電子ビーム露光
のプロセスで、超伝導電極１，２と超伝導体ゲート電極
１４が同時に形成できるため、電子ビーム露光の合わせ
精度の条件は、不必要となり、さらに電子ビーム露光が
一回減るためプロセスの簡略化が実現される。
光のプロセスが二回必要であり、かつ超伝導電極１，２
間が０．２μｍ程度と非常に狭いために、０．１μｍ以
下のゲート構造を用いても、１回目（超伝導電極１，２
形成用）と２回目（金属ゲート電極３形成用）の電子ビ
ーム露光時に、５０ｎｍ以下の合わせ精度が必要であっ
た。しかし、この作製方法では、一回の電子ビーム露光
のプロセスで、超伝導電極１，２と超伝導体ゲート電極
１４が同時に形成できるため、電子ビーム露光の合わせ
精度の条件は、不必要となり、さらに電子ビーム露光が
一回減るためプロセスの簡略化が実現される。
【００１９】なお、上記実施の形態では、図９に示した
ように、反応性イオンエッチングを用いているが、集束
イオンビームを用いた加工のような物理的エッチング法
やフッ酸等を用いたウエットエッチング法を用いても良
い。
ように、反応性イオンエッチングを用いているが、集束
イオンビームを用いた加工のような物理的エッチング法
やフッ酸等を用いたウエットエッチング法を用いても良
い。
【００２０】
【発明の効果】以上説明したように、本発明方法は、超
伝導電極形成時にレジストを用いない作製法により、試
料を加熱することを可能にし、試料を加熱しなければ形
成不可能であった高い超伝導臨界温度を有する超伝導電
極を形成することができ、これにより、より高い温度で
動作する半導体結合超伝導素子を得ることができる。さ
らに、ソース・ドレイン電極にあたる超伝導電極とゲー
ト電極とが同時に同一の材料で同時に形成可能にし、作
製プロセスの簡略化を実現できる。
伝導電極形成時にレジストを用いない作製法により、試
料を加熱することを可能にし、試料を加熱しなければ形
成不可能であった高い超伝導臨界温度を有する超伝導電
極を形成することができ、これにより、より高い温度で
動作する半導体結合超伝導素子を得ることができる。さ
らに、ソース・ドレイン電極にあたる超伝導電極とゲー
ト電極とが同時に同一の材料で同時に形成可能にし、作
製プロセスの簡略化を実現できる。
【図１】本発明の一実施の形態により作製した半導体結
合超伝導素子の断面構成図である。
合超伝導素子の断面構成図である。
【図２】本発明方法の一実施の形態における製造工程で
の素子の断面構成図である。
の素子の断面構成図である。
【図３】本発明方法の一実施の形態における各製造工程
での素子の断面構成図である。
での素子の断面構成図である。
【図４】本発明方法の一実施の形態における各製造工程
での素子の断面構成図である。
での素子の断面構成図である。
【図５】本発明方法の一実施の形態における各製造工程
での素子の断面構成図である。
での素子の断面構成図である。
【図６】本発明方法の一実施の形態における各製造工程
での素子の断面構成図である。
での素子の断面構成図である。
【図７】本発明方法の一実施の形態における各製造工程
での素子の断面構成図である。
での素子の断面構成図である。
【図８】本発明方法の一実施の形態における各製造工程
での素子の断面構成図である。
での素子の断面構成図である。
【図９】本発明方法の一実施の形態における各製造工程
での素子の断面構成図である。
での素子の断面構成図である。
【図１０】本発明方法の一実施の形態における各製造工
程での素子の断面構成図である。
程での素子の断面構成図である。
【図１１】従来の半導体結合超伝導素子の断面構成図で
ある。
ある。
【図１２】従来の半導体結合超伝導素子の作製工程を示
すもので、各工程における素子の断面構成図である。
すもので、各工程における素子の断面構成図である。
【図１３】従来の半導体結合超伝導素子の作製工程を示
すもので、各工程における素子の断面構成図である。
すもので、各工程における素子の断面構成図である。
【図１４】従来の半導体結合超伝導素子の作製工程を示
すもので、各工程における素子の断面構成図である。
すもので、各工程における素子の断面構成図である。
【図１５】従来の半導体結合超伝導素子の作製工程を示
すもので、各工程における素子の断面構成図である。
すもので、各工程における素子の断面構成図である。
【図１６】従来の半導体結合超伝導素子の作製工程を示
すもので、各工程における素子の断面構成図である。
すもので、各工程における素子の断面構成図である。
【図１７】従来の半導体結合超伝導素子の作製工程を示
すもので、各工程における素子の断面構成図である。
すもので、各工程における素子の断面構成図である。
【図１８】従来の半導体結合超伝導素子の作製工程を示
すもので、各工程における素子の断面構成図である。
すもので、各工程における素子の断面構成図である。
【図１９】従来の半導体結合超伝導素子の作製工程を示
すもので、各工程における素子の断面構成図である。
すもので、各工程における素子の断面構成図である。
１，２ 超伝導電極（ソース・ドレイン）
３ 金属ゲート電極
４ ノンドープＩｎＡｌＡｓ層（ゲートコンタクト層）
５ ノンドープＩｎＧａＡｓ層（チャネル層）
６ 層５と層７の界面の層７側に形成された２次元電子
ガス ７ ノンドープのＩｎＡｌＡｓ層 ８ ｎ型ＩｎＡｌＡｓ層 ９ ノンドープＩｎＡｌＡｓ層 １０ ＩｎＰ基板 １１ 電子ビーム露光用レジスト層 １２ レジスト上に付着した超伝導体層 １３ 飛来する超伝導体 １４ 超伝導体ゲート電極 １５ 半導体上に形成された超伝導体層 １６ エッチングするための反応性ガス
ガス ７ ノンドープのＩｎＡｌＡｓ層 ８ ｎ型ＩｎＡｌＡｓ層 ９ ノンドープＩｎＡｌＡｓ層 １０ ＩｎＰ基板 １１ 電子ビーム露光用レジスト層 １２ レジスト上に付着した超伝導体層 １３ 飛来する超伝導体 １４ 超伝導体ゲート電極 １５ 半導体上に形成された超伝導体層 １６ エッチングするための反応性ガス
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 29/812
39/22 ＺＡＡ
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 39/24 ZAA
H01L 39/22 ZAA
H01L 29/778
H01L 29/812
H01L 21/28 301
H01L 21/338
Claims (2)
- 【請求項１】 基板上に複数の半導体層が積層されてな
る積層半導体と、この積層半導体中に形成される二次元
電子ガスとオーミックに接触している二つの超伝導電極
と、この二つの超伝導電極間に形成される前記二次元電
子ガス中に流れる超伝導電流を制御する第３の電極を有
する半導体結合超伝導素子の製造方法であって、 前記積層半導体上に第１の電子ビーム露光用レジストを
塗布する工程と、 前記第１の電子ビーム露光用レジストをパターニングす
る工程と、 前記パターン化したレジストをマスクとして前記二次元
電子ガスが形成される層の下の半導体層から上の層をメ
サ状に残すようにエッチングを行う工程と、 前記第１のレジストを除去した後、前記積層半導体を超
伝導体形成装置中にて加熱し、スパッタリング法により
該積層半導体の全面に前記メサ部分を覆うように超伝導
体層を形成する工程と、 前記超伝導体形成装置から積層半導体を取り出した後、
第２の電子ビーム露光用レジストを塗布する工程と、 前記超伝導体層上に形成した第２の電子ビーム露光用レ
ジストを前記二つの超伝導電極と前記第３の電極とを分
離するためのパターンに感光し、現像する工程と、 前記パターン化した第２のレジストをマスクとしてエッ
チングによりパターンの溝になった部分の前記超伝導体
を除去し、それぞれ前記超伝導体からなる二つの超伝導
電極および第３の電極を形成する工程と、を有すること
を特徴とする半導体結合超伝導素子の製造方法。 - 【請求項２】 前記二つの超伝導電極の作製中に前記積
層半導体を２００℃以上に加熱することを特徴とする請
求項１に記載の半導体結合超伝導素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31682595A JP3416898B2 (ja) | 1995-12-05 | 1995-12-05 | 半導体結合超伝導素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31682595A JP3416898B2 (ja) | 1995-12-05 | 1995-12-05 | 半導体結合超伝導素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162449A JPH09162449A (ja) | 1997-06-20 |
| JP3416898B2 true JP3416898B2 (ja) | 2003-06-16 |
Family
ID=18081346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31682595A Expired - Fee Related JP3416898B2 (ja) | 1995-12-05 | 1995-12-05 | 半導体結合超伝導素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3416898B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434278B1 (ko) * | 2001-10-10 | 2004-06-05 | 엘지전자 주식회사 | 초전도체를 이용한 전계효과 트랜지스터의 제작 방법 |
| US20230178641A1 (en) * | 2021-12-03 | 2023-06-08 | International Business Machines Corporation | Superconductor gate semiconductor field-effect transistor |
-
1995
- 1995-12-05 JP JP31682595A patent/JP3416898B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162449A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11380974B2 (en) | Superconducting airbridge crossover using superconducting sacrificial material | |
| JP2538096B2 (ja) | 超伝導素子 | |
| CA1092254A (en) | High power gallium arsenide schottky barrier field effect transistor made by electron lithography | |
| EP3703141B1 (en) | Capping layer for reducing ion mill damage | |
| CN108539004B (zh) | 亚微米约瑟夫森隧道结及其制备方法 | |
| JP2616130B2 (ja) | 超伝導素子の製造方法 | |
| JP3416898B2 (ja) | 半導体結合超伝導素子の製造方法 | |
| EP0090612B1 (en) | Method of making josephson junction devices | |
| JPH05145132A (ja) | 接合領域を正確に制御するジヨセフソン・トンネル接合の製作方法 | |
| JP2682136B2 (ja) | ジョセフソン素子の製造方法 | |
| Blamire et al. | A new self-aligning process for whole-wafer tunnel junction fabrication | |
| JP2707531B2 (ja) | ジョセフソン接合の作製方法 | |
| CN112103157B (zh) | 一种平面型空气通道晶体管及其制备方法 | |
| JP3627705B2 (ja) | 電極の形成方法 | |
| JPH0529613A (ja) | 量子細線素子の製造方法 | |
| JP2639838B2 (ja) | 酸化物高温超伝導三端子素子の製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JP3212749B2 (ja) | 酸化物超伝導薄膜ストリップラインの作製方法 | |
| JP4819338B2 (ja) | 半導体結合超伝導三端子素子及びその製造方法 | |
| JP2727648B2 (ja) | 超電導素子の製造方法 | |
| JPH06338639A (ja) | ジョセフソン素子の製造方法 | |
| JPH0722606A (ja) | 半導体装置の製造方法 | |
| JPH1098217A (ja) | ジョセフソン接合の作製方法 | |
| JPS61228686A (ja) | 半導体結合超伝導回路装置の製造方法 | |
| JPH06164005A (ja) | ジョセフソン接合の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |