CN105992451A - 印刷电路板及其制作方法 - Google Patents

印刷电路板及其制作方法 Download PDF

Info

Publication number
CN105992451A
CN105992451A CN201510060526.3A CN201510060526A CN105992451A CN 105992451 A CN105992451 A CN 105992451A CN 201510060526 A CN201510060526 A CN 201510060526A CN 105992451 A CN105992451 A CN 105992451A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
pcb
internal wiring
cutting road
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510060526.3A
Other languages
English (en)
Inventor
何昌立
苏清河
高炜翔
吕佶明
黄振宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Circuit Board Co ltd
Original Assignee
Nanya Circuit Board Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Circuit Board Co ltd filed Critical Nanya Circuit Board Co ltd
Publication of CN105992451A publication Critical patent/CN105992451A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种印刷电路板及其制作方法，印刷电路板包括产品区、外框区、多个切割道以及至少一量测单元。产品区包括多个以矩阵型式排列的电路板单元，多个电路板单元分别具有多个第一内部线路层。外框区包围于产品区之外。多个切割道设置于外框区与多个电路板单元之间，且设置于多个电路板单元之间。量测单元设置于多个切割道的其中一者内，且具有多个第二内部线路层以及多个接触垫，其中各多个第二内部线路层与各多个第一内部线路层是通过相同的工艺步骤形成，多个接触垫电性连接多个第二内部线路层，且显露于印刷电路板的一表面。通过监测邻近于电路板单元的量测单元的内部线路层的阻值变化，得知电路板单元的内部线路层的品质及厚度的效果。

Description

印刷电路板及其制作方法
技术领域
本发明涉及一种电子部件；特别涉及一种印刷电路板及其制作方法。
背景技术
现今电子产品不断朝轻、薄、短、小发展，印刷电路板(printed circuit board，PCB)亦逐渐朝向高密度布线互连(high density interconnection，HDI)工艺技术发展，能在更狭小的空间里提供更多的功能，进而达到整体系统成本的降低。
目前来说，为了监测印刷电路板中各内部线路层的品质及厚度，通常是通过量测整体线路的阻值变化的方法。然而，根据实务上的经验，此方法并无法真实反应出印刷电路板中各内部线路层的品质及厚度，导致无法及早发现工艺上的品质异常，从而影响了整体生产良率。因此，业界需要一种印刷电路板及其制作方法，以改善上述缺点。
发明内容
本发明实施例提供一种印刷电路板，包括产品区、外框区、多个切割道以及至少一量测单元。所述产品区包括多个以矩阵型式排列的电路板单元，所述多个电路板单元分别具有多个第一内部线路层。所述外框区包围于所述产品区之外。所述多个切割道设置于所述外框区与所述多个电路板单元之间，且设置于所述多个电路板单元之间。所述量测单元设置于所述多个切割道的其中一者内，且具有多个第二内部线路层以及多个接触垫，其中各所述多个第二内部线路层与各所述多个第一内部线路层通过相同的工艺步骤下形成，所述多个接触垫电性连接所述多个第二内部线路层，且显露于所述印刷电路板的一表面。
本发明实施例亦提供一种印刷电路板的制作方法，包括提供所述印刷电路板，其定义有产品区、外框区以及多个切割道，所述产品区包括多个以矩阵型式排列的电路板单元，所述多个电路板单元分别具有多个第一内部线路层，所述外框区包围于所述产品区外侧，所述多个切割道设置于所述外框区与所述多个电路板单元之间以及所述多个电路板单元之间；以及，形成至少一量测单元于所述多个切割道的其中一者内，且所述量测单元具有多个第二内部线路层以及多个接触垫，其中各所述多个第二内部线路层与各所述多个第一内部线路层通过相同的工艺步骤形成，所述多个接触垫电性连接于所述多个第二内部线路层，且显露于所述印刷电路板的一表面。
本发明的技术效果在于，可实现通过监测邻近于所述多个电路板单元的所述量测单元的内部线路层的阻值变化，而得知所述多个电路板单元的内部线路层的品质及厚度的效果。此外，所述量测单元设置于所述多个切割道之内，故不会占据印刷电路板的生产区而造成浪费，且在通过切割所述多个切割道而得到所述多个电路板单元之前，即可得知所述多个电路板单元的内部线路层的品质及厚度变化，如此更可有效提高所述印刷电路板的整体生产良率。
附图说明
图1表示量测一印刷电路板的整体线路的阻值变化，无法真实反应其中各内部线路层的品质及厚度的一原因的剖面示意图。
图2表示本发明一实施例的印刷电路板的局部平面图。
图3表示图2中X部分的放大图。
图4表示沿图3中Y1-Y2方向的剖面示意图。
图5表示本发明其他实施例的印刷电路板的局部平面图。
图6表示本发明其他实施例的印刷电路板的局部平面图。
图7A及7B分别表示本发明其他实施例的印刷电路板中的防焊层以及接触垫的剖面示意图。
附图标记说明：
1～印刷电路板；
11～接触垫；
21、22、23、24、25、26～(第一)内部线路层；
31～接触垫；
40～电路板单元；
50～切割道；
60～量测单元；
60A、60B、60C、60D、60E、60F、60G、60H～接触垫；
61、62、63、64、65、66～(第二)内部线路层；
70～防焊层；
70A～开口；
B～下表面；
D～外框区；
F～上表面；
H～导电通孔；
L～侧边长度；
L1、L2、L3～线路长度；
l1、l2、l3、l4、l5、l6～线路长度；
P～产品区；
V～导电盲孔；
W1、W2、W3、W4～宽度。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图说明书附图，作详细说明如下。
在以下所说明的本发明的各种实施例中，所称的方位“上”及“下”，仅是用来表示相对的位置关是，并非用来限制本发明。
图1表示量测印刷电路板的整体线路的阻值变化，无法真实反应其中各内部线路层的品质及厚度的一原因的剖面示意图。如图1所示，位于印刷电路板的上表面F的一接触垫11，会经由多个内部线路层(interconnectionlayer)21～26以及连接内部线路层21～26的多个导电盲孔(via hole)V和导电通孔(plated through hole，PTH)H，而电性连通位于印刷电路板的下表面B的另一接触垫31。应可了解的是，图1中省略了位于内部线路层21～26之间的介电层(例如为树脂材料层)。另外，关于接触垫11及31、内部线路层21～26、以及所述多个导电盲孔V及导电通孔H的材料及制作方法皆为本领域的现有技术，故在此不多作赘述。
假设在内部线路层21～26的宽度及厚度一致的条件下，整体线路的阻值由线路总长决定。然而，由于高密度布线的设计，导致各内部线路层21～26的线路长度l1～l6所占线路总长(l1～l6的加总)的比例相对地小，故无法仅通过量测印刷电路板的整体线路的阻值变化而可准确得知各内部线路层21～26的阻值变化，乃至监测各内部线路层21～26在工艺上的品质异常。
图2表示本发明一实施例的印刷电路板的局部平面图。如图2所示，本实施例的印刷电路板1主要包括产品区P、外框区D、多个切割道50以及至少一量测单元60(例如多个量测单元60，图2中仅显示出其中一个)。
所述产品区P，包括多个以矩阵型式排列的电路板单元40，且所述多个电路板单元40可具有如图1中所示的内部线路设计(具有多个内部线路层21～26)。所述外框区D(亦称作空板区(dummy area))包围于产品区P外侧，而不会用以布置电路板单元40。所述多个沿着水平或垂直方向延伸的切割道50，被定义于所述产品区P(所述多个电路板单元40)与所述外框区D之间，以及所述多个电路板单元40之间。
接着请一并参阅图2～4，其中图3表示图2中X部分的放大图，图4表示沿图3中Y1-Y2方向的剖面示意图。于本实施例中，所述量测单元60设置于两个相邻电路板单元40之间的切割道50内，且包括多个内部线路层61～66、连接内部线路层61～66的多个导电盲孔V和导电通孔H、多个显露于印刷电路板1的上表面F的接触垫60A～60D、以及多个显露于印刷电路板1的下表面B的接触垫60E～60H。应可了解的是，图4中亦省略了位于所述多个内部线路层61～66之间的介电层(例如树脂材料层)。
此外，所述量测单元60是以大致平行于切割道50的方式设置于所述切割道50内。其中，内部线路层61～63大致是于所述切割道50的一长轴方向上延伸，且接触垫60A～60D可设置于所述长轴方向上，并电性连接内部线路层61～63。值得一提的是，内部线路层64～66和接触垫60E～60H与内部线路层61～63和接触垫60A～60D可呈上下对称的，即，内部线路层64～66同样大致是于所述切割道50的一长轴方向上延伸，且接触垫60E～60H设置于所述长轴方向上，并电性连接内部线路层64～66。如图3所示，本实施例的所述量测单元60大致位在所述切割道50的中央，且所述量测单元的宽度W1可小于或等于所述切割道50的宽度W2。
虽然上述实施例中的内部线路层61～66大致是于所述切割道50的一长轴方向上延伸，然而，于本发明其他实施例中，内部线路层61～66亦可沿着所述切割道50的一长轴方向以锯齿的方式延伸，只要不影响到所述多个电路板单元40的品质即可。
需特别说明的是，本实施例的内部线路层61～66(第二内部线路层)对应于所述多个电路板单元40的内部线路层21～26(第一内部线路层)。更具体而言，各所述多个内部线路层61～66与各所述多个内部线路层21～26是可通过相同的工艺步骤形成，且具有相同的材料及厚度。
此外，如图4所示，所述接触垫60A与所述接触垫60B电性连接所述内部线路层61的两端，所述接触垫60A与所述接触垫60C电性连接所述内部线路层62的两端，且所述接触垫60A与所述接触垫60D电性连接所述内部线路层63的两端。同理，所述多个接触垫60E～60H亦分别电性连接各所述多个内部线路层64～66的两端。其中，所述多个内部线路层61～66的线路长度L1～L3可小于或等于所述切割道50于长轴方向上的一长度，其是由实际需求来决定，而较佳是介于所述多个电路板单元40的一侧边长度(图2)的三分之一至三分之二之间。
图5及图6分别表示本发明其他实施例的印刷电路板的局部平面图。图5及图6中的印刷电路板与图2中的印刷电路板的差异在于所述量测单元60的布置位置。请参阅图5，所述量测单元60亦可设置于所述多个电路板单元40与所述外框区D之间的切割道50内(仅邻近于所述多个电路板单元40的一侧)。请参阅图6，所述量测单元60亦可设置于两个切割道50的相交处且同时相邻四个电路板单元40。
通过上述结构设计，本发明实施例的所述量测单元60的内部线路层61～66(第二内部线路层)是具有足够长度的线路，故通过量测各内部线路层61～66的阻值变化，可准确得知其品质及厚度变化。另外，由于所述量测单元60设置于邻近所述多个电路板单元40的切割道50内，故通过监控所述量测单元60的内部线路层61～66(第二内部线路层)的阻值变化，即可有效得知所述多个电路板单元40中的单一或多者的局部或全部的内部线路层21～26(第一内部线路层)的品质及厚度变化。此外，在通过切割所述多个切割道50而得到所述多个电路板单元40之前，即能够得知所述多个电路板单元40的内部线路层的品质及厚度变化，如此亦可提升所述印刷电路板1的整体生产良率。
值得一提的是，本发明的所述量测单元60的结构并不以上述所公开的实施例为限，其可根据实际需求设计。举例来说，若所述印刷电路板1的所述多个电路板单元40内的介电层及内部线路层的层别数或材料改变时，所述量测单元60内的介电层及内部线路层的层别数或材料亦可对应改变。或者，所述量测单元60的所述多个接触垫亦可被设置于印刷电路板的同一表面上。
图7A及7B分别表示本发明其他实施例的印刷电路板中的防焊层以及接触垫的剖面示意图。如图7A及图7B所示，本发明实施例的印刷电路板还包括一防焊层70，覆盖于其上表面F上，用以保护所述多个内部线路层61～66，且所述防焊层70具有多个对应于位在所述上表面F的接触垫60A～60D的开口70A(图7A及图7B中未显示出接触垫60C、60D及内部线路层62～66)。其中，所述多个开口70A的宽度W4可小于、等于或大于所述多个接触垫60A～60D的宽度W3。同理，所述印刷电路板的下表面B(图4)上亦可设有一防焊层70。关于防焊层70的材料及制作方法是为本领域的现有技术，故在此不多作赘述。
综上所述，于本发明实施例中提供一种印刷电路板，包括产品区、外框区、多个切割道以及至少一量测单元。所述产品区包括多个以矩阵型式排列的电路板单元，所述多个电路板单元分别具有多个第一内部线路层。所述外框区包围于所述产品区之外。所述多个切割道设置于所述外框区与所述多个电路板单元之间，且设置于所述多个电路板单元之间。所述量测单元设置于所述多个切割道的其中一者内，且具有多个第二内部线路层以及多个接触垫，其中各所述多个第二内部线路层与各所述多个第一内部线路层是通过相同的工艺步骤形成，所述多个接触垫电性连接所述多个第二内部线路层，且显露于所述印刷电路板的一表面。
再者，于本发明实施例中亦提供一种印刷电路板的制作方法，包括提供所述印刷电路板，其定义有产品区、外框区以及多个切割道，所述产品区包括多个以矩阵型式排列的电路板单元，所述多个电路板单元分别具有多个第一内部线路层，所述外框区包围于所述产品区外侧，所述多个切割道设置于所述外框区与所述多个电路板单元之间以及所述多个电路板单元之间；以及，形成至少一量测单元于所述多个切割道的其中一者内，且所述量测单元具有多个第二内部线路层以及多个接触垫，其中各所述多个第二内部线路层与各所述多个第一内部线路层是通过相同的工艺步骤形成，所述多个接触垫是电性连接于所述多个第二内部线路层，且显露于所述印刷电路板的一表面。
通过上述结构特征，本发明实施例可实现通过监测邻近于所述多个电路板单元的所述量测单元的内部线路层的阻值变化，而得知所述多个电路板单元的内部线路层的品质及厚度的效果。此外，所述量测单元设置于所述多个切割道之内，故不会占据印刷电路板的生产区而造成浪费，且在通过切割所述多个切割道而得到所述多个电路板单元之前，即可得知所述多个电路板单元的内部线路层的品质及厚度变化，如此更可有效提高所述印刷电路板的整体生产良率。
虽然本发明以前述的实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可做些许的变动与润饰。因此本发明的保护范围当视权利要求所界定者为准。

Claims (16)

1.一种印刷电路板，其特征在于，包括：
一产品区，包括多个以矩阵型式排列的电路板单元，所述多个电路板单元分别具有多个第一内部线路层；
一外框区，包围于所述产品区外侧；
多个切割道，设置于所述外框区与所述多个电路板单元之间，且设置于所述多个电路板单元之间；以及
至少一量测单元，设置于所述多个切割道的其中一者内，且具有：
多个第二内部线路层，各所述多个第二内部线路层与各所述多个第一内部线路层通过相同的工艺步骤形成；以及
多个接触垫，电性连接所述多个第二内部线路层，且显露于所述印刷电路板的一表面。
2.如权利要求1所述的印刷电路板，其中所述量测单元以大致平行于所述切割道的方式设置于所述切割道内。
3.如权利要求2所述的印刷电路板，其中所述多个第二内部线路层大致于所述切割道的一长轴方向上延伸。
4.如权利要求3所述的印刷电路板，其中所述多个第二内部线路层的长度小于或等于所述切割道于所述长轴方向的一长度。
5.如权利要求1所述的印刷电路板，其中所述量测单元设置于两个相邻的所述多个电路板单元之间或一侧。
6.如权利要求1所述的印刷电路板，其中所述量测单元的宽度小于或等于所述切割道的宽度。
7.如权利要求1所述的印刷电路板，还包括一防焊层，覆盖于所述印刷电路板的所述表面上，且具有多个对应于所述多个接触垫的开口。
8.如权利要求7所述的印刷电路板，其中所述多个开口的宽度大于所述多个接触垫的宽度。
9.一种印刷电路板的制作方法，其特征在于，包括：
提供所述印刷电路板，定义有一产品区、一外框区以及多个切割道，其中所述产品区包括多个以矩阵型式排列的电路板单元，所述多个电路板单元分别具有多个第一内部线路层，所述外框区包围于所述产品区外侧，所述多个切割道设置于所述外框区与所述多个电路板单元之间以及所述多个电路板单元之间；以及
形成至少一量测单元于所述多个切割道的其中一者内，且所述量测单元具有多个第二内部线路层以及多个接触垫，其中各所述多个第二内部线路层与各所述多个第一内部线路层是通过相同的工艺步骤形成，所述多个接触垫电性连接于所述多个第二内部线路层，且显露于所述印刷电路板的一表面。
10.如权利要求9所述的印刷电路板的制作方法，其中所述量测单元以大致平行于所述切割道的方式设置于所述切割道内。
11.如权利要求10所述的印刷电路板的制作方法，其中所述多个第二内部线路层大致于所述切割道的一长轴方向上延伸。
12.如权利要求11所述的印刷电路板的制作方法，其中所述多个第二内部线路层的长度小于或等于所述切割道于所述长轴方向上的一长度。
13.如权利要求9所述的印刷电路板的制作方法，其中所述量测单元设置于两个相邻的所述多个电路板单元之间或一侧。
14.如权利要求9所述的印刷电路板的制作方法，其中所述量测单元的宽度小于或等于所述切割道的宽度。
15.如权利要求9所述的印刷电路板的制作方法，还包括：
形成一防焊层于所述印刷电路板的所述表面上，且所述防焊层具有多个对应于所述多个接触垫的开口。
16.如权利要求15所述的印刷电路板的制作方法，其中所述多个开口的宽度大于所述多个接触垫的宽度。
CN201510060526.3A 2015-01-12 2015-02-05 印刷电路板及其制作方法 Pending CN105992451A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104100903 2015-01-12
TW104100903A TWI620475B (zh) 2015-01-12 2015-01-12 印刷電路板及其製作方法

Publications (1)

Publication Number Publication Date
CN105992451A true CN105992451A (zh) 2016-10-05

Family

ID=56368528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510060526.3A Pending CN105992451A (zh) 2015-01-12 2015-02-05 印刷电路板及其制作方法

Country Status (3)

Country Link
US (1) US20160205782A1 (zh)
CN (1) CN105992451A (zh)
TW (1) TWI620475B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102352316B1 (ko) * 2015-08-11 2022-01-18 삼성전자주식회사 인쇄 회로 기판

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923539A (en) * 1992-01-16 1999-07-13 Hitachi, Ltd. Multilayer circuit substrate with circuit repairing function, and electronic circuit device
CN1656262A (zh) * 2002-04-05 2005-08-17 帝人纤维株式会社 识别标示物、识别标示物的识别方法、识别标示物的识别系统以及识别服务的提供方法
CN101212896A (zh) * 2006-12-27 2008-07-02 株式会社东芝 印刷线路板的检查方法以及印刷线路板
KR20090132180A (ko) * 2008-06-20 2009-12-30 삼성전기주식회사 인쇄회로기판 접합방법
CN102480852A (zh) * 2010-11-22 2012-05-30 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102548249A (zh) * 2010-12-13 2012-07-04 富葵精密组件(深圳)有限公司 电路板的制作方法
CN202750331U (zh) * 2012-08-14 2013-02-20 长沙牧泰莱电路技术有限公司 一种印刷电路板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
US6391669B1 (en) * 2000-06-21 2002-05-21 International Business Machines Corporation Embedded structures to provide electrical testing for via to via and interface layer alignment as well as for conductive interface electrical integrity in multilayer devices
AU2003275636A1 (en) * 2002-10-31 2004-05-25 Advantest Corporation Connection unit, board mounting device to be measured, probe card, and device interface unit
TWI257682B (en) * 2004-10-12 2006-07-01 Phoenix Prec Technology Corp Substrate having testing router
JP4822880B2 (ja) * 2006-03-02 2011-11-24 株式会社リコー 半導体ウエハ、半導体装置及び半導体装置の製造方法
JP4697037B2 (ja) * 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
JP4912917B2 (ja) * 2007-02-22 2012-04-11 京セラ株式会社 回路基板、携帯電子機器及び回路基板の製造方法
JP5064062B2 (ja) * 2007-02-28 2012-10-31 株式会社日本マイクロニクス 多層配線基板の検査方法
JP5071084B2 (ja) * 2007-12-10 2012-11-14 パナソニック株式会社 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
JP2012037314A (ja) * 2010-08-05 2012-02-23 Fujitsu Ltd 評価用基板および基板評価方法
US8692245B2 (en) * 2011-08-21 2014-04-08 Nanya Technology Corp. Crack stop structure and method for forming the same
US8963282B2 (en) * 2011-09-14 2015-02-24 Nanya Technology Corp. Crack stop structure and method for forming the same
JP2013239548A (ja) * 2012-05-15 2013-11-28 Seiko Epson Corp シート基板、電子部品、電子機器、電子部品の検査方法、及び電子部品の製造方法
CN103857207B (zh) * 2012-11-30 2017-03-01 碁鼎科技秦皇岛有限公司 电路板及其制作方法
KR102041501B1 (ko) * 2013-09-13 2019-11-06 삼성전자 주식회사 연배열 인쇄회로기판, 그의 불량 단품 인쇄회로기판의 교체 방법 및 이를 이용한 전자 장치의 제조 방법
EP2860150B1 (en) * 2013-10-11 2021-01-06 Canon Production Printing Netherlands B.V. Substrate plate for MEMS devices
US9618564B2 (en) * 2014-01-27 2017-04-11 Apple Inc. Printed circuits with sacrificial test structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923539A (en) * 1992-01-16 1999-07-13 Hitachi, Ltd. Multilayer circuit substrate with circuit repairing function, and electronic circuit device
CN1656262A (zh) * 2002-04-05 2005-08-17 帝人纤维株式会社 识别标示物、识别标示物的识别方法、识别标示物的识别系统以及识别服务的提供方法
CN101212896A (zh) * 2006-12-27 2008-07-02 株式会社东芝 印刷线路板的检查方法以及印刷线路板
KR20090132180A (ko) * 2008-06-20 2009-12-30 삼성전기주식회사 인쇄회로기판 접합방법
CN102480852A (zh) * 2010-11-22 2012-05-30 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102548249A (zh) * 2010-12-13 2012-07-04 富葵精密组件(深圳)有限公司 电路板的制作方法
CN202750331U (zh) * 2012-08-14 2013-02-20 长沙牧泰莱电路技术有限公司 一种印刷电路板

Also Published As

Publication number Publication date
US20160205782A1 (en) 2016-07-14
TWI620475B (zh) 2018-04-01
TW201626868A (zh) 2016-07-16

Similar Documents

Publication Publication Date Title
EP3361838B1 (en) Chip-on-film package, display panel, and display device
CN104582331B (zh) 多层线路板的内层偏位检测方法
US7875810B2 (en) Electronic component-inspection wiring board and method of manufacturing the same
CN104849880B (zh) 显示器面板teg测试组件及其形成方法和测试方法
CN102480852B (zh) 电路板的制作方法
CN104425459A (zh) 半导体装置及半导体装置的检查方法
CN105472864B (zh) 带有劣化检测用布线图案的印制电路板以及其制造方法
CN101025398B (zh) 微孔填铜后的凹陷或凸起分析方法
TWI246375B (en) Circuit board with quality-identified mark and method for identifying the quality of circuit board
US7925999B2 (en) Method of modifying vias connection of printed circuit boards
CN201859193U (zh) 用于单一或同步检测通孔及盲孔的测试板
CN105992451A (zh) 印刷电路板及其制作方法
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
CN101466196A (zh) 印刷电路板和印刷电路板的阻抗保证方法
CN205454257U (zh) 回流焊测温板
CN102548219A (zh) 电路板的制作方法
CN105633054A (zh) 封装基板及其制法
US20090132977A1 (en) Method of establishing coupon bar
US9967975B2 (en) Multi-layer circuit board
CN101894828B (zh) 具有测试焊垫的硅晶圆及其测试方法
CN210199201U (zh) 封装基板
CN101211384A (zh) 建立阻抗控制线的方法
US7151321B2 (en) Laminated electronic component
CN110188463A (zh) 一种过孔阵列的锯齿平滑方法
CN203350388U (zh) 电性连接组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161005

WD01 Invention patent application deemed withdrawn after publication