CN105633054A - 封装基板及其制法 - Google Patents

封装基板及其制法 Download PDF

Info

Publication number
CN105633054A
CN105633054A CN201410621456.XA CN201410621456A CN105633054A CN 105633054 A CN105633054 A CN 105633054A CN 201410621456 A CN201410621456 A CN 201410621456A CN 105633054 A CN105633054 A CN 105633054A
Authority
CN
China
Prior art keywords
electric connection
connection pad
perforate
dielectric layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410621456.XA
Other languages
English (en)
Inventor
孙铭成
林俊贤
沈子杰
邱士超
白裕呈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105633054A publication Critical patent/CN105633054A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Laser Beam Processing (AREA)

Abstract

一种封装基板及其制法，包括：具有第一及第二表面的基板本体；形成于第一表面上且具有多个第一电性连接垫以及贯穿第一电性连接垫的第一开孔的第一线路层；形成于第一表面及第一线路层上的第一介电层；形成于第一介电层上且具有多个第二电性连接垫的第二线路层；形成于第二表面上且具有多个第三电性连接垫以及贯穿第三电性连接垫的第三开孔的第三线路层；形成于第二表面及第三线路层上的第二介电层；形成于第二介电层上且具有多个第四电性连接垫的第四线路层；贯穿基板本体的第一及第二表面、第一与第二介电层的多个通孔；以及贯穿该通孔与第一及三开孔，并电性连接该第一至四电性连接垫的多个导电通孔。

Description

封装基板及其制法
技术领域
本发明提供一种封装基板及其制法，尤指以激光将封装基板贯通的封装基板及其制法。
背景技术
随着提高电子产品功能的需求，对封装基板的制造技术的要求也不断提高，遂产生了各种封装基板的制造技术。
请参照图1，其为现有的封装基板1的剖视图。图1以四层线路型式的封装基板为例，封装基板1包括基板本体10、第一线路层11、第一介电层13、第二线路层12、第四线路层15、第二介电层16、第三线路层14、导电通孔18及导电盲孔19。
如上所述的基板本体10具有相对的第一表面10a及第二表面10b，且该基板本体10的材料可为玻纤材，该第一线路层11形成于该第一表面10a上且具有第一电性连接垫111，该第一介电层13形成于该第一表面10a及第一线路层11上，该第二线路层12形成于该第一介电层13上且具有第二电性连接垫121，该第三线路层14形成于该第二表面10b上且具有第三电性连接垫141，该第二介电层16形成于该第二表面10b及第三线路层14上，而该第四线路层15形成于该第二介电层16上且具有第四电性连接垫151。该第一介电层13上可视需要形成第一绝缘保护层30，该第一绝缘保护层30具有露出该第二电性连接垫121的第一绝缘保护层开口301，而于该第一绝缘保护层开口301中的该第二电性连接垫121上则形成例如为焊球的导电元件32，并且该第二介电层16上也可视需要形成第二绝缘保护层31，该第二绝缘保护层31具有露出该第四电性连接垫151的第二绝缘保护层开口311，而于该第二绝缘保护层开口311中的该第四电性连接垫151上则形成例如为焊球的导电元件32。
然而，如上所述的导电通孔18与导电盲孔19藉由激光烧灼方式于基板本体10、第一介电层13及第二介电层16中形成盲孔(未标示)并随后在该盲孔中形成导电材料而逐层形成，因此造成制程时间较长的问题。
请参照图2，其为现有的封装基板1的另一实施例的剖视图，其与图1的差异在于，图2以单一的导电通孔18贯穿基板本体10、各电性连接垫及各介电层，而形成该导电通孔18的方式先以钻头贯穿该基板本体10、各电性连接垫及各介电层以形成通孔17，并于该通孔17中形成该导电通孔18，然而，钻头所形成的通孔17的宽度P大于100微米，因此导电通孔18的宽度也大于100微米，从而造成线路无法高密度分布的问题。
此外，现有的封装基板1于基板本体10内另可形成金属层(未图示)，以利形成通孔17后以电镀方式将导电通孔18形成于该通孔17中，然而，由于金属层会阻挡光线，故于该封装基板1的两侧钻孔时，不易达成封装基板1的两侧的精确对位(无法由透光程度判断对位与否)，从而造成对位失败及后续电性连接失败的问题。
因此，如何避免上述现有技术中的种种问题，实为目前业界所急需解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明提供一种封装基板及其制法，可避免制程时间浪费、无法高密度布线及对位失败等问题。
本发明的封装基板，包括：具有相对的第一表面及第二表面的基板本体；形成于该第一表面上且具有多个第一电性连接垫的第一线路层，且各该第一电性连接垫具有贯穿该第一电性连接垫的第一开孔；形成于该第一表面及第一线路层上的第一介电层；形成于该第一介电层上且具有多个第二电性连接垫的第二线路层；形成于该第二表面上且具有多个第三电性连接垫的第三线路层，且各该第三电性连接垫具有对应该第一开孔并贯穿该第三电性连接垫的第三开孔；形成于该第二表面及第三线路层上的第二介电层；形成于该第二介电层上且具有多个第四电性连接垫的第四线路层；贯穿该基板本体的第一表面及第二表面、第一介电层与第一介电层的多个通孔，该多个通孔藉由激光烧灼而形成，各该通孔的最大宽度小于或等于100微米；以及贯穿该通孔、第一开孔与第三开孔的多个导电通孔，其各电性连接对应的该第一电性连接垫、第二电性连接垫、第三电性连接垫及第四电性连接垫，各该导电通孔的最大宽度小于或等于100微米。
本发明并提供一种封装基板的制法，包括：提供具有相对的第一表面及第二表面的基板本体，以于该第一表面上形成第一线路层，其中，该第一线路层具有多个第一电性连接垫，各该第一电性连接垫具有贯穿该第一电性连接垫的第一开孔；于该第一表面及第一线路层上形成第一介电层；于该第一介电层上形成具有多个第二电性连接垫的第二线路层，其中，各该第二电性连接垫具有位置对应该第一开孔并贯穿该第二电性连接垫的第二开孔；于该第二表面上形成第三线路层，其中，该第三线路层具有多个第三电性连接垫，各该第三电性连接垫并具有位置对应该第一开孔并贯穿该第三电性连接垫的第三开孔；于该第二表面及第三线路层上形成第二介电层；以及，于该第二介电层上形成具有多个第四电性连接垫的第四线路层，其中，各该第四电性连接垫具有对应该第一开孔并贯穿该第四电性连接垫的第四开孔；接着以烧灼方式形成多个贯穿该基板本体、第一介电层及第二介电层的通孔，且该第一开孔、第二开孔、通孔、第三开孔及第四开孔彼此连通；以及之后于该第一开孔、第二开孔、第三开孔、第四开孔与通孔中形成多个电性连接该第一电性连接垫、第二电性连接垫、第三电性连接垫及第四电性连接垫的导电通孔。
本发明又提供一种封装基板的制法，包括：提供具有相对的第一表面及第二表面的基板本体，以于该第一表面上形成第一线路层及于该第二表面上形成第三线路层，其中，该第一线路层具有多个第一电性连接垫，各该第一电性连接垫具有贯穿该第一电性连接垫的第一开孔，该第三线路层具有多个第三电性连接垫，且各该第三电性连接垫具有贯穿该第三电性连接垫的第三开孔；以及于该第一表面及第一线路层上形成第一介电层，并于该第二表面及第三线路层上形成第二介电层；接着以烧灼方式形成多个贯穿该基板本体、第一介电层及第二介电层的通孔，且该第一开孔、第三开孔及通孔彼此连通；随后于该第一开孔、第三开孔与通孔中形成多个电性连接该第一电性连接垫及第三电性连接垫的导电通孔；以及之后于该第一介电层上形成具有多个第二电性连接垫的第二线路层，并于该第二介电层上形成具有多个第四电性连接垫的第四线路层，且令该导电通孔电性连接该第二电性连接垫及第四电性连接垫。
本发明的封装基板及其制法藉由于该第一电性连接垫、第二电性连接垫、第三电性连接垫及第四电性连接垫中形成该第一开孔、第二开孔、第三开孔及第四开孔，以使激光将该第一开孔、第二开孔、第三开孔、第四开孔与通孔彼此连通，并于该第一开孔、第二开孔、第三开孔、第四开孔与通孔中形成导电通孔，且本发明未在基板本体内形成金属层，从而使穿透封装基板的光得以帮助烧灼时的对位。本发明可避免现有技术的制程时间浪费、无法高密度布线、对位失败与后续电性连接失败的等问题。
附图说明
图1为现有的封装基板的剖视图；
图2为现有的封装基板的另一实施例的剖视图；
图3A至图3C为本发明的封装基板的制法的另一实施例的剖视图，而图3B’为图3B的另一实施例；以及
图4A至图4C为本发明的封装基板的制法的另一实施例的剖视图；
符号说明
1、2封装基板
3激光
10、20基板本体
10a、20a第一表面
10b、20b第二表面
11、21第一线路层
111、211第一电性连接垫
12、22第二线路层
121、221第二电性连接垫
13、23第一介电层
14、24第三线路层
141、241第三电性连接垫
15、25第四线路层
151、251第四电性连接垫
16、26第二介电层
17、27通孔
18、28导电通孔
19导电盲孔
30第一绝缘保护层
31第二绝缘保护层
32导电元件
301第一绝缘保护层开口
311第二绝缘保护层开口
2111第一开孔
2211第二开孔
2411第三开孔
2511第四开孔
D厚度
P宽度。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。本发明也可藉由其它不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「中」及「侧」等的用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参照图3A至图3C，其为本发明的封装基板的制法的一实施例的剖视图，且为四层线路型式的封装基板的情况，而为了便于表示起见，图3A至图3C仅显示封装基板的部分剖视图。
如图3A所示，本发明的封装基板的制法为首先提供具有相对的第一表面20a及第二表面20b的基板本体20，且非限制地，该基板本体20的材料可为玻纤材，且于该第一表面20a上形成第一线路层21，其中，该第一线路层21具有多个第一电性连接垫211，各该第一电性连接垫211并具有贯穿该第一电性连接垫211的第一开孔2111；于该第一表面20a及第一线路层21上形成第一介电层23；于该第一介电层上23形成具有多个第二电性连接垫221的第二线路层22，其中，各该第二电性连接垫221具有位置对应该第一开孔2111并贯穿该第二电性连接垫221的第二开孔2211；于该第二表面20b上形成第三线路层24，其中，该第三线路层24具有多个第三电性连接垫241，各该第三电性连接垫241并具有位置对应该第一开孔2111并贯穿该第三电性连接垫241的第三开孔2411；于而该第二表面20b及第三线路层24上形成第二介电层26；以及于该第二介电层26上形成第四线路层25，其中，该第四线路层25具有多个第四电性连接垫251，各该第四电性连接垫251并具有位置对应该第一开孔2111并贯穿该第四电性连接垫251的第四开孔2511。而若封装基板为超过四层线路型式的封装基板时，也可于第一介电层23或第二介电层26上形成其他介电层及线路层，而该等其他介电层及线路层的结构类似以上所述，故不再赘述。
其次，如图3B所示，若该封装基板的厚度D小于100微米，则可由第一介电层23侧以激光3烧灼该基板本体20、第一介电层23及第二介电层26，以形成多个贯穿该基板本体20、第一介电层23及第二介电层26的通孔27，且该第一开孔2111、第二开孔2211、通孔27、第三开孔2411及第四开孔2511彼此连通，且各该通孔27的最大宽度P小于或等于100微米。
详而言之，由于本发明通过于该第一电性连接垫211、第二电性连接垫221、第三电性连接垫241及第四电性连接垫251中分别形成该第一开孔2111、第二开孔2211、第三开孔2411及第四开孔2511，因此在封装基板的厚度D小于100微米的情况下，烧灼贯穿距离不大于100微米的激光3所发出的激光光可穿过该第一开孔2111、第二开孔2211、第三开孔2411及第四开孔2511并烧灼该基板本体20、第一介电层23及第二介电层26而不受各电性连接垫的金属妨碍，并直接形成该通孔27，故本发明的封装基板可使用激光3形成与该第一开孔2111、第二开孔2211、第三开孔2411和第四开孔2511彼此连通的通孔27，以避免先前技术逐一于各层中形成通孔或盲孔的制程时间浪费问题，并避免因机械钻孔的孔径过大而无法高密度布线的问题。
请参照图3B’，其为图3B的另一实施例的剖视图，其中，该封装基板的厚度D介于100微米至200微米，故烧灼贯穿距离不大于100微米的激光3可从该第一介电层23侧与第二介电层26侧进行，而由于本发明未在该基板本体20内形成一金属层，故本发明于该第一介电层23侧进行烧灼而形成部分通孔27后，再于该第二介电层26侧进行烧灼时，不会受到金属层干扰，而能由该第二介电层26侧观察形成有通孔27与未形成有通孔27处的第二介电层26所透过的光，并发现该两处的穿透光强度明显不同，从而便于达成从该第二介电层26侧烧灼时的对位；反观先前技术，由于基板本体内具有一金属层，故于第二介电层侧烧灼时便无法由穿透光强度而判别部分通孔的形成处，而导致两侧烧灼的对位失败，从而无法使第一开孔、第二开孔、第三开孔、第四开孔与通孔彼此连通，进而造成后续电性连接失败的问题。
此外，如图3C所示，于该第一开孔2111、第二开孔2211、第三开孔2411、第四开孔2511与通孔27中形成多个电性连接该第一电性连接垫211、第二电性连接垫221、第三电性连接垫241及第四电性连接垫251的导电通孔28，而各该导电通孔28的最大宽度小于或等于100微米。另外，该第一介电层23上可视需要形成第一绝缘保护层30，该第一绝缘保护层30具有露出该第二电性连接垫221的多个第一绝缘保护层开口301，而于各该第一绝缘保护层开口301中的该第二电性连接垫221、导电通孔28或第二电性连接垫221与导电通孔28上则可形成例如为焊球的导电元件32，并且该第二介电层26上也可视需要形成第二绝缘保护层31，该第二绝缘保护层31具有露出该第四电性连接垫251的多个第二绝缘保护层开口311，而于各该第二绝缘保护层开口311中的该第四电性连接垫251、导电通孔28或第四电性连接垫251与导电通孔28上则可形成例如为焊球的导电元件32。
请参照图4A至图4C，其为本发明的封装基板2的制法的另一实施例的剖视图，而为了便于表示起见，图4A至图4C仅显示部分剖视图。
首先，如图4A所示，其与图4A的差异在于，图4A的第一介电层23上未形成第二线路层22且于第二介电层26上未形成第四线路层25。
其次，如图4B所示，其与图3B的差异在于，图4B的激光3所烧灼的各该通孔27未如图3B所示连通第二开孔2211及第四开孔2511。
此外，如图4C所示，其与图3C的差异在于，图4C的各该导电通孔28仅形成于该第一开孔2111、第三开孔2411与该通孔27中，且电性连接该第一电性连接垫211及第三电性连接垫241，而于形成该导电通孔28后，再于该第一介电层23上形成第二线路层22，并于第二介电层26上形成第四线路层25，以令该多个第二电性连接垫221及第四电性连接垫251覆盖并电性连接该导电通孔28，而完成本发明的封装基板2。
本发明提供一种封装基板2，如图3C所示，该封装基板2包括：具有相对的第一表面20a及第二表面20b的基板本体20；形成于该第一表面20a上且具有多个第一电性连接垫211的第一线路层21，且各该第一电性连接垫211具有贯穿该第一电性连接垫211的第一开孔2111；形成于该第一表面20a及第一线路层21上的第一介电层23；形成于该第一介电层23上且具有多个第二电性连接垫221的第二线路层22；形成于该第二表面20b上且具有多个第三电性连接垫241的第三线路层24，且各该第三电性连接垫241具有对应该第一开孔2111并贯穿该第三电性连接垫241的第三开孔2411；形成于该第二表面20b及第三线路层24上的第二介电层26；形成于该第二介电层26上且具有多个第四电性连接垫2511的第四线路层25；多个通孔27，其贯穿该基板本体20的第一表面20a及第二表面20b、第一介电层23与第二介电层26，且藉由激光烧灼而形成，各该通孔27的最大宽度P小于或等于100微米；以及多个贯穿该通孔27、第一开孔2111与第三开孔2411的导电通孔28，且各该导电通孔28电性连接对应的该第一电性连接垫211、第二电性连接垫221、第三电性连接垫241及第四电性连接垫251，各该导电通孔28的最大宽度P小于或等于100微米。另外，该封装基板2的厚度可小于或等于200微米，更进一步而言，该封装基板2的厚度可小于或等于100微米。
于图3A至图3C所示的封装基板2中，各该第二电性连接垫221可具有位置对应该第一开孔2111并贯穿该第二电性连接垫221的第二开孔2211，各该第四电性连接垫251可具有位置对应该第一开孔2111并贯穿该第四电性连接垫251的第四开孔2511，而各该导电通孔28延伸形成至该第二开孔2211与第四开孔2511中，并各电性连接该第二电性连接垫221与第四电性连接垫251。
另外，该第一介电层23上可视需要形成第一绝缘保护层30，该第一绝缘保护层30具有露出该第二电性连接垫221的多个第一绝缘保护层开口301，而于各该第一绝缘保护层开口301中的该第二电性连接垫221、导电通孔28或第二电性连接垫221与导电通孔28上则可形成例如为焊球的导电元件32，并且该第二介电层26上也可视需要形成第二绝缘保护层31，该第二绝缘保护层31具有露出该第四电性连接垫251的多个第二绝缘保护层开口311，而于各该第二绝缘保护层开口311中的该第四电性连接垫251、导电通孔28或第四电性连接垫251与导电通孔28上则可形成有例如为焊球的导电元件32。
而本发明提供另一种实施例的封装基板2，如图4C所示，其与图3C的封装基板2的差异在于，图4C的各该导电通孔28仅形成于该第一开孔2111、第三开孔2411与该通孔27中，且电性连接该第一电性连接垫211及第三电性连接垫241，而各该第二电性连接垫221及第四电性连接垫251分别并未形成第二开孔2211及第四开孔2511，故该多个第二电性连接垫221及第四电性连接垫251覆盖并电性连接该导电通孔28。另外，导电元件32可形成于该第一绝缘保护层开口301中的该第二电性连接垫221上，及可形成于该第二绝缘保护层开口302中的该第四电性连接垫251上。
综上所述，相较于先前技术，由于本发明藉由在第一电性连接垫、第二电性连接垫、第三电性连接垫及第四电性连接垫中形成第一开孔、第二开孔、第三开孔及第四开孔，因此在封装基板的厚度小于100微米的情况下，烧灼贯穿距离不大于100微米的激光所发出的激光光可于该第一开孔、第二开孔、第三开孔及第四开孔中穿过并烧灼基板本体、第一介电层及第二介电层而不受各电性连接垫的金属妨碍，故本发明的封装基板可使用激光而一次或两次而形成连通该第一开孔、第二开孔、第三开孔与第四开孔的通孔，以避免先前技术于封装基板中形成通孔后再逐一于各介电层中形成导电盲孔的制程时间浪费，或者避免机械钻孔的孔径大于100微米所致的无法高密度布线的问题，另外，于封装基板的厚度介于100微米至200微米的情况下，由于本发明于基板本体内未形成金属层，所以形成有通孔与未形成有通孔处的第二介电层所透过的光强度明显不同，故可帮助第二介电层侧的第二次烧灼时的对位，从而避免基板本体内具有金属层的先前技术所造成的两次烧灼对位失败及后续电性连接失败的问题。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (8)

1.一种封装基板，包括：
基板本体，其具有相对的第一表面及第二表面；
第一线路层，其形成于该第一表面上，且具有多个第一电性连接垫，且各该第一电性连接垫具有贯穿该第一电性连接垫的第一开孔；
第一介电层，其形成于该第一表面及第一线路层上；
第二线路层，其形成于该第一介电层上，且具有多个第二电性连接垫；
第三线路层，其形成于该第二表面上，且具有多个第三电性连接垫，且各该第三电性连接垫具有对应该第一开孔并贯穿该第三电性连接垫的第三开孔；
第二介电层，其形成于该第二表面及第三线路层上；
第四线路层，其形成于该第二介电层上，且具有多个第四电性连接垫；
多个通孔，其贯穿该基板本体的第一表面及第二表面、第一介电层与第二介电层，且藉由激光烧灼而形成，各该通孔的最大宽度小于或等于100微米；以及
多个导电通孔，其贯穿该通孔、第一开孔与第三开孔，并电性连接该第一电性连接垫、第二电性连接垫、第三电性连接垫及第四电性连接垫，各该导电通孔的最大宽度小于或等于100微米。
2.如权利要求1所述的封装基板，其特征为，各该第二电性连接垫具有位置对应该第一开孔并贯穿该第二电性连接垫的第二开孔，各该第四电性连接垫具有位置对应该第一开孔并贯穿该第四电性连接垫的第四开孔，而该导电通孔延伸形成至该第二开孔与第四开孔中，并电性连接该第二电性连接垫与第四电性连接垫。
3.如权利要求1所述的封装基板，其特征为，该封装基板的厚度小于或等于200微米。
4.如权利要求3所述的封装基板，其特征为，该封装基板的厚度小于或等于100微米。
5.一种封装基板的制法，包括：
提供具有相对的第一表面及第二表面的基板本体，以于该第一表面上形成第一线路层，其中，该第一线路层具有多个第一电性连接垫，各该第一电性连接垫并具有贯穿该第一电性连接垫的第一开孔；于该第一表面及第一线路层上形成第一介电层；于该第一介电层上形成具有多个第二电性连接垫的第二线路层，其中，各该第二电性连接垫具有位置对应该第一开孔并贯穿该第二电性连接垫的第二开孔；于该第二表面上形成第三线路层，其中，该第三线路层具有多个第三电性连接垫，各该第三电性连接垫并具有位置对应该第一开孔并贯穿该第三电性连接垫的第三开孔；于该第二表面及第三线路层上形成第二介电层；以及，于该第二介电层上形成具有多个第四电性连接垫的第四线路层，其中，各该第四电性连接垫具有对应该第一开孔并贯穿该第四电性连接垫的第四开孔；
以烧灼方式形成多个贯穿该基板本体、第一介电层及第二介电层的通孔，且该第一开孔、第二开孔、通孔、第三开孔及第四开孔彼此连通；以及
于该第一开孔、第二开孔、第三开孔、第四开孔与通孔中形成多个电性连接该第一电性连接垫、第二电性连接垫、第三电性连接垫及第四电性连接垫的导电通孔。
6.一种封装基板的制法，包括：
提供具有相对的第一表面及第二表面的基板本体，以于该第一表面上形成第一线路层及于该第二表面上形成第三线路层，其中，该第一线路层具有多个第一电性连接垫，各该第一电性连接垫具有贯穿该第一电性连接垫的第一开孔，而该第三线路层具有多个第三电性连接垫，且各该第三电性连接垫具有对应该第一开孔并贯穿该第三电性连接垫的第三开孔；以及于该第一表面及第一线路层上形成有第一介电层，并于该第二表面及第三线路层上形成第二介电层；
以烧灼方式形成多个贯穿该基板本体、第一介电层及第二介电层的通孔，且该第一开孔、第三开孔及通孔彼此连通；
于该第一开孔、第三开孔与通孔中形成多个电性连接该第一电性连接垫及第三电性连接垫的导电通孔；以及
于该第一介电层上形成具有多个第二电性连接垫的第二线路层，并于该第二介电层上形成具有多个第四电性连接垫的第四线路层，且令该导电通孔电性连接该第二电性连接垫及第四电性连接垫。
7.如权利要求5或6所述的封装基板的制法，其特征为，该导电通孔的最大宽度小于或等于100微米。
8.如权利要求5或6所述的封装基板的制法，其特征为，该封装基板的厚度介于100微米至200微米，且形成该通孔的步骤从该第一介电层侧与第二介电层侧进行。
CN201410621456.XA 2014-09-18 2014-11-06 封装基板及其制法 Pending CN105633054A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103132238A TWI566659B (zh) 2014-09-18 2014-09-18 封裝基板及其製法
TW103132238 2014-09-18

Publications (1)

Publication Number Publication Date
CN105633054A true CN105633054A (zh) 2016-06-01

Family

ID=55541340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410621456.XA Pending CN105633054A (zh) 2014-09-18 2014-11-06 封装基板及其制法

Country Status (3)

Country Link
US (1) US20160086879A1 (zh)
CN (1) CN105633054A (zh)
TW (1) TWI566659B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101601894B1 (ko) * 2014-06-19 2016-03-09 고려제강 주식회사 엘리베이터용 로프 및 이의 제조방법
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050183A1 (en) * 1999-06-30 2001-12-13 Lubert Kenneth J. Fine pitch circuitization with filled plated through holes
CN2672857Y (zh) * 2003-06-13 2005-01-19 威盛电子股份有限公司 倒装芯片封装基板
US20060131755A1 (en) * 2004-03-31 2006-06-22 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI336226B (en) * 2007-01-25 2011-01-11 Unimicron Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
JP2010278067A (ja) * 2009-05-26 2010-12-09 Nippon Mektron Ltd 多層フレキシブルプリント配線板の製造方法および多層回路基材

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050183A1 (en) * 1999-06-30 2001-12-13 Lubert Kenneth J. Fine pitch circuitization with filled plated through holes
CN2672857Y (zh) * 2003-06-13 2005-01-19 威盛电子股份有限公司 倒装芯片封装基板
US20060131755A1 (en) * 2004-03-31 2006-06-22 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate

Also Published As

Publication number Publication date
TWI566659B (zh) 2017-01-11
TW201613439A (en) 2016-04-01
US20160086879A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
CN103179812B (zh) 高多阶hdi印刷电路板的制作方法
JP4614278B2 (ja) 電子回路ユニット、及びその製造方法
EP2779810B1 (en) Printed circuit board package structure and manufacturing method thereof
CN109788662A (zh) 一种金手指电路板的制作方法
CN104284514A (zh) 印刷电路板及其制造方法
CN103517582B (zh) 多层电路板及其制作方法
CN104602446A (zh) 基板结构及其制作方法
CN105633054A (zh) 封装基板及其制法
CN103379749B (zh) 多层电路板及其制作方法
CN105848405A (zh) 具有散热结构的电路板及其制作方法
CN105764234A (zh) 电路板结构及其制作方法
CN102612266B (zh) 电路板的制作方法
CN106358369A (zh) 电路板及其制作方法
CN104254202B (zh) 具有内埋电子元件的电路板及其制作方法
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
CN104681532A (zh) 半导体封装件及其制法
JP5067048B2 (ja) プリント配線板
CN106910731A (zh) 层叠基板结构
CN103903990B (zh) 电子组件封装的制法
US7151321B2 (en) Laminated electronic component
JP2009117564A (ja) 配線基板
EP3864709B1 (de) Verfahren zum herstellen einer lichtemittierenden vorrichtung
US6297722B1 (en) Surface mountable electrical device
KR890007405A (ko) 범용 반도체 칩 패키지
JPWO2021009865A1 (ja) 高密度多層基板、及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601