JP2009117564A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2009117564A JP2009117564A JP2007288041A JP2007288041A JP2009117564A JP 2009117564 A JP2009117564 A JP 2009117564A JP 2007288041 A JP2007288041 A JP 2007288041A JP 2007288041 A JP2007288041 A JP 2007288041A JP 2009117564 A JP2009117564 A JP 2009117564A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductor layer
- layer
- ceramic
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】セラミック基体に形成され狭エリア化および細幅化した表面導体層や裏面導体層とビア導体との導通が確実に取れ、且つ該ビア導体の端面がセラミック基体の表・裏面に露出せず、しかも該ビア導体が他の導体層と不用意に短絡しない配線基板を提供する。
【解決手段】表面3を有するセラミック層Sと、かかるセラミック層Sの表面3に形成された表面導体層6a〜6cと、上記セラミック層Sを貫通し、両端面7,8の径d1,d2が異なるビア導体Vと、を備え、かかるビア導体Vの両端面7,8のうち、小径d1側の端面7は、上記表面導体層6a〜6cの端部6に覆われるように該表面導体層6a〜6cの端部6付近に接続されている、配線基板1。
【選択図】 図2
【解決手段】表面3を有するセラミック層Sと、かかるセラミック層Sの表面3に形成された表面導体層6a〜6cと、上記セラミック層Sを貫通し、両端面7,8の径d1,d2が異なるビア導体Vと、を備え、かかるビア導体Vの両端面7,8のうち、小径d1側の端面7は、上記表面導体層6a〜6cの端部6に覆われるように該表面導体層6a〜6cの端部6付近に接続されている、配線基板1。
【選択図】 図2
Description
本発明は、単層または複層のセラミック層からなるセラミック基体の表面に形成された表面導体層および裏面に形成された裏面導体層の少なくとも一方の導体層の端部付近からセラミック基体の内部に導通するためのビア導体を含む配線基板に関する。
一般に、セラミック層を貫通するようにビア導体を形成する場合、かかるセラミック層となるグリーンシートに打ち抜き加工またはレーザ加工を施して、所定の位置に所要の内径を有するビアホールを形成し、該ビアホール内に充填した導電性ペーストを上記グリーンシートと共に焼成する、いわゆる同時焼成することによって行われている。
上記ビアホールは、打ち抜き加工やレーザ加工の条件を調整することで、両端の内径が異なり全体がほぼ円錐形やほぼラッパ形などになるため、かかるビアホール内に追って形成されるビア導体も上記と相似形のほぼ円錐形などになる。
上記ビアホールは、打ち抜き加工やレーザ加工の条件を調整することで、両端の内径が異なり全体がほぼ円錐形やほぼラッパ形などになるため、かかるビアホール内に追って形成されるビア導体も上記と相似形のほぼ円錐形などになる。
前記全体がほぼ円錐形などを呈するビア導体を活用し、セラミック層の表面にビア導体における大径側の端面を露出させ、かかる端面にフリップチップ用のパッドを接続すると共に、上記セラミック層の内部側に上記ビア導体における小径側の端面を配置して、内部導体層との干渉を容易に回避可能としたフリップチップ用セラミック多層配線基板が提案されている(特許文献1参照)。
特開2000−12736号公報 (第1〜9頁、図2,3)
ところで、セラミック基体を有する配線基板では、近年、そのセラミック基体自体の小型化に伴って、例えば、該セラミック基体の表面に形成する表面導体層も狭エリア化および細幅化する傾向にある。そのため、かかる表面導体層とセラミック基体の内部に形成される内部導体層とを電気的に接続するビア導体の接続位置を、上記表面導体層の端部付近にせざるを得なくなる場合がある。
かかる場合では、表面導体層の印刷ずれや、ビア導体の位置ずれに起因して、ビア導体の端面が上記表面導体層の端部からはみ出し、甚だしくは、セラミック基体の表面に露出したり、かかる表面で上記表面導体層と隣り合って形成された別の表面導体層の端部との間で不用意な短絡を生じる、などの不具合を生じるおそれがある、という問題点があった。
かかる場合では、表面導体層の印刷ずれや、ビア導体の位置ずれに起因して、ビア導体の端面が上記表面導体層の端部からはみ出し、甚だしくは、セラミック基体の表面に露出したり、かかる表面で上記表面導体層と隣り合って形成された別の表面導体層の端部との間で不用意な短絡を生じる、などの不具合を生じるおそれがある、という問題点があった。
本発明は、背景技術において説明した問題点を解決し、セラミック基体に形成され狭エリア化および細幅化した表面導体層や裏面導体層とビア導体との導通が確実に取れ、且つ該ビア導体の端面がセラミック基体の表面もしくは裏面に露出せず、しかも該ビア導体が他の導体層と不用意に短絡しない配線基板を提供する、ことを課題とする。
本発明は、前記課題を解決するため、両端面の径が異なるビア導体を活用し、かかるビア導体における小径側の端面と表面導体層や裏面導体層の端部付近とを接続させる、ことに着想して成されたものである。
即ち、本発明による第1の配線基板(請求項1)は、表面を有するセラミック層と、かかるセラミック層の表面に形成された表面導体層と、前記セラミック層を貫通し、両端面の径が異なるビア導体と、を備え、前記ビア導体の両端面のうち、小径側の端面は、上記表面導体層の端部に覆われるように該表面導体層の端部付近に接続されている、ことを特徴とする。
即ち、本発明による第1の配線基板(請求項1)は、表面を有するセラミック層と、かかるセラミック層の表面に形成された表面導体層と、前記セラミック層を貫通し、両端面の径が異なるビア導体と、を備え、前記ビア導体の両端面のうち、小径側の端面は、上記表面導体層の端部に覆われるように該表面導体層の端部付近に接続されている、ことを特徴とする。
これによれば、前記セラミック層の表面に形成された表面導体層とビア導体とは、かかるビア導体における小径側の端面が表面導体層の端部に覆われつつ、かかる端部付近に接続されている。従って、表面導体層が狭エリア化や細幅化しても、かかる表面導体層とビア導体との導通が確実に取れる共に、該ビア導体の小径側の端面がセラミック層の表面に露出したり、別の表面導体層と不用意に短絡する事態を防ぐことができる。
尚、前記「端部」とは、前記表面導体層の端縁のうち、前記ビア導体が接続される位置に最接近する端縁(端面)を指す。
また、前記セラミック層(セラミック基体)は、アルミナなどの高温焼成セラミック、あるいはガラス成分を40〜60wt%含む低温焼成セラミックからなる。
更に、前記表面導体層および前記ビア導体は、セラミック層が高温焼成セラミックの場合には、WまたはMoなどからなり、セラミック層が低温焼成セラミックの場合には、CuまたはAgなどからなる。
加えて、前記ビア導体は、両端面の直径が異なり、例えば、全体がほぼ円錐形、あるいは、ほぼラッパ形を呈している。
尚、前記「端部」とは、前記表面導体層の端縁のうち、前記ビア導体が接続される位置に最接近する端縁(端面)を指す。
また、前記セラミック層(セラミック基体)は、アルミナなどの高温焼成セラミック、あるいはガラス成分を40〜60wt%含む低温焼成セラミックからなる。
更に、前記表面導体層および前記ビア導体は、セラミック層が高温焼成セラミックの場合には、WまたはMoなどからなり、セラミック層が低温焼成セラミックの場合には、CuまたはAgなどからなる。
加えて、前記ビア導体は、両端面の直径が異なり、例えば、全体がほぼ円錐形、あるいは、ほぼラッパ形を呈している。
また、本発明には、前記ビア導体の小径側の端面は、前記表面導体層の端部から50μm以上離れた位置で、該表面配線層と接続されている、配線基板(請求項2)も含まれる。
これによれば、前記ビア導体は、その小径側の端面が前記表面導体層の端部から50μm以上離れた位置で該表面配線層と接続されているため、該表面配線層の端部に覆われつつ、かかる端部付近と接続し、且つ該表面配線層との導通を確保することができる。
更に、本発明には、前記ビア導体の小径側の端面は、前記表面導体層の端部から100μm以下の位置で、該表面配線層と接続されている、配線基板(請求項3)も含まれる。
これによれば、前記ビア導体は、その小径側の端面が前記表面導体層の端部から100μm以下の位置にて該表面配線層と接続されているため、狭エリア化および細幅化した該表面導体層の端部に覆われつつ、かかる端部付近と接続されて導通を確保することができる。
換言すれば、前記ビア導体は、その小径側の端面が前記表面導体層の端部から50μm以上離れ、且つ該端部から100μm以下の範囲に含まれる位置で、該表面配線層と接続される。更に、前記ビア導体の小径側の端面は、その直径が50μm以下でもある。
これによれば、前記ビア導体は、その小径側の端面が前記表面導体層の端部から50μm以上離れた位置で該表面配線層と接続されているため、該表面配線層の端部に覆われつつ、かかる端部付近と接続し、且つ該表面配線層との導通を確保することができる。
更に、本発明には、前記ビア導体の小径側の端面は、前記表面導体層の端部から100μm以下の位置で、該表面配線層と接続されている、配線基板(請求項3)も含まれる。
これによれば、前記ビア導体は、その小径側の端面が前記表面導体層の端部から100μm以下の位置にて該表面配線層と接続されているため、狭エリア化および細幅化した該表面導体層の端部に覆われつつ、かかる端部付近と接続されて導通を確保することができる。
換言すれば、前記ビア導体は、その小径側の端面が前記表面導体層の端部から50μm以上離れ、且つ該端部から100μm以下の範囲に含まれる位置で、該表面配線層と接続される。更に、前記ビア導体の小径側の端面は、その直径が50μm以下でもある。
一方、本発明による第2の配線基板(請求項4)は、複数のセラミック層で構成され、表面および裏面を有するセラミック基体と、かかるセラミック基体の表面および裏面に形成された表面導体層および裏面導体層と、上記セラミック基体を構成する上記複数のセラミック層間に形成された内部導体層と、上記セラミック基体の内部に形成され、両端面の径が異なる複数のビア導体と、を備え、上記ビア導体の小径側の端面は、上記表面導体層の端部に覆われるように、該表面導体層の端部付近に接続され、上記ビア導体の大径側の端面は、上記内部導体層に接続されている、ことを特徴とする。
これによれば、前記セラミック基体の表面に形成された表面導体層とビア導体とは、該ビア導体における小径側の端面が表面導体層の端部に覆われつつ、かかる端部付近に接続され、上記ビア導体における大径側の端面が内部導体層に接続されている。従って、表面導体層が狭エリア化や細幅化しても、かかる表面導体層とビア導体との導通が確実に取れ、且つ該ビア導体の小径側の端面がセラミック層の表面に露出する事態を防げる共に、該ビア導体が別の表面導体層と不用意に短絡する事態も防止できる。しかも、該ビア導体を介して、表面導体層と内部導体層との導通も確実に取ることができる。
尚、前記裏面導体層および内部導体層は、前記セラミック基体を構成する複数のセラミック層が高温焼成セラミックの場合、WまたはMoなどからなり、前記セラミック層が低温焼成セラミックの場合、CuまたはAgなどからなる。
尚、前記裏面導体層および内部導体層は、前記セラミック基体を構成する複数のセラミック層が高温焼成セラミックの場合、WまたはMoなどからなり、前記セラミック層が低温焼成セラミックの場合、CuまたはAgなどからなる。
また、本発明には、前記ビア導体の小径側の端面は、前記表面導体層の端部から50μm以上離れた位置で、該表面導体層と接続されている、配線基板(請求項5)も含まれる。
これによれば、前記ビア導体は、その小径側の端面が前記表面導体層の端部から50μm以上離れた位置で該表面配線層と接続されるため、該表面配線層の端部に覆われつつ、かかる端部付近と接続し、且つ該表面配線層との導通を確保することができる。
更に、本発明には、前記ビア導体の小径側の端面は、前記表面導体層の端部から100μm以下の位置で、該表面導体層と接続されている、配線基板(請求項6)も含まれる。
これによれば、前記ビア導体は、その小径側の端面が前記表面導体層の端部から100μm以下の位置にて該表面配線層と接続されているため、狭エリア化および細幅化した該表面導体層の端部に覆われつつ、かかる端部付近と接続されて導通を確保することができる。
これによれば、前記ビア導体は、その小径側の端面が前記表面導体層の端部から50μm以上離れた位置で該表面配線層と接続されるため、該表面配線層の端部に覆われつつ、かかる端部付近と接続し、且つ該表面配線層との導通を確保することができる。
更に、本発明には、前記ビア導体の小径側の端面は、前記表面導体層の端部から100μm以下の位置で、該表面導体層と接続されている、配線基板(請求項6)も含まれる。
これによれば、前記ビア導体は、その小径側の端面が前記表面導体層の端部から100μm以下の位置にて該表面配線層と接続されているため、狭エリア化および細幅化した該表面導体層の端部に覆われつつ、かかる端部付近と接続されて導通を確保することができる。
加えて、本発明には、前記セラミック基体の内部には、両端面の径が異なり、且つ前記ビア導体とは別のビア導体が形成され、かかる別のビア導体の小径側の端面は、上記セラミック基体の裏面導体層の端部に覆われるように、該裏面導体層の端部付近に接続され、上記別のビア導体の大径側の端面は、上記セラミック基体の内部に形成された前記内部導体層とは別の内部導体層と接続されている、配線基板(請求項7)も含まれる。
これによれば、前記ビア導体とは別のビア導体は、その小径側の端面が前記セラミック基体の裏面導体層の端部に覆われつつ、かかる端部付近と接続され、且つ別のビア導体の小径側の端面が内部導体層と接続される。このため、セラミック基体の表面に形成した表面導体層と内部導体層との間を前記ビア導体によって確実に導通が取れると共に、セラミック基体の裏面に形成した裏面導体層と内部導体層との間を別のビア導体によって確実に導通が取れる。従って、狭エリア化および細幅化した表・裏面導体層が形成されても、これらを前記ビア導体、別のビア導体、および内部導体層を介して、確実に導通させた配線基板となる。
これによれば、前記ビア導体とは別のビア導体は、その小径側の端面が前記セラミック基体の裏面導体層の端部に覆われつつ、かかる端部付近と接続され、且つ別のビア導体の小径側の端面が内部導体層と接続される。このため、セラミック基体の表面に形成した表面導体層と内部導体層との間を前記ビア導体によって確実に導通が取れると共に、セラミック基体の裏面に形成した裏面導体層と内部導体層との間を別のビア導体によって確実に導通が取れる。従って、狭エリア化および細幅化した表・裏面導体層が形成されても、これらを前記ビア導体、別のビア導体、および内部導体層を介して、確実に導通させた配線基板となる。
更に、本発明による第3の配線基板(請求項8)は、複数のセラミック層で構成され、表面および裏面を有するセラミック基体と、かかるセラミック基体の表面および裏面に形成された表面導体層および裏面導体層と、上記セラミック基体を構成する上記複数のセラミック層間に形成された内部導体層と、上記セラミック基体の内部に形成され、両端面の径が異なる複数のビア導体と、を備え、前記ビア導体の小径側の端面は、上記裏面導体層の端部に覆われるように、該裏面導体層の端部付近に接続され、上記ビア導体の大径側の端面は、上記内部導体層に接続されている、ことを特徴とする。
これによれば、前記セラミック基体の裏面に形成された裏面導体層とビア導体とは、該ビア導体における小径側の端面が裏面導体層の端部に覆われつつ、かかる端部付近に接続され、上記ビア導体における大径側の端面が内部導体層に接続されている。従って、裏面導体層が狭エリア化や細幅化しても、かかる裏面導体層とビア導体との導通が確実に取れ、且つ該ビア導体の小径側の端面がセラミック層の裏面に露出する事態を防げる共に、該ビア導体が別の裏面導体層と不用意に短絡する事態も防止できる。しかも、該ビア導体を介して、裏面導体層と内部導体層との導通も確実に取ることができる。
また、本発明には、前記ビア導体の小径側の端面は、前記裏面導体層の端部から50μm以上離れた位置で、該裏面導体層と接続されている、配線基板(請求項9)も含まれる。
これによれば、前記ビア導体は、その小径側の端面が前記裏面導体層の端部から50μm以上離れた位置で該裏面配線層と接続されるため、該裏面配線層の端部に覆われつつ、かかる端部付近と接続し、且つ該裏面配線層との導通を確保することができる。
更に、本発明には、前記ビア導体の小径側の端面は、前記裏面導体層の端部から100μm以下の位置で、該裏面導体層と接続されている、配線基板(請求項10)も含まれる。
これによれば、前記ビア導体は、その小径側の端面が前記裏面導体層の端部から100μm以下の位置にて該裏面配線層と接続されているため、小エリア化および細幅化した該裏面導体層の端部に覆われつつ、かかる端部付近と接続されて、該裏面導体層との導通を確保することができる。
これによれば、前記ビア導体は、その小径側の端面が前記裏面導体層の端部から50μm以上離れた位置で該裏面配線層と接続されるため、該裏面配線層の端部に覆われつつ、かかる端部付近と接続し、且つ該裏面配線層との導通を確保することができる。
更に、本発明には、前記ビア導体の小径側の端面は、前記裏面導体層の端部から100μm以下の位置で、該裏面導体層と接続されている、配線基板(請求項10)も含まれる。
これによれば、前記ビア導体は、その小径側の端面が前記裏面導体層の端部から100μm以下の位置にて該裏面配線層と接続されているため、小エリア化および細幅化した該裏面導体層の端部に覆われつつ、かかる端部付近と接続されて、該裏面導体層との導通を確保することができる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明における第1の配線基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った垂直断面図である。
配線基板1は、図1,図2に示すように、表面3および裏面4を有するセラミック層Sからなるセラミック基体2と、前記セラミック層Sの表面3で所要のパターンごとに形成された表面導体層6a〜6dと、上記セラミック層Sを貫通し、且つ両端面7,8の径d1,d2が異なるビア導体Vと、を備えている。
更に、図2に示すように、前記セラミック層Sの裏面4には、例えば、電極パッドである複数の裏面導体層9が形成されている。
前記セラミック層Sは、例えば、アルミナなどの高温焼成セラミックからなる。
また、前記表面導体層6a〜6d、ビア導体V、および裏面導体層9は、WあるいはMoからなる。尚、表面導体層6a〜6dは、配線基板1のセラミック基体2の小型化の要望に応じて、狭エリア化および細幅化される傾向にある。
図1は、本発明における第1の配線基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った垂直断面図である。
配線基板1は、図1,図2に示すように、表面3および裏面4を有するセラミック層Sからなるセラミック基体2と、前記セラミック層Sの表面3で所要のパターンごとに形成された表面導体層6a〜6dと、上記セラミック層Sを貫通し、且つ両端面7,8の径d1,d2が異なるビア導体Vと、を備えている。
更に、図2に示すように、前記セラミック層Sの裏面4には、例えば、電極パッドである複数の裏面導体層9が形成されている。
前記セラミック層Sは、例えば、アルミナなどの高温焼成セラミックからなる。
また、前記表面導体層6a〜6d、ビア導体V、および裏面導体層9は、WあるいはMoからなる。尚、表面導体層6a〜6dは、配線基板1のセラミック基体2の小型化の要望に応じて、狭エリア化および細幅化される傾向にある。
図2に示すように、ビア導体Vは、小径d1側の端面7および大径d2側の端面8を備え、全体がほぼラッパ形を呈しており、セラミック層Sを貫通する相似形のビアホールH内に形成されている。
該ビア導体Vは、小径d1側の端面7が表面導体層6a〜6cの端部6付近に接続されると共に、大径d2側の端面8が裏面導体層9に接続されている。尚、上記端部6は、表面導体層6a〜6cの端縁のうち、各ビア導体Vが接続される位置に最接近する端縁(端面)を指す。
各ビア導体Vにおける小径d1側の端面7は、図1,図2に示すように、表面導体層6a〜6cの端部6ごとから50μm以上離れた位置(距離)nで、且つ該端部6ごとから100μm以下の位置(距離)fの範囲(距離:n〜f)内における表面導体層6a〜6cの端部6の付近に接続されている。即ち、各ビア導体Vにおける小径d1側の端面7の直径は、50μm以下である。
尚、図1中で右上の表面導体層6dに対し、ビア導体Vの小径d1側の端面7は、かかる表面導体層6dの中心部と接続されている。
該ビア導体Vは、小径d1側の端面7が表面導体層6a〜6cの端部6付近に接続されると共に、大径d2側の端面8が裏面導体層9に接続されている。尚、上記端部6は、表面導体層6a〜6cの端縁のうち、各ビア導体Vが接続される位置に最接近する端縁(端面)を指す。
各ビア導体Vにおける小径d1側の端面7は、図1,図2に示すように、表面導体層6a〜6cの端部6ごとから50μm以上離れた位置(距離)nで、且つ該端部6ごとから100μm以下の位置(距離)fの範囲(距離:n〜f)内における表面導体層6a〜6cの端部6の付近に接続されている。即ち、各ビア導体Vにおける小径d1側の端面7の直径は、50μm以下である。
尚、図1中で右上の表面導体層6dに対し、ビア導体Vの小径d1側の端面7は、かかる表面導体層6dの中心部と接続されている。
図3は、前記配線基板1の変形形態である配線基板1aを示す図2と同様な断面図である。
図3に示すように、配線基板1aは、前記同様のセラミック層S、表面導体層6a〜6c、および裏面導体層9を備えている。かかる配線基板1aが前記配線基板1と相違するのは、前記ビア導体Vに替えて、小径d1側の端面7および大径d2側の端面8を備え、全体がほぼ円錐形を呈し、且つセラミック層Sを貫通する相似形のビアホールh内に形成されたビア導体vを備えていることである。
配線基板1aの各ビア導体vも、図3に示すように、小径d1側の端面7を、表面導体層6a〜6cの端部6ごとから50μm以上離れた位置nで、且つ該端部6ごとから100μm以下の位置fの範囲(n〜f)内における表面導体層6a〜6cの端部6の付近に接続されている。即ち、各ビア導体vにおける小径d1側の端面7の直径も、50μm以下である。
図3に示すように、配線基板1aは、前記同様のセラミック層S、表面導体層6a〜6c、および裏面導体層9を備えている。かかる配線基板1aが前記配線基板1と相違するのは、前記ビア導体Vに替えて、小径d1側の端面7および大径d2側の端面8を備え、全体がほぼ円錐形を呈し、且つセラミック層Sを貫通する相似形のビアホールh内に形成されたビア導体vを備えていることである。
配線基板1aの各ビア導体vも、図3に示すように、小径d1側の端面7を、表面導体層6a〜6cの端部6ごとから50μm以上離れた位置nで、且つ該端部6ごとから100μm以下の位置fの範囲(n〜f)内における表面導体層6a〜6cの端部6の付近に接続されている。即ち、各ビア導体vにおける小径d1側の端面7の直径も、50μm以下である。
前記配線基板1は、以下のようにして製造した。
予め、所要量のアルミナ粉末、バインダ、および溶剤を混合して得たセラミックスラリを、ドクターブレード法によりシート状としたグリーンシートsを得た。
次いで、図4の左側に示すように、追って前記セラミック層Sとなるグリーンシートsを、内径が前記大径d2とほぼ同じ受入孔gを有するダイDの上に載置し、該グリーンシートsの上方に、上記受入孔gの中心付近の位置に直径が前記小径d1とほぼ同じパンチPを配置した。かかるパンチPの直径と上記受入孔gの内径との間には、大径d2と小径d1との差の半分に相当するクリアランスが予め設定されている。
次に、図4左側中の矢印で示すように、パンチPをグリーンシートsの厚み方向に沿って、該グリーンシートsを貫通させて打ち抜き、該パンチPの先端部がダイDの受入孔gを貫通した時点で停止した後、該パンチPを上方に引き上げた。
予め、所要量のアルミナ粉末、バインダ、および溶剤を混合して得たセラミックスラリを、ドクターブレード法によりシート状としたグリーンシートsを得た。
次いで、図4の左側に示すように、追って前記セラミック層Sとなるグリーンシートsを、内径が前記大径d2とほぼ同じ受入孔gを有するダイDの上に載置し、該グリーンシートsの上方に、上記受入孔gの中心付近の位置に直径が前記小径d1とほぼ同じパンチPを配置した。かかるパンチPの直径と上記受入孔gの内径との間には、大径d2と小径d1との差の半分に相当するクリアランスが予め設定されている。
次に、図4左側中の矢印で示すように、パンチPをグリーンシートsの厚み方向に沿って、該グリーンシートsを貫通させて打ち抜き、該パンチPの先端部がダイDの受入孔gを貫通した時点で停止した後、該パンチPを上方に引き上げた。
その結果、図4中で白抜き矢印の右側に示すように、グリーンシートsを貫通し、両端の開口部の内径がd1,d2と相違しており、全体がほぼラッパ形を呈するビアホールHが形成された。
尚、上記パンチPおよびダイDによる打ち抜き加工の条件を替えることで、グリーンシートsに、次述するほぼ円錐形のビアホールhを形成することもできる。
あるいは、前記打ち抜き加工に替えて、図5の左側に示すように、追って前記セラミック層Sとなるグリーンシートsの表面に対し、凸レンズrを介して炭酸ガスレーザあるいはYAGレーザなどのレーザLを集束させつつ照射するレーザ加工を行っても良い。かかるレーザ加工の条件(パワー、パルス数、ショット数など)を調整することで、図5中で白抜き矢印の右側に示すように、グリーンシートsを貫通し、両端の開口部の内径がd1,d2と相違し、全体がほぼ円錐形のビアホールhを形成したり、あるいは、ほぼラッパ形の前記ビアホールHを形成することもできる。
尚、上記パンチPおよびダイDによる打ち抜き加工の条件を替えることで、グリーンシートsに、次述するほぼ円錐形のビアホールhを形成することもできる。
あるいは、前記打ち抜き加工に替えて、図5の左側に示すように、追って前記セラミック層Sとなるグリーンシートsの表面に対し、凸レンズrを介して炭酸ガスレーザあるいはYAGレーザなどのレーザLを集束させつつ照射するレーザ加工を行っても良い。かかるレーザ加工の条件(パワー、パルス数、ショット数など)を調整することで、図5中で白抜き矢印の右側に示すように、グリーンシートsを貫通し、両端の開口部の内径がd1,d2と相違し、全体がほぼ円錐形のビアホールhを形成したり、あるいは、ほぼラッパ形の前記ビアホールHを形成することもできる。
更に、前記グリーンシートsの各ビアホールH内に、W粉末を含む図示しない導電性ペーストを充填し、該グリーンシートsの表・裏面における所定の位置に、所要のパターンで前記同様の導電性ペーストをスクリーン印刷した後、これらを所要の温度帯で焼成した。
その結果、前記図1,図2に示したように、セラミック層S、表面導体層6a〜6d、ビア導体V、および裏面導体層9を備えた前記配線基板1が得られた。
尚、グリーンシートsに前記ビアホールhを形成した場合には、前記図3で示した配線基板1aを製造することができる。
その結果、前記図1,図2に示したように、セラミック層S、表面導体層6a〜6d、ビア導体V、および裏面導体層9を備えた前記配線基板1が得られた。
尚、グリーンシートsに前記ビアホールhを形成した場合には、前記図3で示した配線基板1aを製造することができる。
前記のような第1の配線基板1,1aによれば、前記セラミック層Sの表面に形成された表面導体層6a〜6cとビア導体V,vとは、かかるビア導体V,vにおける小径d1側の端面7が表面導体層6a〜6cの端部6に覆われつつ、かかる端部6付近に接続されている。しかも、前記ビア導体V,vは、その小径d1側の端面7が表面導体層6a〜6cの端部6から50μm以上離れ、且つ該端部6から100μm以下の範囲(距離:n〜f≦50μm)に含まれる位置で、該表面配線層6a〜6cと接続される。
従って、表面導体層6a〜6cが狭エリア化や細幅化しても、かかる表面導体層6a〜6cとビア導体V,vとの導通が確実に取れる共に、該ビア導体V,vにおける小径側の端面7がセラミック層Sの表面3に露出したり、該ビア導体V,vが別の表面導体層と不用意に短絡する事態を防ぐことができる。
従って、表面導体層6a〜6cが狭エリア化や細幅化しても、かかる表面導体層6a〜6cとビア導体V,vとの導通が確実に取れる共に、該ビア導体V,vにおける小径側の端面7がセラミック層Sの表面3に露出したり、該ビア導体V,vが別の表面導体層と不用意に短絡する事態を防ぐことができる。
図6は、本発明による第2および第3の配線基板10を示す垂直断面図である。
配線基板10は、図6に示すように、複数のセラミック層S1〜S3で構成され、表面13および裏面14を有するセラミック基体12と、該セラミック基体12の表面13および裏面14に形成された表面導体層16a〜16cないし裏面導体層19a〜19cと、セラミック基体12を構成するセラミック層S1〜S3間に形成された内部導体層17,18と、を備えている。
上記セラミック基体12の内部には、最上層のセラミック層S1あるいは最下層のセラミック層S3を貫通するほぼラッパ形のビアホールH内に、前記同様に両端面7,8の径d1,d2が異なり、ほぼラッパ形を呈する複数のビア導体Vが形成されている。尚、中層のセラミック層S2にも、上記同様のビアホールH内に上記と同様なビア導体Vが形成されている。
配線基板10は、図6に示すように、複数のセラミック層S1〜S3で構成され、表面13および裏面14を有するセラミック基体12と、該セラミック基体12の表面13および裏面14に形成された表面導体層16a〜16cないし裏面導体層19a〜19cと、セラミック基体12を構成するセラミック層S1〜S3間に形成された内部導体層17,18と、を備えている。
上記セラミック基体12の内部には、最上層のセラミック層S1あるいは最下層のセラミック層S3を貫通するほぼラッパ形のビアホールH内に、前記同様に両端面7,8の径d1,d2が異なり、ほぼラッパ形を呈する複数のビア導体Vが形成されている。尚、中層のセラミック層S2にも、上記同様のビアホールH内に上記と同様なビア導体Vが形成されている。
図6に示すように、最上層のセラミック層S1を貫通するビア導体Vは、その小径d1側の端面7が表面導体層16a〜16cの端部16付近に接続されると共に、大径d2側の端面8が内部導体層17と接続されている。該ビア導体Vにおける小径d1側の端面7は、図6に示すように、表面導体層16a〜16cの端部16から50μm以上離れた位置(距離)nで、且つ該端部16から100μm以下の位置(距離)fの範囲(距離:n〜f)内における表面導体層16a〜16cの端部16の付近に接続されている。尚、かかる構成は、本発明による第2の配線基板(請求項4〜6)に相当する。
一方、図6に示すように、最下層のセラミック層S3を貫通するビア導体Vは、その小径d1側の端面7が裏面導体層19a〜19cの端部19付近に接続されると共に、大径d2側の端面8が内部導体層18と接続されている。該ビア導体Vにおける小径d1側の端面7は、図6に示すように、裏面導体層19a〜19cの端部19から50μm以上離れた位置(距離)nで、且つ該端部19から100μm以下の位置(距離)fの範囲(距離:n〜f)内における裏面導体層19a〜19cの端部19の付近に接続されている。尚、かかる構成は、本発明による第3の配線基板(請求項8〜10)に相当する。
一方、図6に示すように、最下層のセラミック層S3を貫通するビア導体Vは、その小径d1側の端面7が裏面導体層19a〜19cの端部19付近に接続されると共に、大径d2側の端面8が内部導体層18と接続されている。該ビア導体Vにおける小径d1側の端面7は、図6に示すように、裏面導体層19a〜19cの端部19から50μm以上離れた位置(距離)nで、且つ該端部19から100μm以下の位置(距離)fの範囲(距離:n〜f)内における裏面導体層19a〜19cの端部19の付近に接続されている。尚、かかる構成は、本発明による第3の配線基板(請求項8〜10)に相当する。
尚、前記端部16,19は、表面導体層16a〜16c、あるいは裏面導体層19a〜19cの端縁のうち、各ビア導体Vが接続される位置に最接近する端縁(端面)を指す。
また、図6に示すように、中層のセラミック層S2を貫通して形成されるビア導体Vは、内部導体層17,18の間を接続している。
更に、本発明による第2の配線基板に含まれる形態(請求項7)において、最下層のセラミック層S3を貫通するビア導体Vは、図6に示すように、最上層のセラミック層S1を貫通するビア導体Vに対し、別のビア導体に相当し、該ビア導体Vは、内部導体層18に接続されている。
加えて、前記配線基板10は、追ってセラミック層S1〜S3となるグリーンシートの所定の位置に対し、前記同様の打ち抜き加工あるいはレーザ加工を施して、ビアホールHを形成し、そ内側に前記同様の導電性ペーストを充填し、更に、各グリーンシートの表面および裏面の少なくとも一方に所定パターンで導電性ペーストをスクリーン印刷した後、これらのグリーンシートを積層・圧着し、更に焼成することで、容易に製造することができる。
また、図6に示すように、中層のセラミック層S2を貫通して形成されるビア導体Vは、内部導体層17,18の間を接続している。
更に、本発明による第2の配線基板に含まれる形態(請求項7)において、最下層のセラミック層S3を貫通するビア導体Vは、図6に示すように、最上層のセラミック層S1を貫通するビア導体Vに対し、別のビア導体に相当し、該ビア導体Vは、内部導体層18に接続されている。
加えて、前記配線基板10は、追ってセラミック層S1〜S3となるグリーンシートの所定の位置に対し、前記同様の打ち抜き加工あるいはレーザ加工を施して、ビアホールHを形成し、そ内側に前記同様の導電性ペーストを充填し、更に、各グリーンシートの表面および裏面の少なくとも一方に所定パターンで導電性ペーストをスクリーン印刷した後、これらのグリーンシートを積層・圧着し、更に焼成することで、容易に製造することができる。
図7は、前記配線基板10の変形形態である配線基板11を示す垂直断面図である。
配線基板11は、図7に示すように、前記同様のセラミック基体12、表面導体層16a〜16c、および裏面導体層19a〜19cを備えている。
かかる配線基板11が前記配線基板10と相違するのは、前記ビア導体Vに替えて、図7に示すように、最上層のセラミック層S1を貫通するほぼ円錐形のビアホールh内にこれと相似形のビア導体vが形成され、最下層のセラミック層S3を貫通するほぼ円錐形のビアホールh内にこれと相似形のビア導体vが形成されている点である。
配線基板11は、図7に示すように、前記同様のセラミック基体12、表面導体層16a〜16c、および裏面導体層19a〜19cを備えている。
かかる配線基板11が前記配線基板10と相違するのは、前記ビア導体Vに替えて、図7に示すように、最上層のセラミック層S1を貫通するほぼ円錐形のビアホールh内にこれと相似形のビア導体vが形成され、最下層のセラミック層S3を貫通するほぼ円錐形のビアホールh内にこれと相似形のビア導体vが形成されている点である。
最上層のセラミック層S1を貫通するビア導体vは、その小径d1側の端面7が表面導体層16a〜16cの端部16付近に接続されると共に、大径d2側の端面8が内部導体層17と接続されている。該ビア導体vにおける小径d1側の端面7は、図7に示すように、表面導体層16a〜16cの端部16から50μm以上離れた位置nで、且つ該端部16から100μm以下の位置fの範囲(n〜f)内における表面導体層16a〜16cの端部16の付近に接続されている。尚、かかる構成は、本発明による第2の配線基板(請求項4〜6)に相当する。
一方、図7に示すように、最下層のセラミック層S3を貫通するビア導体vは、その小径d1側の端面7が裏面導体層19a〜19cの端部19付近に接続されると共に、大径d2側の端面8が内部導体層18と接続されている。該ビア導体vにおける小径d1側の端面7は、図7に示すように、裏面導体層19a〜19cの端部19から50μm以上離れた位置nで、且つ該端部19から100μm以下の位置fの範囲(n〜f)内における裏面導体層19a〜19cの端部19付近に接続されている。尚、かかる構成も、本発明による第3の配線基板(請求項8〜10)に相当する。
更に、図7に示すように、中層のセラミック層S2を貫通するビア導体vは、内部導体層17,18の間を接続している。
かかる配線基板11も、前記配線基板10と同様にして製造される。
更に、図7に示すように、中層のセラミック層S2を貫通するビア導体vは、内部導体層17,18の間を接続している。
かかる配線基板11も、前記配線基板10と同様にして製造される。
以上のような本発明による第2および第3の配線基板10,11によれば、前記セラミック基体12の表面13および裏面14に形成された表面導体層16a〜16cないし裏面導体層19a〜19cとビア導体V,vとは、該ビア導体V,vにおける小径d1側の端面7が表面導体層16a〜16cまたは裏面導体層19a〜19cの端部16,19に覆われつつ、かかる端部16,19付近に接続され、該ビア導体V,vにおける大径d2側の端面8が内部導体層17,18に接続されている。
従って、表面導体層16a〜16cおよび裏面導体層19a〜19cの何れかまたは双方が狭エリア化や細幅化しても、かかる表面導体層16a〜16cないし裏面導体層19a〜19cとビア導体V,vとの導通が確実に取れ、且つ該ビア導体V,vの小径d1側の端面7がセラミック層S1,S3の表面13あるいは裏面14に露出する事態を防げる。更に、該ビア導体V,vを介して、表面導体層16a〜16cおよび裏面導体層19a〜19cと内部導体層17,18との導通も確実に取ることができる。しかも、前記ビア導体V,vが異なる表面導体層や裏面導体層と不用意に短絡する事態も防止できる。
従って、表面導体層16a〜16cおよび裏面導体層19a〜19cの何れかまたは双方が狭エリア化や細幅化しても、かかる表面導体層16a〜16cないし裏面導体層19a〜19cとビア導体V,vとの導通が確実に取れ、且つ該ビア導体V,vの小径d1側の端面7がセラミック層S1,S3の表面13あるいは裏面14に露出する事態を防げる。更に、該ビア導体V,vを介して、表面導体層16a〜16cおよび裏面導体層19a〜19cと内部導体層17,18との導通も確実に取ることができる。しかも、前記ビア導体V,vが異なる表面導体層や裏面導体層と不用意に短絡する事態も防止できる。
本発明は、前述したような各形態に限定されるものではない。
例えば、前記セラミック層Sやセラミック層S1〜S3は、ガラス成分を40〜60wt%含む低温焼成セラミックからなるものとしても良い。かかる形態の場合、前記ビア導体V,v、表面導体層16a〜16c、および裏面導体層19a〜19cなどは、CuまたはAgなどにて形成される。
また、第1の前記配線基板1,1aのセラミック層Sにおける表面3と裏面4とは、説明する上での便宜上の名称であり、両者を入れ替えることで、前記表面導体層6a〜6cを裏面導体層と称することも可能である。
更に、前記第2・第3の配線基板10,11のセラミック基体は、2層のセラミック層あるいは4層以上のセラミック層を積層した形態としても良い。
加えて、第2の配線基板10,11のセラミック基体12の裏面14側、あるいは第3の配線基板10,11のセラミック基体12の表面13側に、これら開口するキャビティを形成し、該キャビティ内に電子部品を実装しても良い。
例えば、前記セラミック層Sやセラミック層S1〜S3は、ガラス成分を40〜60wt%含む低温焼成セラミックからなるものとしても良い。かかる形態の場合、前記ビア導体V,v、表面導体層16a〜16c、および裏面導体層19a〜19cなどは、CuまたはAgなどにて形成される。
また、第1の前記配線基板1,1aのセラミック層Sにおける表面3と裏面4とは、説明する上での便宜上の名称であり、両者を入れ替えることで、前記表面導体層6a〜6cを裏面導体層と称することも可能である。
更に、前記第2・第3の配線基板10,11のセラミック基体は、2層のセラミック層あるいは4層以上のセラミック層を積層した形態としても良い。
加えて、第2の配線基板10,11のセラミック基体12の裏面14側、あるいは第3の配線基板10,11のセラミック基体12の表面13側に、これら開口するキャビティを形成し、該キャビティ内に電子部品を実装しても良い。
1,1a…………………………第1の配線基板
2,12…………………………セラミック基体
3,13…………………………表面
4,14…………………………裏面
6a〜6c,16a〜16c…表面導体層
6,16,19…………………端部
7,8……………………………ビア導体の端面
10,11………………………第2,第3の配線基板
17,18………………………中間導体層
S,S1〜S3…………………セラミック層
d1,d2………………………径
V,v……………………………ビア導体
n,f……………………………位置(距離)
2,12…………………………セラミック基体
3,13…………………………表面
4,14…………………………裏面
6a〜6c,16a〜16c…表面導体層
6,16,19…………………端部
7,8……………………………ビア導体の端面
10,11………………………第2,第3の配線基板
17,18………………………中間導体層
S,S1〜S3…………………セラミック層
d1,d2………………………径
V,v……………………………ビア導体
n,f……………………………位置(距離)
Claims (10)
- 表面を有するセラミック層と、
上記セラミック層の表面に形成された表面導体層と、
上記セラミック層を貫通し、両端面の径が異なるビア導体と、を備え、
上記ビア導体の両端面のうち、小径側の端面は、上記表面導体層の端部に覆われるように該表面導体層の端部付近に接続されている、
ことを特徴とする配線基板。 - 前記ビア導体の小径側の端面は、前記表面導体層の端部から50μm以上離れた位置で、該表面配線層と接続されている、
ことを特徴とする請求項1に記載の配線基板。 - 前記ビア導体の小径側の端面は、前記表面導体層の端部から100μm以下の位置で、該表面配線層と接続されている、
ことを特徴とする請求項1または2に記載の配線基板。 - 複数のセラミック層で構成され、表面および裏面を有するセラミック基体と、
上記セラミック基体の表面および裏面に形成された表面導体層および裏面導体層と、
上記セラミック基体を構成する上記複数のセラミック層間に形成された内部導体層と、
上記セラミック基体の内部に形成され、両端面の径が異なる複数のビア導体と、を備え、
上記ビア導体の小径側の端面は、上記表面導体層の端部に覆われるように、該表面導体層の端部付近に接続され、
上記ビア導体の大径側の端面は、上記内部導体層に接続されている、
ことを特徴とする配線基板。 - 前記ビア導体の小径側の端面は、前記表面導体層の端部から50μm以上離れた位置で、該表面導体層と接続されている、
ことを特徴とする請求項4に記載の配線基板。 - 前記ビア導体の小径側の端面は、前記表面導体層の端部から100μm以下の位置で、該表面導体層と接続されている、
ことを特徴とする請求項4または5に記載の配線基板。 - 前記セラミック基体の内部には、両端面の径が異なり、且つ前記ビア導体とは別のビア導体が形成され、
上記別のビア導体の小径側の端面は、上記セラミック基体の裏面導体層の端部に覆われるように、該裏面導体層の端部付近に接続され、
上記別のビア導体の大径側の端面は、上記セラミック基体の内部に形成された前記内部導体層とは別の内部導体層と接続されている、
ことを特徴とする請求項4乃至6の何れか一項に記載の配線基板。 - 複数のセラミック層で構成され、表面および裏面を有するセラミック基体と、
上記セラミック基体の表面および裏面に形成された表面導体層および裏面導体層と、
上記セラミック基体を構成する上記複数のセラミック層間に形成された内部導体層と、
上記セラミック基体の内部に形成され、両端面の径が異なる複数のビア導体と、を備え、
上記ビア導体の小径側の端面は、上記裏面導体層の端部に覆われるように、該裏面導体層の端部付近に接続され、
上記ビア導体の大径側の端面は、上記内部導体層に接続されている、
ことを特徴とする配線基板。 - 前記ビア導体の小径側の端面は、前記裏面導体層の端部から50μm以上離れた位置で、該裏面導体層と接続されている、
ことを特徴とする請求項8に記載の配線基板。 - 前記ビア導体の小径側の端面は、前記裏面導体層の端部から100μm以下の位置で、該裏面導体層と接続されている、
ことを特徴とする請求項8または9に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007288041A JP2009117564A (ja) | 2007-11-06 | 2007-11-06 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007288041A JP2009117564A (ja) | 2007-11-06 | 2007-11-06 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009117564A true JP2009117564A (ja) | 2009-05-28 |
Family
ID=40784370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007288041A Pending JP2009117564A (ja) | 2007-11-06 | 2007-11-06 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009117564A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150061149A1 (en) * | 2013-08-30 | 2015-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages, Packaging Methods, and Packaged Semiconductor Devices |
WO2015068555A1 (ja) * | 2013-11-07 | 2015-05-14 | 株式会社村田製作所 | 多層基板およびその製造方法 |
CN110999546A (zh) * | 2017-08-24 | 2020-04-10 | 住友电气工业株式会社 | 印刷电路板 |
JP7363972B2 (ja) | 2016-06-03 | 2023-10-18 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2546455B2 (ja) * | 1991-08-28 | 1996-10-23 | 株式会社日立製作所 | セラミック基板の構造およびその製造方法 |
-
2007
- 2007-11-06 JP JP2007288041A patent/JP2009117564A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2546455B2 (ja) * | 1991-08-28 | 1996-10-23 | 株式会社日立製作所 | セラミック基板の構造およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150061149A1 (en) * | 2013-08-30 | 2015-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages, Packaging Methods, and Packaged Semiconductor Devices |
US9847315B2 (en) * | 2013-08-30 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages, packaging methods, and packaged semiconductor devices |
WO2015068555A1 (ja) * | 2013-11-07 | 2015-05-14 | 株式会社村田製作所 | 多層基板およびその製造方法 |
US9877390B2 (en) | 2013-11-07 | 2018-01-23 | Murata Manufacturing Co., Ltd. | Multilayer substrate and method for manufacturing the same |
JP7363972B2 (ja) | 2016-06-03 | 2023-10-18 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
CN110999546A (zh) * | 2017-08-24 | 2020-04-10 | 住友电气工业株式会社 | 印刷电路板 |
CN110999546B (zh) * | 2017-08-24 | 2022-12-06 | 住友电气工业株式会社 | 印刷电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4748161B2 (ja) | 多層配線基板及びその製造方法 | |
JP5753734B2 (ja) | 配線基板、多数個取り配線基板、およびその製造方法 | |
JP2009302509A (ja) | セラミック電子部品およびその製造方法ならびに集合部品 | |
KR20060028686A (ko) | 내부도체의 접속구조 및 다층기판 | |
JP2009117564A (ja) | 配線基板 | |
JP5236371B2 (ja) | セラミック部品の製造方法 | |
JP6151572B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP2007251017A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
JP6819603B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP2010258189A (ja) | 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法 | |
JP5635634B2 (ja) | 配線基板の製造方法 | |
JP5448354B2 (ja) | 配線基板およびその製造方法 | |
JP5831984B2 (ja) | 配線基板の製造方法 | |
JP2007250758A (ja) | 多数個取り配線基板およびその製造方法 | |
JP2011040662A (ja) | 配線基板およびその製造方法 | |
JP2009200404A (ja) | セラミック配線板の製造方法 | |
JP4867567B2 (ja) | 電極パターンの形成方法及び積層電子部品の製造方法 | |
JP4774063B2 (ja) | 電子部品検査用配線基板およびその製造方法 | |
JP2017017081A (ja) | 多数個取り配線基板 | |
JP5166890B2 (ja) | 配線基板およびその製造方法 | |
JP2006032442A (ja) | 多層基板及びその製造方法 | |
JP2006253600A (ja) | 配線基板の製造方法 | |
JP2005032787A (ja) | セラミック配線基板及びその製造方法 | |
JP5851860B2 (ja) | 多層配線基板及びその製造方法 | |
JP2006120738A (ja) | セラミック多層基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111021 |
|
A131 | Notification of reasons for refusal |
Effective date: 20111101 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |