CN110999546A - 印刷电路板 - Google Patents
印刷电路板 Download PDFInfo
- Publication number
- CN110999546A CN110999546A CN201880053298.9A CN201880053298A CN110999546A CN 110999546 A CN110999546 A CN 110999546A CN 201880053298 A CN201880053298 A CN 201880053298A CN 110999546 A CN110999546 A CN 110999546A
- Authority
- CN
- China
- Prior art keywords
- hole
- insulating layer
- layer
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
根据本发明的一个实施例的印刷电路板设置有:绝缘层,其具有通孔;导电层,其层叠在通孔的内周面上;以及金属镀层,其层叠在导电层的一个表面上并且层叠在绝缘层的两个表面上,所述一个表面在绝缘层侧表面的相反侧。绝缘层的平均厚度为5μm以上且50μm以下;金属镀层的平均厚度为3μm以上且50μm以下;通孔的孔径从通孔在绝缘层的一个表面中的第一端朝着通孔在绝缘层的另一表面中的第二端逐渐增大;通孔在第一端处的孔径为金属镀层的平均厚度的1.5倍以上且2.5倍以下;并且通孔在第二端处的孔径为通孔在第一端处的孔径的1.1倍以上且2倍以下。
Description
技术领域
本发明涉及一种印刷电路板。本申请要求2017年8月24日提交的日本专利申请No.2017-161416的优先权,并且该日本专利申请的全部内容以引用的方式并入本文。
背景技术
近年来,随着印刷电路板的互连件越来越精细化,要求印刷电路板的薄型化、以及印刷电路板中的导通孔的小型化。
形成印刷电路板中的导通孔的已知方法包括对具有通孔的基板实施电解电镀的方法。专利文献1中披露的基板具有形成在通孔的内周面上的最窄部分。当对该基板实施电解电镀时,镀层从通孔的最窄部分朝向入口堵塞通孔,由此防止在通孔内产生空隙。
相关技术文献
专利文献
专利文献1:日本专利申请公开No.2004-311919
发明内容
根据本发明的一个方面的印刷电路板包括:绝缘层,其具有通孔;导电层,其至少层叠在所述绝缘层的所述通孔的内周面上;以及层部(金属镀层),其层叠在所述导电层的与所述绝缘层相反的表面上并且层叠在所述绝缘层的两个表面上,其中所述绝缘层的平均厚度为5μm以上且50μm以下,其中所述导电层的平均厚度为0.05μm以上且0.5μm以下,其中所述层部的平均厚度为3μm以上且50μm以下,其中所述通孔的孔径从所述通孔在所述绝缘层的一个表面处的第一端朝着所述通孔在所述绝缘层的另一表面处的第二端逐渐增大,其中所述通孔在所述第一端处的孔径为层叠在所述绝缘层的两个表面上的所述金属镀层中的任一个的平均厚度的1.5倍以上且2.5倍以下,并且其中所述通孔在所述第二端处的孔径为所述通孔在所述第一端处的孔径的1.1倍以上且2倍以下。
附图说明
图1是示出根据本公开的一个实施例的印刷电路板的示意性局部剖视图。
具体实施方式
[本发明所要解决的问题]
在通过电解电镀在印刷电路板中形成导通孔的情况下,为了镀层沉积的目的,基板中的通孔的内周面需要具有形成在其上的导电层(即,晶种层)。该导电层通常通过化学镀(electroless plating)形成。由于化学镀需要很长时间,因此从生产效率的角度而言,优选形成薄的导电层。然而,当形成在通孔的内周面上的导电层变薄时,导电层的电阻增加,这产生了在电解电镀期间镀层与导电层的附着不足的风险。在印刷电路板是诸如柔性印刷电路板等薄板的情况下,如果镀层没有充分地附着到导电层,则镀层可能由于印刷电路板的变形所引起的应力而断裂或脱落。
本发明鉴于上述情况而作出,其目的在于提供一种印刷电路板,该印刷电路板能够在满足减薄的要求的同时减少导通孔中的空隙的产生,并且能够提高导通孔中的金属镀层的附着性。
[本发明的优点]
本公开的印刷电路板能够在满足减薄的要求的同时减少导通孔中的空隙的产生,并且能够提高导通孔中的金属镀层的附着性。
[本发明的各实施例的描述]
首先,将对本发明的各实施例进行列举和描述。
根据本发明的一个方面的印刷电路板包括:绝缘层,其具有通孔;导电层,其至少层叠在绝缘层的通孔的内周面上;以及金属镀层,其层叠在导电层的与绝缘层相反的表面上并且层叠在绝缘层的两个表面上,其中绝缘层的平均厚度为5μm以上且50μm以下,其中导电层的平均厚度为0.05μm以上且0.5μm以下,其中金属镀层的平均厚度为3μm以上且50μm以下,其中通孔的孔径从通孔在绝缘层的一个表面处的第一端朝着通孔在绝缘层的另一表面处的第二端逐渐增大,其中通孔在第一端处的孔径为层叠在绝缘层的两个表面上的金属镀层中的任一个的平均厚度的1.5倍以上且2.5倍以下,并且其中通孔在第二端处的孔径为通孔在第一端处的孔径的1.1倍以上且2倍以下。
印刷电路板构造为使得采用具有与金属镀层基本上相同或相似的厚度的极薄绝缘层,并且在绝缘层中形成的用以变成导通孔的通孔具有渐缩形状,从而在满足减薄的要求的同时减少了导通孔中的空隙的产生。印刷电路板构造为使得通孔的渐缩形状的使用增加了通孔的内周面的面积,这样即使在使用极薄绝缘层的情况下也提高了导通孔中的金属镀层的附着性。
在根据本发明的一个方面的印刷电路板中,绝缘层的平均厚度为10μm以上且40μm以下,其中导电层的平均厚度为0.15μm以上且0.3μm以下,并且其中金属镀层的平均厚度为10μm以上且30μm以下。该构造能够在满足减薄的要求的同时减少导通孔中的空隙的产生,并且提高了导通孔中的金属镀层的附着性。
[本公开的各实施例的细节]
下面,将参考附图描述根据本公开的实施例的印刷电路板。
<印刷电路板>
图1所示的印刷电路板1包括:绝缘层3,其具有通孔2;导电层4,其至少层叠在绝缘层3的通孔2的内周面2a上;以及金属镀层5,其层叠在导电层4的与绝缘层3相反的表面上并层叠在绝缘层3的两个表面上。绝缘层3的平均厚度W1为5μm以上且50μm以下,并且导电层4的平均厚度W2为0.05μm以上且0.5μm以下,并且金属镀层5的平均厚度W3为3μm以上且50μm以下。通孔2的孔径从通孔2在绝缘层3的一个表面处的第一端2b朝着通孔2在绝缘层3的另一表面处的第二端2c逐渐增大。通孔2在第一端2b处的孔径W4为层叠在绝缘层3的两个表面上的金属镀层5中的任一个的平均厚度W3的1.5倍以上且2.5倍以下,并且通孔2在第二端2c处的孔径W5为通孔2在第一端处2b的孔径W4的1.1倍以上且2倍以下。这里,平均厚度是指在10个随机点测量的厚度的平均值。
印刷电路板1是具有柔性和弹性的柔性印刷电路板,并且被实现为板。印刷电路板1例如通过使用半加成法工艺(semi-additive process)制成。尽管印刷电路板1不限于特定厚度,但印刷电路板1的平均厚度的下限优选为11μm,并且更优选为20μm。此外,印刷电路板1的平均厚度的上限优选为150μm,并且更优选为120μm。当印刷电路板1的平均厚度小于下限时,可能存在印刷电路板的强度不足的风险。相反,当印刷电路板1的平均厚度大于上限时,可能存在印刷电路板1的减薄不充分的风险,并且,还可能存在印刷电路板1的柔性和弹性不足的风险。这里,印刷电路板1的厚度是指除了形成通孔2的区域和安装电子部件的区域之外的平板区域的厚度。
<绝缘层>
绝缘层3是构成印刷电路板1的核心的板构件,并且具有从正面延伸到背面的一个或多个通孔2。提供正面和背面之间的绝缘并且具有柔性和弹性的绝缘层3由例如具有聚酰亚胺、液晶聚合物、氟树脂等作为主要成分的合成树脂制成。这里,术语“主要成分”是指含量最多的成分,并且例如是指具有50重量%以上含量的成分。
绝缘层3被制造得非常薄,以便满足印刷电路板减薄的要求。绝缘层3的平均厚度W1的下限优选为5μm,并且更优选为10μm。绝缘层3的平均厚度W1的上限优选为50μm,并且更优选为40μm。当绝缘层3的平均厚度W1小于下限时,可能存在印刷电路板1的强度不足的风险,并且还可能存在绝缘层3的绝缘性不足的风险。相反,当绝缘层3的平均厚度W1大于上限时,可能存在印刷电路板1的减薄不充分的风险,并且还可能存在印刷电路板1的柔性和弹性不足的风险。
(通孔)
通孔2是用于形成导通孔的孔。通孔2延伸穿过绝缘层3,使得绝缘层3的一个表面处的第一端2b连接到绝缘层3的另一表面处的第二端2c。具体地说,通孔2是具有直圆锥的截头锥体形状的孔,通孔2在内周面2a上具有线性锥度(linear taper),从而具有孔径从第一端2b到第二端2c逐渐增加的形状。例如,通孔2可以通过激光加工制成。
通孔2的第一端部2b的孔径W4的下限优选为4.5μm,更优选为10μm,并且进一步优选为15μm。孔径W4的上限优选为125μm,更优选为100μm,并且进一步优选为80μm。当孔径W4小于下限时,存在金属镀层5可能由于在第一端2b的位置处优先生长镀层而在第一端2b附近凸出的风险。相反,当孔径W4超过上限时,存在导通孔区域变得过大的风险。
通孔2在第二端部2c处的孔径W5的下限优选为5μm,更优选为13μm,并且进一步优选为20μm。孔径W5的上限优选为250μm,更优选为200μm,并且进一步优选为160μm。当孔径W5小于下限时,不仅在第一端2b的位置处容易发生镀层的优先生长而且在第二端2c的位置处也容易发生镀层的优先生长,这导致在通孔2中产生空隙的风险。相反,当孔径W5超过上限时,存在导通孔区域变得过大的风险。
另外,关于通孔2的内周面2a的锥度比(W5-W4)/W1的下限优选为1/10,更优选为1/6,并且进一步优选为1/4。锥度比(W5-W4)/W1的上限优选为1,更优选为4/5,并且进一步优选为2/3,当锥度比(W5-W4)/W1小于下限时,存在在通孔2中产生空隙的风险。相反,当锥度比(W5-W4)/W1超过上限时,存在导通孔区域变得过大的风险。
通孔2在第二端部2c处的孔径W5与在第一端部2b处的孔径W4的比W5/W4的下限优选为1.1,更优选为1.2,并且进一步优选为1.3。比值W5/W4的上限优选为2,更优选为1.8,并且进一步优选为1.7。当比值W5/W4小于下限时,存在在通孔2中产生空隙的风险。相反,当比值W5/W4超过上限时,存在导通孔区域变得过大的风险。
<导电层>
导电层4是层叠在绝缘层3的表面上的导电性薄膜层,导电层4的目的在于在电解电镀时沉积镀层以形成金属镀层5。导电层4例如通过使用诸如铜等金属镀层的化学镀、使用诸如铜等金属作为靶的溅射、施加包含诸如碳颗粒或金属颗粒等导电颗粒的导电墨、金属颗粒的烧结等形成。可以注意到,就印刷电路板1的生产率和控制导电层4的厚度的容易程度而言,导电层4可以优选地通过使用铜的化学镀形成。在图1所示的印刷电路板1中,在绝缘层3的两个表面上和绝缘层3的通孔2的内周面2a上连续地层叠导电层4。尽管如此,导电层4至少层叠在绝缘层3的通孔2的内周面2a上就足够了,而可以不层叠在绝缘层3的任一表面上。
导电层4的厚度基本上均匀,并且就生产效率而言被形成为极薄。导电层4的平均厚度W2的下限优选为0.05μm,更优选为0.10μm,并且进一步优选为0.15μm。导电层4的平均厚度W2的上限优选为0.5μm,更优选为0.4μm,并且进一步优选为0.3μm。当导电层4的平均厚度W2小于下限时,导电层4的电阻增加,这产生在电解电镀期间镀层对导电层4的附着不足的风险。相反,当导电层4的平均厚度W2超过上限时,通过化学镀形成导电层4所需的时间可能延长,这产生生产效率降低的风险。
<金属镀层>
金属镀层5通过电解电镀形成,金属镀层5层叠在绝缘层3的两个表面上并且层叠在导电层4的与绝缘层3相反的表面上。用于形成金属镀层5的镀层包括例如铜镀层。
当通孔2在第一端部2b处的孔径W4较大时,通孔2内的金属镀层5层叠在通孔2的内周面2a上并沿着内周面2a延伸。然而,当通孔2的在第一端部2b处的孔径W4小到一定程度时,如图1所示,金属镀层5层叠为仅堵塞通孔2的第一端部2b附近的部分或堵塞整个通孔2。此外,绝缘层3的两个表面上的金属镀层5以大致均匀的厚度层叠,并且通过通孔2内的金属镀层5而彼此电连接。
尽管通孔2内的金属镀层5以及绝缘层3的两个表面上的金属镀层5连续地形成,但由于在通孔2的边缘处容易发生镀层的优先生长的事实,因此通孔2的第一端2b和第二端2c附近的金属镀层5的厚度可能变得不均匀。另外,尽管在图1所示的印刷电路板1中绝缘层3的两个表面上的金属镀层5的厚度相同,但绝缘层3的两个表面上的金属镀层5的厚度也可以彼此不同。
金属镀层5的平均厚度的下限优选为3μm,更优选为5μm,并且进一步优选为10μm。金属镀层5的平均厚度的上限优选为50μm,更优选为40μm,并且进一步优选为30μm。当金属镀层5的平均厚度小于下限时,存在金属镀层5与安装在印刷电路板1上的电子部件之间的结合可能困难的风险。相反,当金属镀层5的平均厚度大于上限时,可能存在印刷电路板1的减薄不充分的风险,并且,还可能存在印刷电路板1的柔性和弹性不足的风险。这里,金属镀层5的厚度是指层叠在绝缘层3的一个表面上的金属镀层5的厚度或层叠在绝缘层3的另一表面上的金属镀层5的厚度。
根据金属镀层5的厚度来确定通孔2的较小直径侧的孔径。即,通孔2在第一端部2b处的孔径W4与层叠在绝缘层3的两个表面上的金属镀层5中的任一个金属镀层的平均厚度W3的比W4/W3的下限优选为1.5,更优选为1.6,并且进一步优选为1.7。比值W4/W3的上限优选为2.5,更优选为2.4,并且进一步优选为2.3。当比值W4/W3小于下限时,由于在通孔2的第一端2b被电解电镀期间的镀层封闭之后电解电镀继续进行的事实,因此通孔2的边缘附近的金属镀层5的厚度可能变得不均匀。相反,当比值W4/W3超过上限时,存在导通孔区域变得过大的风险。
(优点)
印刷电路板1构造为使得采用具有与金属镀层5基本相同或相似厚度的极薄绝缘层3,并且在绝缘层3中形成的用以成为导通孔的通孔2具有锥形形状(渐缩形状),从而在满足减薄的要求的同时减少导通孔中的空隙的产生。印刷电路板1还构造为使得通孔2使用锥形形状(渐缩形状)增加了通孔2的内周面2a的面积,这样即使在使用极薄绝缘层3的情况下也能提高导通孔中的金属镀层的附着性。
[其它实施例]
本文中披露的实施例在所有方面都应被认为仅是示例而非限制性的。本发明的范围由权利要求限定,而不限于所披露的实施例的构造,并且旨在包括在权利要求的范围的要旨和等同物内的所有变型。
尽管已经关于采用半加成法工艺来制造印刷电路板的情况描述了上述实施例,但是印刷电路板可以替代地通过使用减成法工艺来制造。这种布置采用双面铜叠层板而不是绝缘层3,该双面铜叠层板具有层叠在绝缘层的两个表面上的一对铜箔,从而使得导电层4层叠在设置在双面铜叠层板中的通孔的内周面上就足够了。
附图标记的描述
1 印刷电路板
2 通孔
2a 内周面
2b 第一端
2c 第二端
3 绝缘层
4 导电层
5 金属镀层。
Claims (2)
1.一种印刷电路板,包括:
绝缘层,其具有通孔;
导电层,其至少层叠在所述绝缘层的所述通孔的内周面上;以及
金属镀层,其层叠在所述导电层的与所述绝缘层相反的表面上并且层叠在所述绝缘层的两个表面上,
其中,所述绝缘层的平均厚度为5μm以上且50μm以下,
所述导电层的平均厚度为0.05μm以上且0.5μm以下,
所述金属镀层的平均厚度为3μm以上且50μm以下,
所述通孔的孔径从所述通孔在所述绝缘层的一个表面处的第一端朝着所述通孔在所述绝缘层的另一表面处的第二端逐渐增大,
所述通孔在所述第一端处的孔径为层叠在所述绝缘层的两个表面上的所述金属镀层中的任一个的平均厚度的1.5倍以上且2.5倍以下,并且
所述通孔在所述第二端处的孔径为所述通孔在所述第一端处的孔径的1.1倍以上且2倍以下。
2.根据权利要求1所述的印刷电路板,其中,所述绝缘层的平均厚度为10μm以上且40μm以下,
所述导电层的平均厚度为0.15μm以上且0.3μm以下,并且
所述金属镀层的平均厚度为10μm以上且30μm以下。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017161416A JP6943681B2 (ja) | 2017-08-24 | 2017-08-24 | プリント配線板 |
JP2017-161416 | 2017-08-24 | ||
PCT/JP2018/029379 WO2019039251A1 (ja) | 2017-08-24 | 2018-08-06 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110999546A true CN110999546A (zh) | 2020-04-10 |
CN110999546B CN110999546B (zh) | 2022-12-06 |
Family
ID=65438873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880053298.9A Active CN110999546B (zh) | 2017-08-24 | 2018-08-06 | 印刷电路板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10952321B2 (zh) |
JP (1) | JP6943681B2 (zh) |
CN (1) | CN110999546B (zh) |
WO (1) | WO2019039251A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101753225B1 (ko) * | 2015-06-02 | 2017-07-19 | 에더트로닉스코리아 (주) | Lds 공법을 이용한 적층 회로 제작 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077809A (ja) * | 1998-08-28 | 2000-03-14 | Nippon Circuit Kogyo Kk | メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法 |
JP2002043752A (ja) * | 2000-07-27 | 2002-02-08 | Nec Kansai Ltd | 配線基板,多層配線基板およびそれらの製造方法 |
US20020170827A1 (en) * | 2001-02-28 | 2002-11-21 | Shuichi Furuya | Multilayer substrate for a buildup with a via, and method for producing the same |
JP2004152935A (ja) * | 2002-10-30 | 2004-05-27 | Nec Toppan Circuit Solutions Inc | 印刷配線板 |
JP2005045047A (ja) * | 2003-07-23 | 2005-02-17 | Mitsubishi Gas Chem Co Inc | 多層プリント配線板の製造方法 |
US20060289203A1 (en) * | 2003-05-19 | 2006-12-28 | Dai Nippon Printing Co., Ltd. | Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board |
JP2009117564A (ja) * | 2007-11-06 | 2009-05-28 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2012160559A (ja) * | 2011-01-31 | 2012-08-23 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2014138032A (ja) * | 2013-01-15 | 2014-07-28 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板及びその製造方法 |
CN105493637A (zh) * | 2013-10-01 | 2016-04-13 | 株式会社藤仓 | 配线板组装体及其制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311919A (ja) | 2003-02-21 | 2004-11-04 | Shinko Electric Ind Co Ltd | スルーホールフィル方法 |
TWI288448B (en) * | 2004-09-10 | 2007-10-11 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
JP5021216B2 (ja) * | 2006-02-22 | 2012-09-05 | イビデン株式会社 | プリント配線板およびその製造方法 |
KR100783467B1 (ko) * | 2006-02-24 | 2007-12-07 | 삼성전기주식회사 | 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법 |
KR20090110596A (ko) * | 2008-04-18 | 2009-10-22 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8925192B2 (en) * | 2009-06-09 | 2015-01-06 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
JP2014127623A (ja) * | 2012-12-27 | 2014-07-07 | Shinko Electric Ind Co Ltd | 配線基板及び配線基板の製造方法 |
JP2016213296A (ja) * | 2015-05-07 | 2016-12-15 | イビデン株式会社 | プリント配線板 |
-
2017
- 2017-08-24 JP JP2017161416A patent/JP6943681B2/ja active Active
-
2018
- 2018-08-06 CN CN201880053298.9A patent/CN110999546B/zh active Active
- 2018-08-06 WO PCT/JP2018/029379 patent/WO2019039251A1/ja active Application Filing
- 2018-08-06 US US16/621,022 patent/US10952321B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077809A (ja) * | 1998-08-28 | 2000-03-14 | Nippon Circuit Kogyo Kk | メッキ封止したテーパー状スルーホールを有するプリント配線 板及び製造法 |
JP2002043752A (ja) * | 2000-07-27 | 2002-02-08 | Nec Kansai Ltd | 配線基板,多層配線基板およびそれらの製造方法 |
US20020170827A1 (en) * | 2001-02-28 | 2002-11-21 | Shuichi Furuya | Multilayer substrate for a buildup with a via, and method for producing the same |
JP2004152935A (ja) * | 2002-10-30 | 2004-05-27 | Nec Toppan Circuit Solutions Inc | 印刷配線板 |
US20060289203A1 (en) * | 2003-05-19 | 2006-12-28 | Dai Nippon Printing Co., Ltd. | Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board |
JP2005045047A (ja) * | 2003-07-23 | 2005-02-17 | Mitsubishi Gas Chem Co Inc | 多層プリント配線板の製造方法 |
JP2009117564A (ja) * | 2007-11-06 | 2009-05-28 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2012160559A (ja) * | 2011-01-31 | 2012-08-23 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2014138032A (ja) * | 2013-01-15 | 2014-07-28 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板及びその製造方法 |
CN105493637A (zh) * | 2013-10-01 | 2016-04-13 | 株式会社藤仓 | 配线板组装体及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US10952321B2 (en) | 2021-03-16 |
US20200107443A1 (en) | 2020-04-02 |
JP6943681B2 (ja) | 2021-10-06 |
JP2019040981A (ja) | 2019-03-14 |
WO2019039251A1 (ja) | 2019-02-28 |
CN110999546B (zh) | 2022-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100778990B1 (ko) | 양면 배선 기판 제조 방법, 양면 배선 기판 및 그 기재 | |
CN1770953B (zh) | 表面处理铜箔及电路基板 | |
US20160133555A1 (en) | Wiring board and method for manufacturing the same | |
TWI530234B (zh) | Printed wiring board with copper foil and the use of its laminated body, printed wiring board and electronic components | |
CN103444275A (zh) | 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板 | |
WO2016035292A1 (ja) | プリント配線板、プリント配線板の製造方法および電子機器 | |
KR102118245B1 (ko) | 복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 그리고 그 구리 피복 적층판의 제조 방법 | |
JP6826197B2 (ja) | プリント配線板及びその製造方法 | |
KR20100053964A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP6653466B2 (ja) | 金属箔付き液晶ポリマーフィルムの製造方法、金属箔付き液晶ポリマーフィルム、多層プリント配線板の製造方法 | |
WO2016063799A1 (ja) | フレキシブルプリント配線板及びその製造方法 | |
CN110999546B (zh) | 印刷电路板 | |
JP2019057697A (ja) | プリント配線板及びプリント配線板の製造方法 | |
US7240431B2 (en) | Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device | |
JP6104260B2 (ja) | キャリア付金属箔 | |
WO2018008125A1 (ja) | 立体配線基板、立体配線基板の製造方法、立体配線基板用基材 | |
JP2020057767A (ja) | プリント配線基板 | |
JP5116231B2 (ja) | プリント配線板、プリント配線板の製造方法及び多層プリント配線板 | |
KR100990288B1 (ko) | 연성 동박 적층판 | |
JP2005064110A (ja) | 電子部品用部材並びにこれを用いた電子部品 | |
KR20100137811A (ko) | 피막을 갖는 인쇄회로기판 및 그 제조방법 | |
JPWO2007037075A1 (ja) | 配線板の製造方法および配線板 | |
JP2016004812A (ja) | 回路形成用支持基板、それを用いたプリント配線板、及びその製造方法 | |
CN118019210A (zh) | 金属箔、线路板、覆铜层叠板、电池的负极材料和电池 | |
JP2019197750A (ja) | プリント配線板及びプリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |