TWI530234B - Printed wiring board with copper foil and the use of its laminated body, printed wiring board and electronic components - Google Patents

Description

印刷配線板用銅箔及使用其之積層體、印刷配線板及電子零件

本發明關於一種印刷配線板用銅箔及使用其之積層體、印刷配線板及電子零件，尤其是關於一種可撓性印刷配線板用之銅箔及使用其之積層體、印刷配線板及電子零件。

近半世紀以來，印刷配線板取得重大發展，目前已幾乎使用於所有的電子機器中。隨著近年來電子機器之小型化、高性能化需求增大，搭載零件之高密度構裝化及訊號之高頻化亦不斷發展，而對印刷配線板要求導體圖案微細化(細間距化)及高頻對應等。

印刷配線板通常經由如下步驟製造：將絕緣基板接著於銅箔，或者於絕緣基板上蒸鍍Ni合金等後，藉由電鍍形成銅層而製成覆銅積層板，然後藉由蝕刻，於銅箔或銅層面形成導體圖案。因此，對印刷配線板用之銅箔或銅層要求蝕刻性。

此處之蝕刻性，係指於電路間之絕緣部不殘留源自表面處理之金屬、電路之上下底差小。若於電路間之絕緣部殘留有金屬，則會於電路間產生短路。又，於形成電路之蝕刻中，自電路上面朝下(絕緣基板側)，逐漸擴展地受到蝕刻，使電路之剖面成為梯形。若該梯形之上底與下底之差(以下稱作「上下底差」)小，則可縮小電路間之空間而獲得高密度配線基板。若上下底差大，則於縮小電路間之空間時電路會發生短路，因此無法製造高密度構裝基板。

蝕刻係於銅箔或銅層之板厚方向及平面方向此2個方向進行。由於板厚方向之蝕刻速度低於平面方向之蝕刻速度，故電路剖面會成為梯形。因此，為了獲得上下底差小之電路，只要使銅箔或銅層之厚度變薄縮短蝕刻時間即可(專利文獻1)。

又，為了減小上下底差，有於銅箔之蝕刻面側形成蝕刻速度比銅慢之金屬或其合金層的方法(專利文獻2、3)。該等候補金屬為Ni、Co等。藉由使該等金屬大量附著於銅箔或銅層之蝕刻面而形成之數10nm之層，可抑制電路上部之橫向蝕刻，從而形成上下底差小之電路。

隨著印刷配線板之配線電路的細間距化不斷發展，電路間隔亦變小，因此必須縮小電路之上下底差。根據非專利文獻1可知：電路寬度(L，單位為μm)與電路間隔(S，單位為μm)存在逐年縮小之傾向，關於可撓性印刷配線板，2012年已達到L/S=25/25。為了因應配線電路之細間距化，必須使銅箔之厚度變薄以縮小電路之上下底差。然而，若銅箔之厚度變薄，則製造時之處理會變得困難，因此認為能以電解銅箔或壓延銅箔對應之配線圖案其L/S=25/25為極限。預測即便於銅箔之蝕刻面形成Ni、Co等金屬層，亦難以對應此種電路圖案。

對於此種問題，本發明人等發現當將微量之貴金屬附著於銅箔之蝕刻面時，形成之電路的上下底差會變小(專利文獻4)。藉此，即使銅箔之厚度變薄，亦可形成上下底差小之電路，因此可形成高密度構裝基板。

專利文獻1：日本特開2000-269619號公報

專利文獻2：日本特開1994-81172號公報

專利文獻3：日本特開2002-176242號公報

專利文獻4：日本特開2011-166018號公報

非專利文獻1：2009年度版 日本構裝技術藍圖 印刷配線板篇

然而，利用貴金屬進行的表面處理會有成本高的問題。因此，本發明之課題在於提供一種印刷配線板用銅箔，該印刷配線板用銅箔能以良好製造成本製造適於細間距化之上下底差小的剖面形狀之電路。

本發明人等經潛心研究的結果，發現使用Mo代替貴金屬來進行表面處理，藉此能以良好的製造成本得到與利用貴金屬進行之表面處理相同的效果。

另一方面，若原本具有耐蝕性之Mo的附著量過多，則露出於抗蝕劑開口部之部分的初期蝕刻性會劣化，電路之直線性可能會變差。並且，若為某一定程度以上之附著量時，則效果會飽和。因此，可使Mo的附著量為極微量或者藉由熱擴散等促進銅從銅箔基材往表面處理層擴散，藉此使初期蝕刻性為良好。又，可壓低表面處理成本。

以上述見解為基礎而完成之本發明於一態樣中，係一種印刷配線板用銅箔，具備銅箔基材與形成在該銅箔基材表面之至少一部分的表面處理層，Mo以2000μg/dm²以下的附著量存在於前述表面處理層。

本發明之印刷配線板用銅箔於一實施形態中，Mo以20~2000μg/dm²的附著量存在於前述表面處理層。

本發明之印刷配線板用銅箔於另一實施形態中，Mo以40~2000μg/dm²的附著量存在於前述表面處理層。

本發明之印刷配線板用銅箔於再另一實施形態中，Mo以50~600μg/dm²的附著量存在於前述表面處理層。

本發明之印刷配線板用銅箔於再另一實施形態中，前述表面處理層含有Ni、Co、Sn、Zn、Cr、V、Fe、W 中之任1種以上。

本發明之印刷配線板用銅箔於再另一實施形態中，前述表面處理層係由Mo與Ni、Co、Sn、Zn、Cr、V、Fe、W中之任1種以上的合金形成。

本發明之印刷配線板用銅箔於再另一實施形態中，前述表面處理層具備Mo層與由Ni、Co、Sn、Zn、Cr、V、Fe、W中之任1種以上構成的金屬層。

本發明之印刷配線板用銅箔於再另一實施形態中，前述金屬層形成在前述Mo層上。

本發明之印刷配線板用銅箔於再另一實施形態中，前述Mo層形成在前述金屬層上。

本發明之印刷配線板用銅箔於再另一實施形態中，Ni以40~1800μg/dm²的附著量存在於前述金屬層。

本發明之印刷配線板用銅箔於再另一實施形態中，印刷配線板為可撓性印刷配線板。

本發明於另一態樣中，係一種本發明之銅箔與樹脂基板的積層體。

本發明於再另一態樣中，係一種銅層與樹脂基板之積層體，具備有被覆前述銅層表面至少一部分的本發明之表面處理層。

本發明於再另一態樣中，係一種以本發明之積層體作為材料的印刷配線板。

本發明於再另一態樣中，係一種具備有本發明之印刷配線板的電子零件。

根據本發明，可提供一種印刷配線板用銅箔，該印刷配線板用銅箔能以良好製造成本製造適於細間距化之上下底差小的剖面形狀之電路。

圖1係電路圖案之一部分的表面照片，該部分之電路圖案寬度方向之橫剖面的示意圖，及使用該示意圖之蝕刻因子(EF)計算方法的概略。

(銅箔基材)

可於本發明中使用之銅箔基材的形態並無特別限制，典型上能以壓延銅箔或電解銅箔的形態來使用。一般而言，電解銅箔係自硫酸銅鍍敷浴中將銅電解析出於鈦或不鏽鋼之滾筒上而製造，壓延銅箔則是反覆進行利用壓延輥之塑性加工與熱處理而製造。於要求彎曲性之用途中大多應用壓延銅箔。

銅箔基材之材料除通常用作印刷配線板之導體圖案的精銅或無氧銅等高純度銅以外，亦可使用例如含Sn銅、含Ag銅、添加有Cr、Zr或Mg等之銅合金、添加有Ni及Si等之卡遜系銅合金的銅合金。另，於本說明書中，於單獨使用用語「銅箔」時，亦包含銅合金箔。

對於可於本發明中使用之銅箔基材的厚度亦無特別限制，只要適當調節成適於印刷配線板用的厚度即可。例如可設為5~100μm左右。惟，於以形成精細圖案作為目的之情形時為30μm以下，較佳為20μm以下，典型上為5~20μm左右。

於本發明中使用之銅箔基材並無特別限定，可使用進行過粗化處理者，或亦可使用未進行粗化處理者。以往通常為如下情況，即藉由特殊鍍敷對表面賦予微米級之凹凸實施表面粗化處理，利用物理錨固效應使其具有與樹脂之接著性，但另一方面，細間距及高頻電特性係以平滑之箔為宜，若為粗化箔，則有時會朝不利方向作用。又，若為未進行粗化處理者，則由於省略粗化處理步驟，因此具有提升經濟性、生產性之效果。

(表面處理層)

在銅箔基材其與絕緣基板之接着面的相反側(預定形成電路之面側)表面的至少一部分，形成有表面處理層。Mo以2000μg/dm²以下的附著量存在於表面處理層。以此方式，若使微量之Mo附著在銅箔的蝕刻面，則形成之電路的上下底差將會變小。藉此，即使銅箔之厚度變薄，亦可形成上下底差小之電路，因此可形成高密度構裝基板。另一方面，若Mo的附著量超過2000μg/dm²，則會對初期蝕刻性造成不良影響。Mo的附著量較佳為20~2000μg/dm²，更佳為40~2000μg/dm²，再更佳為50~600μg/dm²。若Mo的附著量未達20μg/dm²，則有時會無法顯現出效果。

當表面處理層進一步含有與Mo不同之金屬的情形時，銅箔的耐加熱變色性會變得良好。從此種觀點出發，表面處理層亦可含有Ni、Co、Sn、Zn、Cr、V、Fe、W中之任1種以上，或表面處理層亦可由Mo與Ni、Co、Sn、Zn、Cr、V、Fe、W中之任1種以上的合金形成。又，表面處理層亦可構成為具備有Mo層與由Ni、Co、Sn、Zn、Cr、V、Fe、W中之任1種以上構成的金屬層。此情形時，Mo層與金屬層無論誰是上層皆可。又，於金屬層使用Ni之情形時，較佳為Ni以40~1800μg/dm²的附著量存在於金屬層，更佳為以70~1000μg/dm²的附著量存在於金屬層。若Ni的附著量未達40μg/dm²，則耐加熱變色性有劣化之虞，若Ni的附著量超過1800μg/dm²，則初期蝕刻性有劣化之虞。

又，在銅箔基材與表面處理層之間，只要不會對初期蝕刻性造成不良影響，為了得到更加良好的耐加熱變色性，亦可設置基底層。基底層較佳為鎳、鎳合金、鈷、銀、錳。設置基底層的方法，乾式法或濕式法皆可。

為了提高防鏽效果，可在表面處理層上的最表層進一步形成由鉻層或鉻酸鹽層及/或矽烷處理層構成的防鏽處理層。又，在表面處理層與銅箔之間，為了進一步抑制加 熱處理造成的氧化，亦可形成具有耐氧化性的基底層。

隨著電子機器的小型化，所搭載之基板的高密度化發展顯著，例如在智慧型行動電話中，為了要確保電池的搭載空間，而要求較現今更高的基板小型化、高密度化。電子機器係積層有複數片電路基板的多層構造，在其製作時，必須一邊將小型化、高密度化之電路基板積層，一邊使其彼此良好導通。一邊將電路基板積層，一邊於層間進行導通的方法，具有填充貫通孔法，此方法係藉由重複進行積層每一層、絕緣層之開孔加工、形成配線等，來製作多層構造的印刷配線板。於填充貫通孔法中，為了形成層間連接部，係將絕緣層去除，然後使用電鍍或導電糊在該去除部形成導體部。其中，以電鍍形成導體部之情形時，良好的鍍敷液濃度控管、電鍍條件的控制在技術上困難性高，因此以導電糊來形成導體部的方法其步驟控管較為簡便。導電糊係使用銅粉、銀粉、鍍銀之銅粉等。本發明之印刷配線板用銅箔，如上述，由於能以良好製造成本製造適於細間距化之上下底差小的剖面形狀之電路，因此可適用於小型化及高密度化之多層構造的印刷配線板。

(銅箔之製造方法)

本發明之印刷配線板用銅箔，可藉由乾式成膜法例如濺鍍法，或是電鍍來形成。此時之銅箔基材的運送，可使用捲帶式(reel to reel)等之連續運送方式。藉此，在銅箔基材表面的至少一部分形成表面處理層。具體而言，係藉由濺鍍法，將Mo層形成在銅箔的蝕刻面側。又，亦可形成由Mo與Ni、Co、Sn、Zn、Cr、V、Fe、W中之任1種以上的合金形成之層來作為表面處理層。並且，亦可以任意順序形成Mo層與由Ni、Co、Sn、Zn、Cr、V、Fe、W中之任1種以上構成的金屬層來作為表面處理層。

又，以濕式鍍敷進行之情形時，會成為與鐵族元素之誘 發共析型的合金鍍敷。為了使Mo離子在鍍敷液中以錯離子的形態存在，而添加錯合劑。錯合劑可使用酒石酸、葡萄糖酸、檸檬酸等。鍍敷浴的pH可根據錯合劑，調整成酸性或鹼性。會與Mo共析的元素可列舉Fe、Ni、W等。本發明之表面處理面，從亦具有作為防鏽層的功能、初期蝕刻性的觀點，較佳以Ni作為共析的元素。此合金鍍敷層由於原本就是用來代替利用鉻酸鹽之防鏽，因此當在本發明之用途使用的情形時，必須要有一定量以下的附著量。

(印刷配線板之製造方法)

可使用本發明之銅箔，根據一般方法製造印刷配線板(PWB)。以下展示印刷配線板製造方法之例。

首先，使銅箔與絕緣基板貼合，製造積層體。積層銅箔之絕緣基板只要為具有可應用於印刷配線板之特性者，則並無特別限制，例如可於剛性PWB用，使用紙基材酚樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布-紙複合基材環氧樹脂、玻璃布-玻璃不織布複合基材環氧樹脂及玻璃布基材環氧樹脂等，於FPC用則可使用聚酯膜或聚醯亞胺膜等。

貼合方法，於剛性PWB用之情形時，係準備使樹脂含浸於玻璃布等基材並使樹脂硬化至半硬化狀態而成的預浸體。可藉由將銅箔自表面處理層之相反側之面重疊於預浸體並加熱加壓來進行。

於可撓性印刷配線板(FPC)用之情形時，則可使用環氧系或丙烯酸系之接著劑將聚醯亞胺膜或聚酯膜與銅箔接著(3層構造)。又，不使用接著劑之方法(2層構造)，可列舉：澆鑄法，其係將聚醯亞胺之前驅物「聚醯亞胺清漆(聚醯胺酸清漆)」塗佈於銅箔並加熱，藉此進行醯亞胺化；或層疊法，其係於聚醯亞胺膜上塗佈熱塑性之聚醯亞胺，將銅箔重疊於其上並加熱加壓。於澆鑄法中，亦有效的是於塗 佈聚醯亞胺清漆前預先塗佈熱塑性聚醯亞胺等增黏塗層(anchor coat)材料。

本發明之積層體可用於各種印刷配線板(PWB)，並無特別限制，例如從導體圖案之層數的觀點，可應用於單面PWB、雙面PWB、多層PWB(3層以上)，從絕緣基板材料之種類的觀點，則可應用於剛性PWB、可撓性PWB(FPC)、剛性-撓性PWB。又，本發明之積層體並不限定於將銅箔貼附於樹脂而成的如上述之覆銅積層板，亦可為藉由濺鍍、鍍敷將銅層形成於樹脂上之金屬化材料。

將抗蝕劑塗佈在形成於以上述方式製作而成之積層體之銅箔上的表面處理層表面，利用遮罩使圖案曝光、顯影，藉此形成抗蝕劑圖案。

接著，使用試劑去除露出於抗蝕劑圖案之開口部的表面處理層。因容易取得等理由，該試劑較佳為使用以鹽酸、硫酸或硝酸作為主成分者。

其次，將積層體浸漬於蝕刻液。此時，含有抑制蝕刻之Mo的表面處理層位於接近銅箔上之抗蝕劑部分的位置，抗蝕劑側之銅箔的蝕刻，係以快於該表面處理層附近之蝕刻速度的速度，進行遠離表面處理層之部位之銅的蝕刻，藉此大致垂直地進行銅電路圖案的蝕刻。藉此可去除銅之不需要部分，然後剝離、去除蝕刻阻劑而露出電路圖案。

關於用以在積層體形成電路圖案之蝕刻液，由於表面處理層之蝕刻速度充分小於銅，因此具有改善蝕刻因子之效果。蝕刻液可使用氯化銅水溶液或氯化鐵水溶液等。

又，亦可在形成表面處理層前，預先於銅箔基材表面形成耐熱層。

以此方式製作之印刷配線板，可搭載在被要求搭載零件之高密度構裝的各種電子零件。

(印刷配線板之銅箔表面的電路形狀)

如上述自表面處理層側受到蝕刻而形成之印刷配線板之銅箔表面的電路，其長條狀之2個側面並非垂直地形成於絕緣基板上，通常自銅箔表面朝下，即朝樹脂層形成為裙擺狀(產生凹陷)。因此，長條狀之2個側面分別相對於絕緣基板表面具有傾斜角θ。為了實現目前所要求之電路圖案的微細化(細間距化)，雖然盡可能地縮小電路之間距很重要，但若該傾斜角θ小，則凹陷相應地變大，電路之間距變寬。又，傾斜角θ通常於各電路及電路內並非完全固定。若此種傾斜角θ之差異大，則有對電路之品質造成不良影響之虞。因此，自表面處理層側受到蝕刻所形成之印刷配線板之銅箔表面的電路，較理想為長條狀之2個側面分別相對於絕緣基板表面具有65~90°的傾斜角θ，且同一電路內之tan θ的標準偏差在1.0以下。又，作為蝕刻因子，於電路之間距為50μm以下時，較佳為1.5以上，更佳為2.5以上，再更佳為3.0以上。

[實施例]

以下，表示本發明之實施例，但此等實施例係提供用以更好理解本發明，而並非意欲限定本發明。

(例1：實施例1~2)

準備JX日鑛日石金屬公司製的BHY處理18μm厚壓延銅箔作為實施例1~2的銅箔基材。該銅箔之與樹脂的密合預定面經過粗化處理，而在非粗化處理面則形成有防鏽層(Ni附著量：100μg/dm²，Zn附著量：300μg/dm²，Cr附著量：20μg/dm²)。

接著，以酸洗將非粗化處理面的防鏽層去除後，使用「(一般社團法人)表面技術協會，「表面技術」，vol.155，No.8，p560-564」記載的Mo電鍍技術，藉由以下之條件，在非粗化處理面形成MoNi合金層作為表面處理層。亦即，首先分別以0.3M、0.2M、0.1M之濃度混合葡萄糖酸、作為Ni供給源之硫酸Ni六水合物、Mo酸Na二水合物，而得到鍍敷浴。其次， 以氨水將鍍敷浴的pH調整成8。然後，使用此鍍敷浴，對上述壓延銅箔以2A/dm²並改變時間進行MoNi合金鍍敷。

接著，以160℃將附有接著劑之聚醯亞胺膜層疊在粗化處理面，藉此進行貼合，製得CCL。

其次，以液體抗蝕劑在非粗化處理面形成L/S=33μm/7μm之抗蝕劑圖案(40μm間距電路)，以氯化鐵(液溫50℃，0.2MPa)進行蝕刻，於電路底部寬度為20μm左右的時候，對10條電路算出蝕刻因子(EF)，求出平均值及偏差。 於蝕刻成裙擺狀之情形時(於產生有凹陷之情形時)，當將假定電路受到垂直蝕刻之情形時從自銅箔上面之垂線與樹脂基板之交點起的凹陷長度之距離設為a時，蝕刻因子表示該a與銅箔厚度b之比：b/a，其意指：該數值越大，傾斜角越大，不會殘留蝕刻殘渣，凹陷變小。圖1表示電路圖案之一部分的表面照片、該部分之電路圖案寬度方向之橫剖面的示意圖、及利用該示意圖之蝕刻因子其計算方法的概略。該a係藉由自電路上方的SEM觀察測得，算出蝕刻因子(EF=b/a)。藉由使用此蝕刻因子，可簡單地判定蝕刻性的優劣。

又，在大氣下，以MoNi合金鍍敷面朝上的方式將表面處理銅箔放置在設定於250℃之熱板10分鐘，以目視觀察變色。令加熱前後無變色者為○，稍有變色者為△，變色者則為×。

非粗化處理面之表面處理層的定量，係將表層5μm溶解於酸，以ICP進行。

(例2：實施例3~5)

準備與例1相同之JX日鑛日石金屬公司製的BHY處理18μm厚壓延銅箔作為實施例3~5的銅箔基材。

接著，對非粗化處理面以逆向濺鍍進行前處理後，以濺鍍形成Mo層。以下顯示濺鍍條件。表面處理層的厚度係藉由調整運送速度、輸出、Ar壓力來加以控制。

．到達真空度：1.0×10^-5Pa

．濺鍍壓力：Ar 0.2~0.4Pa

．濺鍍功率：300~4000W

．銅箔運送速度：每分鐘1~15m

．靶：Mo(3N)

其次，以例1之順序製作CCL，在Mo層上形成抗蝕劑圖案，並以例1之順序進行蝕刻性評價、耐加熱變色性評價、附著量定量。

(例3：實施例6~15)

準備與例1相同之JX日鑛日石金屬公司製的BHY處理18μm厚壓延銅箔作為實施例6~15的銅箔基材。

接著，對非粗化處理面以逆向濺鍍進行前處理後，以濺鍍形成Mo層，並進一步在Mo層上，以濺鍍形成NiV、Co、SnNi、ZnNi、Cr各層。以下顯示濺鍍條件。表面處理層的厚度係藉由調整運送速度、輸出、Ar壓力來加以控制。

．到達真空度：1.0×10^-5Pa

．濺鍍壓力：Ar 0.2~0.4Pa

．濺鍍功率：300~4000W

．銅箔運送速度：每分鐘1~15m

．靶：Mo、Ni、V、Co、Sn、Zn、Cr(3N)

其次，對此銅箔施加假定澆鑄步驟的熱加工(370℃×4h，N₂環境)，製作CCL。

接著，以例1之順序在該表面處理面形成抗蝕劑圖案，並以例1之順序進行蝕刻性評價、耐加熱變色性評價、附著量定量。

(例4：實施例16)

準備與例1相同之JX日鑛日石金屬公司製的BHY處理18μm厚壓延銅箔作為實施例16的銅箔基材。

接著，對非粗化處理面以逆向濺鍍進行前處理後，以濺鍍形成NiV層，並進一步在NiV層上，以濺鍍形成Mo層。 使濺鍍條件與例3相同。

其次，以例1之順序製作CCL，在表面處理面形成抗蝕劑圖案，以例1之順序進行蝕刻性評價、耐加熱變色性評價、附著量定量。

(例5：實施例17)

準備JX日鑛日石金屬公司製的18μm厚電解銅箔JDLC作為實施例17的銅箔基材。該銅箔之與樹脂的密合預定面經過粗化處理，而在非粗化處理面則形成有防鏽層(Ni附著量：數μg/dm²，Zn附著量：400μg/dm²，Cr附著量：20μg/dm²)。

接著，對非粗化處理面以逆向濺鍍進行前處理後，以濺鍍形成Mo層，並進一步在Mo層上，以濺鍍形成NiV層。使濺鍍條件與例3相同。

其次，以例1之順序製作CCL，在表面處理面形成抗蝕劑圖案，以例1之順序進行蝕刻性評價、耐加熱變色性評價、附著量定量。

(例6：實施例18)

準備JX日鑛日石金屬公司製的12μm厚電解銅箔JDLC作為實施例18的銅箔基材。該銅箔之與樹脂的密合預定面經過粗化處理，而在非粗化處理面則形成有防鏽層(Ni附著量：數μg/dm²，Zn附著量：400μg/dm²，Cr附著量：20μg/dm²)。

接著，對非粗化處理面以逆向濺鍍進行前處理後，以濺鍍形成Mo層，並進一步在Mo層上，以濺鍍形成NiV層。濺鍍條件與例3相同。

其次，以例1之順序製作CCL，在表面處理面形成抗蝕劑圖案，以例1之順序進行蝕刻性評價、耐加熱變色性評價、附著量定量。另，使形成之電路為25μm間距。

(例7：比較例1~2)

準備與例1相同之JX日鑛日石金屬公司製的BHY處理18μm厚壓延銅箔作為比較例1的銅箔基材。準備與例5相同之JX日鑛日石金屬公司製的18μm厚電解銅箔JDLC作為比較例2的銅箔基材。

接著，在非粗化處理面形成抗蝕劑圖案，以例1之順序進行蝕刻性評價、耐加熱變色性評價、附著量定量。

(例8：比較例3)

準備與例6相同之JX日鑛日石金屬公司製的12μm厚電解銅箔JDLC作為比較例3的銅箔基材。

接著，在非粗化處理面形成抗蝕劑圖案，以例1之順序進行蝕刻性評價、耐加熱變色性評價、附著量定量。另，使形成之電路為25μm間距。

(例9：比較例4)

準備JX日鉱日石金屬公司製的BHY處理18μm厚壓延銅箔作為比較例4的銅箔基材。

接著，以酸洗去除非粗化處理面的防鏽層後，以Ni離子濃度：10g/L、pH：3.0、液溫：50℃、電流密度：5A/dm²的條件，對非粗化處理面進行電鍍，形成Ni層。

其次，對此銅箔施加假定澆鑄步驟的熱加工(370℃×4h，N₂環境)，製作CCL。

接著，以例1之順序在該表面處理面形成抗蝕劑圖案，並以例1之順序進行蝕刻性評價、耐加熱變色性評價、附著量定量。

例1~9的各測試結果示於表1。

[表1]

(評價)

實施例1~18之蝕刻性皆為良好，側蝕受到抑制，形成接近矩形之電路。

根據實施例1、2，可知即使以濕式合金鍍敷進行蝕刻面的表面處理，耐加熱變色性及蝕刻性亦為良好。

從實施例3~5可知，僅在蝕刻面形成Mo層，藉此可使蝕刻性為良好，側蝕受到抑制，電路形狀接近矩形。惟，耐加熱變色性較其他實施例差。

從實施例6~15可知，藉由在Mo層上形成由1種以上之異種金屬構成的金屬層，可進一步提升耐加熱變色性。

從實施例16可知，雖然亦可使Mo層作為最表層，但並非能使耐加熱變色性顯著提升。惟，若與同程度之Mo附著量的實施例3相較，則耐加熱變色性較為提升。

從實施例17及18可知，即使銅箔為電解銅箔，蝕刻性、耐加熱變色性亦為良好，此等並不會取決於處理對象之銅箔基材的種類。

比較例1~4皆未在蝕刻面形成Mo層，蝕刻性不佳。

又，若比較Ni附著量相同程度而差異為有無Mo的實施例6與比較例4，則EF大為不同。由此可知，Mo對於側蝕抑制效果大有助益。

Claims (16)

1. 一種印刷配線板用銅箔，具備銅箔基材、與形成在該銅箔基材不與樹脂接觸之面側的表面處理層，Mo以2000μg/dm²以下的附著量存在於該表面處理層，該表面處理層係由Mo與Ni、Co、Sn、Zn、Cr、V、Fe、W中之任1種以上的合金形成。
2. 如申請專利範圍第1項之印刷配線板用銅箔，其中，Mo以20~2000μg/dm²的附著量存在於該表面處理層。
3. 如申請專利範圍第2項之印刷配線板用銅箔，其中，Mo以40~2000μg/dm²的附著量存在於該表面處理層。
4. 如申請專利範圍第3項之印刷配線板用銅箔，其中，Mo以50~600μg/dm²的附著量存在於該表面處理層。
5. 如申請專利範圍第1項之印刷配線板用銅箔，其中，該表面處理層具備Mo層與由Ni、Co、Sn、Zn、Cr、V、Fe、W中之任1種以上構成的金屬層。
6. 如申請專利範圍第5項之印刷配線板用銅箔，其中，該金屬層形成在該Mo層上。
7. 如申請專利範圍第6項之印刷配線板用銅箔，其中，Ni以40~1800μg/dm²的附著量存在於該金屬層。
8. 如申請專利範圍第5項之印刷配線板用銅箔，其中，該Mo層形成在該金屬層上。
9. 如申請專利範圍第8項之印刷配線板用銅箔，其中，Ni以40~1800 μg/dm²的附著量存在於該金屬層。
10. 如申請專利範圍第1項之印刷配線板用銅箔，其中，印刷配線板為可撓性印刷配線板。
11. 一種積層體，其係申請專利範圍第1至10項中任一項之印刷配線板用銅箔與樹脂基板的積層體。
12. 一種印刷配線板，其以申請專利範圍第11項之積層體作為材料。
13. 一種電子零件，其具備有申請專利範圍第12項之印刷配線板。
14. 一種積層體，為銅層與樹脂基板之積層體，具備有被覆該銅層表面至少一部分之表面處理層，該表面處理層為申請專利範圍第1至10項中任一項之表面處理層。
15. 一種印刷配線板，其以申請專利範圍第14項之積層體作為材料。
16. 一種電子零件，其具備有申請專利範圍第15項之印刷配線板。