KR102382750B1 - 표면 처리 구리박, 동장 적층판 및 프린트 배선판의 제조 방법 - Google Patents

표면 처리 구리박, 동장 적층판 및 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR102382750B1
KR102382750B1 KR1020207022790A KR20207022790A KR102382750B1 KR 102382750 B1 KR102382750 B1 KR 102382750B1 KR 1020207022790 A KR1020207022790 A KR 1020207022790A KR 20207022790 A KR20207022790 A KR 20207022790A KR 102382750 B1 KR102382750 B1 KR 102382750B1
Authority
KR
South Korea
Prior art keywords
copper foil
layer
less
printed wiring
treated copper
Prior art date
Application number
KR1020207022790A
Other languages
English (en)
Other versions
KR20200105705A (ko
Inventor
아유무 다테오카
야스지 하라
쇼타 가와구치
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20200105705A publication Critical patent/KR20200105705A/ko
Application granted granted Critical
Publication of KR102382750B1 publication Critical patent/KR102382750B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/38—Chromatising
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2222/00—Aspects relating to chemical surface treatment of metallic material by reaction of the surface with a reactive medium
    • C23C2222/20—Use of solutions containing silanes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys

Abstract

수지와의 밀착성, 내약품성 및 내열성이 우수하고, 또한 에칭 잔사가 남기 어렵고, 그 때문에 프린트 배선판의 제조에 있어서 구리박-기재 사이 및 기재-기재 사이의 양쪽의 밀착 신뢰성을 향상시키는 것이 가능한, 표면 처리 구리박이 제공된다. 이 표면 처리 구리박은, 구리박과, 구리박의 적어도 한쪽 면에 마련되고, Zn 부착량이 3㎎/㎡ 이상 100㎎/㎡ 이하, Ni 부착량이 5㎎/㎡ 이상 60㎎/㎡ 이하 및 Mo 부착량이 2.0㎎/㎡ 이상 40㎎/㎡ 이하이고, 또한 Zn 부착량, Ni 부착량 및 Mo 부착량의 합계량에 대한 Ni 부착량의 비율인 Ni/(Zn＋Ni＋Mo)이 0.40 이상 0.80 이하인, Zn-Ni-Mo층을 구비한 것이다.

Description

표면 처리 구리박, 동장 적층판 및 프린트 배선판의 제조 방법
본 발명은, 표면 처리 구리박, 동장 적층판 및 프린트 배선판의 제조 방법에 관한 것이다.
프린트 배선판의 제조 공정에 있어서, 구리박은 절연 수지 기재와 맞대어진 동장 적층판의 형태로 널리 사용되고 있다. 이 점, 프린트 배선판 제조 시에 배선의 박리가 발생하는 것을 방지하기 위해, 구리박과 절연 수지 기재는 높은 밀착력을 갖는 것이 요망된다. 그래서, 통상의 프린트 배선판 제조용 구리박에서는, 구리박의 맞댐면에 조화 처리를 실시하여 미세한 구리 입자로 이루어지는 요철을 형성하고, 이 요철을 프레스 가공에 의해 절연 수지 기재의 내부에 파고들게 하여 앵커 효과를 발휘시킴으로써, 밀착성을 향상시키고 있다.
그런데, 보관 시 등에 구리박 표면에 발생할 수 있는 산화 피막(부식)에 기인하는 구리박의 열화 방지 등을 목적으로 하여, 통상, 구리박 표면에는 방청 처리가 실시되어 있고, 방청 처리층으로서 다양한 합금층이 알려져 있다. 예를 들어, 특허문헌 1(일본 특허 공개 제2008-285751호 공보)에는, 절연 수지 기재와 맞대는 접착 표면에 있어서의 Zn 및 Ni의 합계량이 40㎎/㎡ 이상인 표면 처리 구리박이 개시되어 있고, 이 구리박에 의하면 구리박 표면을 Zn-Ni 합금으로 충분히 피복할 수 있기 때문에, 절연 수지 기재와의 밀착성이나 내약품성 등을 향상시킬 수 있는 것으로 되어 있다. 또한, 특허문헌 2(일본 특허 공개 소62-142389호 공보)에는, Ni-Mo층을 갖는 인쇄 회로용 구리박이 개시되어 있고, 이 구리박에 의하면 회로 형성 후의 내약품성이나 내열성 등이 우수한 것으로 되어 있다.
일본 특허 공개 제2008-285751호 공보 일본 특허 공개 소62-142389호 공보
그런데, 근년의 휴대용 전자 기기 등의 고기능화에 수반하여, 대량의 정보의 고속 처리를 하기 위해 디지털인지 아날로그인지에 관계없이 신호의 고주파화가 진행되고 있고, 고주파 용도에 적합한 프린트 배선판이 요구되고 있다. 이러한 고주파용 프린트 배선판에는, 고주파 신호를 품질 저하시키지 않고 전송 가능하게 하기 위해, 전송 손실의 저감이 요망된다. 프린트 배선판은 배선 패턴에 가공된 구리박과 절연 기재를 구비한 것이지만, 전송 손실은, 구리박에 기인하는 도체 손실과, 절연 기재에 기인하는 유전 손실로 주로 이루어진다. 따라서, 구리박에 기인하는 도체 손실 및 절연 기재에 기인하는 유전 손실을 저감시키기 위해, 요철이 작은 구리박 및 유전 정접이 낮은 절연 기재를 사용할 수 있으면 바람직하다. 그러나, 요철이 작은 구리박을 사용한 경우, 상술한 앵커 효과가 약해짐으로써 구리박-기재 사이의 물리적 밀착력이 저하되고, 특히 약품 침지 후나 납땜 공정 후 등에 있어서의 필 강도(박리 강도)의 저하가 문제로 된다. 또한, 유전 정접이 낮은 절연 기재는 대체로 관능기의 활성이 낮고, 구리박과의 화학적 밀착력이 낮다. 또한, 구리박의 요철이 작은 경우에는, 구리박을 에칭 제거한 때에 이 구리박과 맞닿아 있던 절연 기재 표면도 평탄해지기 때문에, 구리박-기재 사이뿐만 아니라, 절연 기재 표면에 적층되는 다른 절연 기재와의 기재-기재 사이의 밀착력도 저하되어 버린다. 이 점에서, 특허문헌 2에 개시된 바와 같은 Ni-Mo층을 구리박의 방청 처리층으로서 사용한 경우에는, 구리박 에칭 후에 Ni-Mo층 유래의 잔사가 절연 기재 표면에 남아, 절연 기재 표면에 적층되는 다른 절연 기재와의 수지 밀착이 방해됨으로써 밀착력이 더욱 저하된다는 문제가 있다.
본 발명자들은, 금번, 방청 처리층으로서 소정 조성의 Zn-Ni-Mo층을 채용함으로써, 수지와의 밀착성, 내약품성 및 내열성이 우수하고, 또한 에칭 잔사가 남기 어렵고, 그 때문에 프린트 배선판의 제조에 사용된 경우에 구리박-기재 사이 및 기재-기재 사이의 양쪽의 밀착 신뢰성을 향상시키는 것이 가능한, 표면 처리 구리박을 제공할 수 있다는 지견을 얻었다.
따라서, 본 발명의 목적은, 수지와의 밀착성, 내약품성 및 내열성이 우수하고, 또한 에칭 잔사가 남기 어렵고, 그 때문에 프린트 배선판의 제조에 사용된 경우에 구리박-기재 사이 및 기재-기재 사이의 양쪽의 밀착 신뢰성을 향상시키는 것이 가능한, 표면 처리 구리박을 제공하는 데 있다.
본 발명의 일 양태에 의하면, 구리박과,
상기 구리박의 적어도 한쪽 면에 마련되고, Zn 부착량이 3㎎/㎡ 이상 100㎎/㎡ 이하, Ni 부착량이 5㎎/㎡ 이상 60㎎/㎡ 이하 및 Mo 부착량이 2.0㎎/㎡ 이상 40㎎/㎡ 이하이고, 또한 상기 Zn 부착량, 상기 Ni 부착량 및 상기 Mo 부착량의 합계량에 대한 상기 Ni 부착량의 비율인 Ni/(Zn＋Ni＋Mo)이 0.40 이상 0.80 이하인, Zn-Ni-Mo층을
구비한, 표면 처리 구리박이 제공된다.
본 발명의 다른 일 양태에 의하면, 상기 표면 처리 구리박과,
상기 표면 처리 구리박의 상기 적어도 한쪽 면에 마련되는 절연 기재를
구비한, 동장 적층판이 제공된다.
본 발명의 다른 일 양태에 의하면, 상기 표면 처리 구리박 또는 상기 동장 적층판을 사용하여 프린트 배선판을 제조하는 것을 특징으로 하는, 프린트 배선판의 제조 방법이 제공된다.
도 1은 예 1 내지 9의 기재-기재 사이의 밀착성 평가에 있어서의, 평가용 샘플의 제작 공정(공정 (a) 내지 (d))을 도시하는 공정 흐름도이다.
정의
본 발명을 특정하기 위해 사용되는 용어 내지 파라미터의 정의를 이하에 나타낸다.
본 명세서에 있어서 「최대 높이 Sz」란, ISO25178에 준거하여 측정되는, 표면의 가장 높은 점으로부터 가장 낮은 점까지의 거리를 나타내는 파라미터이다. 최대 높이 Sz는, 구리박 표면에 있어서의 소정의 측정 면적(예를 들어, 22500㎛2의 영역)의 표면 프로파일을 시판되고 있는 레이저 현미경으로 측정함으로써 산출할 수 있다.
본 명세서에 있어서 「M 부착량(M은 Zn, Ni 또는 Mo)」이란, 방청 처리층(전형적으로는 Zn-Ni-Mo층) 중에 존재하는 단위 면적당의 M의 중량(㎎/㎡)이다. M 부착량은, 방청 처리층을 갖는 측의 구리박 표면에 있어서의 소정의 면적을 산으로 용해하고, 얻어진 용해액 중의 M 농도를 ICP 발광 분석법에 기초하여 분석함으로써 산출할 수 있다.
본 명세서에 있어서, 전해 구리박의 「전극면」이란 전해 구리박 제작 시에 음극과 접하고 있던 측의 면을 가리킨다.
본 명세서에 있어서, 전해 구리박의 「석출면」이란 전해 구리박 제작 시에 전해 구리가 석출되어 가는 측의 면, 즉 음극과 접하고 있지 않은 측의 면을 가리킨다.
표면 처리 구리박
본 발명의 표면 처리 구리박은, 구리박과, 이 구리박의 적어도 한쪽 면에 마련되는 Zn-Ni-Mo층을 구비한다. 소망에 따라, Zn-Ni-Mo층은 구리박의 양면에 마련되어도 된다. Zn-Ni-Mo층은, Zn 부착량이 3㎎/㎡ 이상 100㎎/㎡ 이하, Ni 부착량이 5㎎/㎡ 이상 60㎎/㎡ 이하 및 Mo 부착량이 2.0㎎/㎡ 이상 40㎎/㎡ 이하이다. 그리고, Zn 부착량, Ni 부착량 및 Mo 부착량의 합계량에 대한 Ni 부착량의 비율인 Ni/(Zn＋Ni＋Mo)이 0.40 이상 0.80 이하이다. 이와 같이 방청 처리층으로서 소정 조성의 Zn-Ni-Mo층을 채용함으로써, 수지와의 밀착성, 내약품성 및 내열성이 우수하고, 또한 에칭 잔사가 남기 어렵고, 그 때문에 프린트 배선판의 제조에 있어서 구리박-기재 사이 및 기재-기재 사이의 양쪽의 밀착 신뢰성을 향상시키는 것이 가능해진다.
이 점에서, 방청 처리가 실시된 종래의 표면 처리 구리박은, 프린트 배선판에 사용된 경우, 구리박-기재 사이 및 기재-기재 사이의 양쪽의 밀착 신뢰성이 반드시 우수한 것은 아니었다. 예를 들어, 특허문헌 1에 개시된 바와 같은 Zn-Ni층을 구비한 표면 처리 구리박은 내열성이 떨어지는 것이고, 납땜 공정 후 등에 있어서의 박리 강도가 저하된다. 또한, 전술한 바와 같이, 특허문헌 2에 개시된 바와 같은 Ni-Mo층을 구비한 표면 처리 구리박을 사용하여 프린트 배선판을 제작한 경우, 구리박 에칭 후에 Ni-Mo층에 유래하는 잔사가 절연 기재 표면에 남아 버려, 기재-기재 사이의 수지 밀착력이 저하된다. 이에 비해, 본 발명의 표면 처리 구리박은, 방청 처리층으로서 Zn, Ni 및 Mo을 소정의 부착량 및 부착 비율로 포함하는 Zn-Ni-Mo층을 구비함으로써, 내약품성이나 내열성 등이 우수하면서도, 구리 에칭액(예를 들어, 염화 제2 구리 에칭액)에 빠르게 용해되어 방청 처리층 유래의 잔사가 발생하기 어렵다. 그 결과, 본 발명의 표면 처리 구리박은, 구리박-기재 사이의 밀착성에 관하여, 상태에서의 밀착성뿐만 아니라, 납땜 공정 후나 산 처리 후 등에 있어서의 밀착성에 있어서도 우수하고, 안정된 높은 밀착성을 나타내는 것이 가능해진다. 또한, 프린트 배선판의 제조 공정에 있어서, 구리박을 에칭 제거한 후의 절연 기재 표면에 잔사가 남기 어렵기 때문에, 절연 기재 표면에 적층되는 다른 절연 기재와의 수지 밀착이 방해되는 일 없이 충분히 발휘되어 기재-기재 사이의 높은 밀착력을 확보할 수 있다. 이와 같이, 본 발명의 표면 처리 구리박은 프린트 배선판에 사용된 경우에 구리박-기재 사이 및 기재-기재 사이의 양쪽의 신뢰성을 향상시키는 것이 가능해지기 때문에, 구리박-기재 사이 및 기재-기재 사이의 밀착력이 저하되는 경향이 있는 고주파용 프린트 배선판의 용도에 매우 적합하다.
Zn은 방청 성능을 가져오는 기본 성분이고, 구리 에칭액에 비해 우수한 용해성을 갖기는 하지만, 내열성이 떨어지는 금속이다. 상기 관점에서, Zn-Ni-Mo층에 있어서의 Zn 부착량은 3㎎/㎡ 이상 100㎎/㎡ 이하이고, 바람직하게는 3㎎/㎡ 이상 80㎎/㎡ 이하, 보다 바람직하게는 4㎎/㎡ 이상 50㎎/㎡ 이하, 더욱 바람직하게는 5㎎/㎡ 이상 30㎎/㎡ 이하이다. 이러한 범위 내이면 원하는 내열성을 확보하면서, 구리 에칭액에 대한 Zn-Ni-Mo층의 용해성을 향상시켜 잔사가 발생하는 것을 효과적으로 방지할 수 있다.
Ni은 내약품성 및 내열성이 우수하기는 하지만, 구리 에칭액에 용해되기 어려운 금속이다. 상기 관점에서, Zn-Ni-Mo층에 있어서의 Ni 부착량은 5㎎/㎡ 이상 60㎎/㎡ 이하이고, 바람직하게는 10㎎/㎡ 이상 50㎎/㎡ 이하, 보다 바람직하게는 15㎎/㎡ 이상 30㎎/㎡ 이하이다. 이러한 범위 내이면, 구리박 에칭 시에 있어서의 Zn-Ni-Mo층의 우수한 용해성을 확보하면서, 구리박의 내약품성 및 내열성을 향상시켜, 약품 침지 후나 납땜 공정 후 등에 있어서의 절연 기재와의 밀착력의 저하를 효과적으로 방지할 수 있다.
Mo은 Cu의 확산 방지에 기여하는 금속이기는 하지만, 다량으로 존재하면 구리박 에칭 시에 잔사가 발생하기 쉽다. 상기 관점에서, Zn-Ni-Mo층에 있어서의 Mo 부착량은 2.0㎎/㎡ 이상 40㎎/㎡ 이하이고, 바람직하게는 2.0㎎/㎡ 이상 20㎎/㎡ 이하, 보다 바람직하게는 2.2㎎/㎡ 이상 10㎎/㎡ 이하이다. 이러한 범위 내이면, 구리박 에칭 시에 있어서의 Zn-Ni-Mo층의 우수한 용해성을 확보하면서, Cu의 확산을 효과적으로 방지할 수 있다. 그 결과, 구리박의 내열성이 향상되어, 납땜 공정 후 등에 있어서의 절연 기재와의 밀착력의 저하를 효과적으로 방지할 수 있다.
Zn 부착량, Ni 부착량 및 Mo 부착량의 합계량에 대한 Ni 부착량의 비율인 Ni/(Zn＋Ni＋Mo)은 0.40 이상 0.80 이하이고, 바람직하게는 0.45 이상 0.75 이하, 보다 바람직하게는 0.50 이상 0.65 이하이다. 이러한 범위 내이면, 구리박의 양호한 내약품성 및 내열성을 확보하면서, 구리 에칭액에 대한 Zn-Ni-Mo층의 양호한 용해성도 확보하여, 구리박 에칭 시에 잔사가 발생하는 것을 효과적으로 방지할 수 있다.
Zn-Ni-Mo층은 Zn, Ni 및 Mo을 포함하는 층(바람직하게는 합금층)이면 된다. 또한, Zn-Ni-Mo층에 있어서의 Zn 부착량은, Zn-Ni-Mo층의 표면에 Zn층을 마련하여 적절히 조정해도 된다.
절연 기재와의 밀착성 향상의 관점에서, 표면 처리 구리박은, 구리박과 Zn-Ni-Mo층 사이에 복수의 조화 입자로 구성되는 조화층을 더 구비하는 것이 바람직하다. 조화층의 두께는 0.01㎛ 이상 0.50㎛ 이하가 바람직하고, 보다 바람직하게는 0.05㎛ 이상 0.30㎛ 이하이다.
표면 처리 구리박은, Zn-Ni-Mo층 측의 표면(즉, 구리박으로부터 이격된 측의 최표면)의 최대 높이 Sz가 7.0㎛ 이하인 것이 바람직하고, 보다 바람직하게는 1.0㎛ 이상 7.0㎛ 이하이다. 이러한 범위 내이면, 파인 피치 회로 형성이나 고주파 용도에 더 적합한 것으로 된다. 특히, 이와 같이 저조도이면 고주파 신호 전송에 있어서 문제가 되는 구리박의 표피 효과를 저감시켜, 구리박에 기인하는 도체 손실을 저감시키고, 그것에 의해 고주파 신호의 전송 손실을 유의미하게 저감시킬 수 있다.
표면 처리 구리박은, Zn-Ni-Mo층의 표면에 크로메이트층 또는 실란 커플링제층을 더 구비하는 것이 바람직하고, 보다 바람직하게는 크로메이트층 및 실란 커플링제층의 양쪽을 구비한다. 크로메이트층 및/또는 실란 커플링제층을 더 구비함으로써, 방청성, 내습성 및 내약품성이 향상되는 것에 더하여, Zn-Ni-Mo층과의 조합에 의해 절연 기재와의 밀착성도 향상시킬 수 있다.
표면 처리 구리박의 두께는 특별히 한정되지 않지만, 0.1㎛ 이상 105㎛ 이하가 바람직하고, 보다 바람직하게는 0.5㎛ 이상 70㎛ 이하이다. 또한, 표면 처리 구리박은, 통상의 구리박 표면에 Zn-Ni-Mo층을 구비한 것에 한정되지 않고, 캐리어를 갖는 구리박의 구리박 표면에 Zn-Ni-Mo층을 구비한 것이어도 된다.
표면 처리 구리박의 제조 방법
본 발명에 의한 표면 처리 구리박의 바람직한 제조 방법의 일례를 설명한다. 이 바람직한 제조 방법은, 구리박을 준비하고, 이 구리박에 대하여 Zn, Ni 및 Mo을 포함하는 용액을 사용하여 표면 처리를 행하는 것을 포함한다. 무엇보다, 본 발명에 의한 표면 처리 구리박은 이하에 설명하는 방법에 한정되지 않고, 모든 방법에 의해 제조된 것이어도 된다.
(1) 구리박의 준비
표면 처리 구리박의 제조에 사용하는 구리박으로서는 전해 구리박 및 압연 구리박의 양쪽의 사용이 가능하고, 보다 바람직하게는 전해 구리박이다. 또한, 구리박은 무조화의 구리박이어도 되고, 예비적 조화를 실시한 것이어도 된다. 구리박의 두께는 특별히 한정되지 않지만, 0.1㎛ 이상 105㎛ 이하가 바람직하고, 보다 바람직하게는 0.5㎛ 이상 70㎛ 이하이다. 구리박이 캐리어를 갖는 구리박의 형태로 준비되는 경우에는, 구리박은, 무전해 구리 도금법 및 전해 구리 도금법 등의 습식 성막법, 스퍼터링 및 화학 증착 등의 건식 성막법, 또는 그것들의 조합에 의해 형성한 것이어도 된다.
구리박에 조화 처리를 행하는 경우, 조화 처리가 행해지게 되는 구리박의 표면은, ISO25178에 준거하여 측정되는 최대 높이 Sz가 2.0㎛ 이하인 것이 바람직하고, 보다 바람직하게는 1.5㎛ 이하, 더욱 바람직하게는 1.0㎛ 이하이다. 상기 범위 내이면, 표면 처리 구리박의 표면에 Sz가 바람직하고 낮은 표면 프로파일을 실현하기 쉬워진다. Sz의 하한값은 특별히 한정되지 않지만, 전형적으로는 0.1㎛ 이상이다.
(2) 조화 처리
이렇게 하여 상기 낮은 Sz가 부여된 구리박의 표면에 대하여 조화 처리를 실시하는 것이 바람직하다. 조화 처리를 실시하는 구리박의 표면은 전극면 및 석출면의 어느 쪽이어도 되고, 특별히 한정되지 않는다. 조화 처리는, 구리 농도 4g/L 이상 25g/L 이하 및 황산 농도 50g/L 이상 300g/L 이하를 포함하는 황산구리 용액 중, 20℃ 이상 60℃ 이하의 온도에서, 10A/dm2 이상 100A/dm2 이하에서 전해 석출을 행하는 것이 바람직하고, 이 전해 석출은 1초간 이상 20초간 이하 행해지는 것이 바람직하다. 조화 처리는, 구리박 상에 미세 구리 입자를 석출 부착시키는 버닝 도금 공정과, 이 미세 구리 입자의 탈락을 방지하기 위한 씌우기 도금 공정을 포함하는 적어도 2종류의 도금 공정을 거치는 공지의 도금 방법에 따라 행해도 된다. 이 경우, 버닝 도금 공정은, 상술한 조화 처리 조건에서 전해 석출을 행하는 것이 바람직하다. 또한, 씌우기 도금 공정은, 구리 농도 60g/L 이상 80g/L 이하 및 황산 농도 100g/L 이상 300g/L 이하를 포함하는 황산구리 용액 중, 40℃ 이상 60℃ 이하의 온도에서, 1A/dm2 이상 70A/dm2 이하에서 전해 석출을 행하는 것이 바람직하고, 이 전해 석출은 1초간 이상 20초간 이하 행해지는 것이 바람직하다.
(3) 방청 처리
구리박에 대하여 방청 처리를 행하여 Zn-Ni-Mo층을 형성한다. 구리박에 조화 처리를 행하는 경우는, 적어도 조화층이 존재하는 측의 구리박 표면에 대하여 방청 처리를 행하는 것이 바람직하고, 보다 바람직하게는 구리박의 양면에 대하여 방청 처리를 행한다. 방청 처리는 Zn, Ni 및 Mo을 사용한 도금 처리를 포함하는 것이 바람직하다. 이 도금 처리는 Zn, Ni 및 Mo을 포함하는 도금액을 사용하여 행하면 된다. 도금 처리는 피로인산욕에 의해 행하는 것이 바람직하고, 예를 들어 농도가 50g/L 이상 150g/L 이하인 피로인산칼륨을 사용하여 바람직하게 행할 수 있다. 도금액의 Zn원으로서는 피로인산아연, 황산아연 등을 사용하는 것이 바람직하고, 도금액 중의 Zn 농도는 바람직하게는 0.1g/L 이상 10g/L 이하, 보다 바람직하게는 1g/L 이상 5g/L 이하이다. 도금액의 Ni원으로서는 황산니켈, 염화니켈, 아세트산니켈 등을 사용하는 것이 바람직하고, 도금액 중의 Ni 농도는 바람직하게는 0.1g/L 이상 10g/L 이하, 보다 바람직하게는 1g/L 이상 5g/L 이하이다. 도금액의 Mo원으로서는 몰리브덴산나트륨, 몰리브덴산칼륨, 몰리브덴산암모늄 등을 사용하는 것이 바람직하고, 도금액 중의 Mo 농도는 바람직하게는 0.1g/L 이상 10g/L 이하, 보다 바람직하게는 0.5g/L 이상 5g/L 이하이다. 상기 범위 내의 도금액을 사용하여 20℃ 이상 50℃ 이하의 온도에서, 0.1A/dm2 이상 5.0A/dm2 이하에서 전해를 행하는 것이 바람직하고, 이 전해는 1초간 이상 30초간 이하 행해지는 것이 바람직하다.
(4) 크로메이트 처리
방청 처리가 실시된 구리박에 크로메이트 처리를 행하여, 크로메이트층을 형성하는 것이 바람직하다. 크로메이트 처리는 크롬산 농도 0.5g/L 이상 8g/L 이하, pH1 이상 13 이하, 전류 밀도 0.1A/dm2 이상 10A/dm2 이하에서 전해를 행하는 것이 바람직하고, 이 전해는 1초간 이상 30초간 이하 행해지는 것이 바람직하다.
(5) 실란 커플링제 처리
구리박에 실란 커플링제 처리를 실시하여, 실란 커플링제층을 형성하는 것이 바람직하다. 실란 커플링제층은, 실란 커플링제를 적절히 희석하여 도포하고, 건조시킴으로써 형성할 수 있다. 실란 커플링제의 예로서는, 4-글리시딜부틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란 등의 에폭시 관능성 실란 커플링제, 또는 3-아미노프로필트리에톡시실란, N-2(아미노에틸)3-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, N-페닐-3-아미노프로필트리메톡시실란 등의 아미노 관능성 실란 커플링제, 또는 3-머캅토프로필트리메톡시실란 등의 머캅토 관능성 실란 커플링제 또는 비닐트리메톡시실란, 비닐페닐트리메톡시실란 등의 올레핀 관능성 실란 커플링제, 또는 3-메타크릴옥시프로필트리메톡시실란 등의 아크릴 관능성 실란 커플링제, 또는 이미다졸실란 등의 이미다졸 관능성 실란 커플링제, 또는 트리아진실란 등의 트리아진 관능성 실란 커플링제 등을 들 수 있다.
동장 적층판
본 발명의 표면 처리 구리박은 프린트 배선판용 동장 적층판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 양태에 의하면, 상기 표면 처리 구리박과, 이 표면 처리 구리박의 적어도 한쪽 면에 마련되는 절연 기재를 구비한 동장 적층판이 제공된다. 표면 처리 구리박은 절연 기재의 편면에 마련되어도 되고, 양면에 마련되어도 된다. 절연 기재의 유전 정접은, 주파수 10㎓에 있어서 0.004 이하인 것이 바람직하고, 보다 바람직하게는 0.003 이하이다. 이렇게 함으로써, 프린트 배선판에 사용된 경우에 절연 기재에 기인하는 유전 손실을 저감시킬 수 있고, 그 때문에 고주파 용도에 적합한 프린트 배선판을 제작하는 것이 가능해진다. 절연 기재는, 바람직하게는 절연성 수지를 포함한다. 절연 기재는 프리프레그 및/또는 수지 시트인 것이 바람직하다. 프리프레그란, 합성 수지판, 유리판, 유리 직포, 유리 부직포, 종이 등의 기재에 합성 수지를 함침시킨 복합 재료의 총칭이다. 프리프레그에 함침되는 절연성 수지의 바람직한 예로서는, 에폭시 수지, 시아네이트 수지, 비스말레이미드트리아진 수지(BT 수지), 폴리페닐렌에테르 수지, 페놀 수지 등을 들 수 있다. 또한, 수지 시트를 구성하는 절연성 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에스테르 수지 등을 들 수 있다. 또한, 절연 기재에는 절연성을 향상시키는 등의 관점에서 실리카, 알루미나 등의 각종 무기 입자로 이루어지는 필러 입자 등이 함유되어 있어도 된다. 절연 기재의 두께는 특별히 한정되지 않지만, 1㎛ 이상 1000㎛ 이하가 바람직하고, 보다 바람직하게는 2㎛ 이상 400㎛ 이하이고, 더욱 바람직하게는 3㎛ 이상 200㎛ 이하이다. 절연 기재는 복수의 층으로 구성되어 있어도 된다. 프리프레그 및/또는 수지 시트 등의 절연 기재는 미리 구리박 표면에 도포되는 프라이머 수지층을 통해 표면 처리 구리박에 마련되어 있어도 된다.
본 발명의 표면 처리 구리박 또는 동장 적층판은 프린트 배선판의 제작에 사용되는 것이 바람직하다. 즉, 본 발명의 바람직한 양태에 의하면, 전술한 표면 처리 구리박 또는 상기 동장 적층판을 사용하여 프린트 배선판을 제조하는 것을 특징으로 하는, 프린트 배선판의 제조 방법, 혹은 전술한 표면 처리 구리박 또는 상기 동장 적층판을 사용하여 얻어진 프린트 배선판이 제공된다. 본 발명의 표면 처리 구리박 내지 동장 적층판을 사용함으로써, 상술한 바와 같이 구리박-기재 사이 및 기재-기재 사이의 양쪽의 밀착 신뢰성이 우수한 프린트 배선판을 제공할 수 있다. 본 형태에 의한 프린트 배선판은, 절연 기재와, 구리층이 이 순서로 적층된 층 구성을 포함한다. 또한, 절연 기재에 대해서는 동장 적층판에 관하여 전술한 바와 같다. 결국, 프린트 배선판은 공지의 층 구성이 채용 가능하다. 프린트 배선판에 관한 구체예로서는, 프리프레그의 편면 또는 양면에 본 발명의 표면 처리 구리박을 접착시켜 경화한 적층체로 한 후 회로 형성한 편면 또는 양면 프린트 배선판이나, 이것들을 다층화한 다층 프린트 배선판 등을 들 수 있다. 또한, 다른 구체예로서는, 수지 필름 상에 본 발명의 표면 처리 구리박을 형성하여 회로를 형성하는 플렉시블 프린트 배선판, COF, TAB 테이프 등도 들 수 있다. 또 다른 구체예로서는, 본 발명의 표면 처리 구리박에 상술한 절연성 수지를 도포한 수지를 갖는 구리박(RCC)을 형성하여, 절연성 수지를 절연 접착재층으로 하여 상술한 프린트 배선판에 적층한 후, 표면 처리 구리박을 배선층의 전부 또는 일부로 하여 모디파이드·세미 애디티브(MSAP)법, 서브 트랙티브법 등의 방법으로 회로를 형성한 빌드 업 배선판이나, 표면 처리 구리박을 제거하고 세미 애디티브(SAP)법으로 회로를 형성한 빌드 업 배선판, 반도체 집적 회로 상으로 수지를 갖는 구리박의 적층과 회로 형성을 교대로 반복하는 다이렉트·빌드 업·온·웨이퍼 등을 들 수 있다.
실시예
본 발명을 이하의 예에 의해 더 구체적으로 설명한다.
예 1 내지 9
본 발명의 표면 처리 구리박의 제작 및 평가를 이하와 같이 행하였다.
(1) 전해 구리박의 제작
구리 전해액으로서 이하에 나타나는 조성의 황산산성 황산구리 용액을 사용하고, 음극에 티타늄제의 회전 전극을 사용하고, 양극에는 DSA(치수 안정성 양극)를 사용하여, 용액 온도 45℃, 전류 밀도 55A/dm2로 전해하여, 두께 18㎛의 전해 구리박을 얻었다. 이 전해 구리박의 석출면 및 전극면의 최대 높이 Sz를 ISO25178에 준거하여 레이저 현미경(가부시키가이샤 키엔스제, VK-X100)을 사용하여 측정한바, 석출면의 Sz가 0.5㎛, 전극면의 Sz가 1.2㎛였다. 이 측정은, 전해 구리박의 석출면 및 전극면에 대하여, 각각 면적 22500㎛2의 영역(150㎛×150㎛)의 표면 프로파일을 측정함으로써 행하고, 측정 면적 필터는 사용하지 않았다.
<황산산성 황산구리 용액의 조성>
- 구리 농도: 80g/L
- 황산 농도: 260g/L
- 비스(3-술포프로필)디술피드 농도: 30㎎/L
- 디알릴디메틸암모늄클로라이드 중합체 농도: 50㎎/L
- 염소 농도: 40㎎/L
(2) 조화 처리
상기 얻어진 전해 구리박의 석출면측에 대하여, 이하에 나타나는 조건 A(1단계 도금, 예 1 내지 3 및 5 내지 9) 또는 조건 B(2단계 도금, 예 4)에 의한 조화 처리를 행하였다.
<조건 A(1단계 도금)>
구리 농도 10g/L, 황산 농도 100g/L의 황산구리 용액에 전해 구리박을 침지하고, 액온 30℃, 전류 밀도 40A/dm2의 조건에서 조화 처리를 행하여, 전해 구리박의 석출면측에 조화층을 형성했다.
<조건 B(2단계 도금)>
구리 농도 4g/L, 황산 농도 200g/L의 황산구리 용액에 전해 구리박을 침지하고, 액온 30℃, 전류 밀도 30A/dm2의 조건에서 1단계째의 조화 처리를 행하였다. 그 후, 2단계째의 조화 처리로서, 구리 농도 69g/L, 황산 농도 240g/L의 황산구리 용액에 침지하고, 액온 50℃, 전류 밀도 10A/dm2의 조건에서 씌우기 도금을 행하여, 전해 구리박의 석출면측에 조화층을 형성했다.
(3) 방청 처리
상기 조화 처리 후의 전해 구리박에 대하여 1단계(예 1 내지 7) 또는 2단계(예 8 및 9)의 방청 처리를 행하여, 전해 구리박의 조화층을 형성한 표면에 Zn-Ni-Mo층을 형성했다. 구체적으로는, 1단계째의 처리는, 표 1에 나타나는 Zn, Ni 및 Mo 농도로 피로인산아연(Zn원), 황산니켈(Ni원) 및 몰리브덴산나트륨(Mo원)을 포함하는, 피로인산칼륨 농도 100g/L의 피로인산욕에 전해 구리박을 침지시키고, 액온 40℃, 표 1에 나타나는 전류 밀도 및 처리 시간에서 Zn-Ni-Mo을 전착시킴으로써 행하였다. 2단계째의 처리는, 표 1에 나타나는 Zn 농도로 피로인산아연(Zn원)을 포함하는, 피로인산칼륨 농도 145g/L의 피로인산욕에, 1단계째의 처리를 거친 전해 구리박을 침지시키고, 액온 30℃, 표 1에 나타나는 전류 밀도 및 처리 시간에서 Zn을 전착시킴으로써 행하였다. 이때, Zn 농도, Ni 농도, Mo 농도, 전류 밀도 및 처리 시간을 표 1에 나타낸 바와 같이 적절히 바꿈으로써, Zn-Ni-Mo층 중의 Zn 부착량, Ni 부착량, Mo 부착량 및 Ni/(Zn＋Ni＋Mo)이 다른 다양한 샘플을 제작했다.
(4) 크로메이트 처리
상기 방청 처리를 행한 전해 구리박의 양면에 대하여, 크로메이트 처리를 행하여, Zn-Ni-Mo층 상에 크로메이트층을 형성했다. 이 크로메이트 처리는, 크롬산 농도 1g/L, pH11, 액온 25℃ 및 전류 밀도 1A/dm2의 조건에서 행하였다.
(5) 실란 커플링제 처리
상기 크로메이트층이 형성된 구리박을 수세하고, 그 후 즉시 실란 커플링제 처리를 행하여, 조화 처리면의 크로메이트층 상에 실란 커플링제층을 형성했다. 이 실란 커플링제 처리는, 순수를 용매로 하고, 3-아미노프로필트리메톡시실란 농도가 3g/L인 용액을 사용하여, 이 용액을 샤워링에 의해 조화 처리면에 분사하여 흡착 처리함으로써 행하였다. 실란 커플링제의 흡착 후, 최종적으로 전열기에 의해 수분을 증발시켜, 두께 18㎛의 표면 처리 구리박을 얻었다.
Figure 112020082591124-pct00001
(6) 평가
제작된 표면 처리 구리박에 대하여, 이하에 나타나는 측정 및 평가를 행하였다.
(a) 최대 높이 Sz의 측정
레이저 현미경(가부시키가이샤 키엔스제, VK-X100)을 사용하여, ISO25178에 준거하여 표면 처리 구리박에 있어서의 Zn-Ni-Mo층 측의 표면(즉, 실란 커플링제층의 표면)의 최대 높이 Sz를 측정했다. 또한, 이 Zn-Ni-Mo층 측의 표면의 Sz는 조화층 표면의 Sz가 대략 반영된 것이다. 이 측정은 표면 처리 구리박의 최표면에 있어서의 면적 22500㎛2의 영역 (150㎛×150㎛)의 표면 프로파일을 측정함으로써 행하고, 측정 면적 필터는 사용하지 않았다. 결과는 표 2에 나타나는 바와 같았다.
(b) Zn-Ni-Mo층에 있어서의 각 원소 부착량의 측정
표면 처리 구리박의 Zn-Ni-Mo층 측의 표면에 있어서의 면적 25㎠(5㎝×5㎝)의 영역을 산으로 용해하고, 얻어진 용해액 중의 Zn, Ni 및 Mo의 각 농도를 ICP 발광 분석법에 의해 분석하고, Zn 부착량, Ni 부착량 및 Mo 부착량을 측정했다. 얻어진 측정 결과로부터, Zn 부착량, Ni 부착량 및 Mo 부착량의 합계량에 대한 Ni 부착량의 비율인 Ni/(Zn＋Ni＋Mo)을 산출했다. 결과는 표 2에 나타나는 바와 같았다.
(c) 구리박-기재 사이의 밀착 신뢰성 평가
다양한 상태(예를 들어, 상태, 열부하 후 및 약품 침지 후)의 표면 처리 구리박에 대하여, 절연 기재와의 밀착성을 평가하기 위해, 상태 박리 강도, 땜납 플로 후 박리 강도 및 산 처리 후 박리 강도(내염산 열화율)의 측정을 이하와 같이 행하였다. 결과는 표 2에 나타나는 바와 같았다.
(c-1) 상태 박리 강도
절연 기재로서, 폴리페닐렌에테르와 트리알릴이소시아누레이트와 비스말레이미드 수지를 주성분으로 하는 프리프레그(두께 100㎛) 2매를 준비하여, 적층했다. 이 적층한 프리프레그에, 제작한 표면 처리 구리박을 그 조화 처리면이 프리프레그와 맞닿도록 적층하고, 32kgf/㎠, 205℃에서 120분간의 프레스를 행하여 동장 적층판을 제작했다. 이어서, 이 동장 적층판에 에칭법에 의해 회로 형성을 행하여, 3㎜ 폭의 직선 회로를 구비한 시험 기판을 제작했다. 이렇게 하여 얻어진 직선 회로를, JIS C 5016-1994의 A법(90° 박리)에 준거하여 절연 기재로부터 박리하여 상태 박리 강도(kgf/㎝)를 측정했다. 결과는 표 2에 나타나는 바와 같았다.
(c-2) 땜납 플로 후 박리 강도
박리 강도의 측정에 앞서, 직선 회로를 구비한 시험 기판을 288℃의 땜납욕에 300초간 플로팅한 것 이외는, 상술한 상태 박리 강도와 동일한 수순에 의해, 땜납 플로 후 박리 강도(kgf/㎝)를 측정했다. 결과는 표 2에 나타나는 바와 같았다.
(c-3) 산 처리 후 박리 강도(내염산 열화율)
회로 폭을 0.4㎜로 한 것 이외는, 상술한 상태 박리 강도와 동일한 수순에 의해, 산 처리 전 박리 강도(kgf/㎝)를 측정했다. 또한, (i) 회로 폭을 0.4㎜로 한 것 및 (ii) 박리 강도의 측정에 앞서, 직선 회로를 구비한 시험 기판을, 4mol/L의 염산에 60℃에서 90분간 침지시킨 것 이외는, 상술한 상태 박리 강도와 동일한 수순에 의해, 산 처리 후 박리 강도(kgf/㎝)를 측정했다. 이렇게 하여 얻어진 산 처리 전후에 있어서의 박리 강도로부터 내염산 열화율(％)을 산출했다.
(d) 기재-기재 사이의 밀착 신뢰성 평가
구리박의 에칭 제거를 거쳐서 제작된 다층 적층체에 있어서의 기재-기재 사이의 밀착성을 이하와 같이 평가했다. 먼저, 폴리페닐렌에테르와 트리알릴이소시아누레이트와 비스말레이미드 수지를 주성분으로 하는 프리프레그(두께 100㎛) 2매를 적층한 절연 기재(110)의 양면에, 표면 처리 구리박(112)을 그 조화 처리면이 절연 기재(110)와 맞닿도록 적층하고, 32kgf/㎠, 205℃에서 120분간 프레스하여 제1 동장 적층판(114)을 얻었다(도 1의 (a)). 이 제1 동장 적층판(114)의 양면에 대하여, 산 농도 3mol/L의 염화 제2 구리 에칭액을 사용하여 욕온 50℃에서 에칭을 행하고, 양면에 존재하는 표면 처리 구리박(112)을 용해 제거하고, 표면 처리 구리박(112)의 조화 처리면의 형상이 표면에 전사된 절연 기재(110')를 얻었다(도 1의 (b)). 이 에칭은, 제1 동장 적층판(114)이 길이 약 50㎝의 에칭조 내를 23초로 통과하는(속도 1.3m/분) 조작을 총 2회 실시함으로써 행하였다. 이어서, 에칭 처리 후의 절연 기재(110')에 대하여, 순수 세정, 희염산(농도 10체적％) 세정 및 순수 세정을 차례로 행하였다. 세정 후의 절연 기재(110')를 80℃의 클린 오븐 내에서 20분간 건조시켰다. 건조한 절연 기재(110')의 양면에 상술한 두께 100㎛의 프리프레그(116) 및 표면 처리 구리박(112)을 차례로 적층하고, 32kgf/㎠, 205℃에서 120분간 프레스하여 제2 동장 적층판(118)으로 했다(도 1의 (c)). 이 제2 동장 적층판(118)의 양면에 대하여, 산 농도 3mol/L의 염화 제2 구리 에칭액을 사용하여 욕 온 50℃에서 에칭을 행하고, 양면에 존재하는 표면 처리 구리박(112)을 용해 제거하여, 평가용 샘플(120)을 제작했다(도 1의 (d)). 이 평가용 샘플(120)로부터 5㎝×10㎝의 사이즈의 2매의 시험편을 잘라냈다. 이들 시험편을 PCT(Pressure Cooker Test) 시험기에 투입하고, 2기압, 121℃, 100％RH의 조건에서 50분간 흡습시켰다. 흡습 후의 시험편을 PCT 시험기로부터 취출하고, 수분을 닦아낸 후, 취출로부터 10분 이내에 땜납 딥을 행하였다. 이 땜납 딥은 288℃의 땜납욕에 시험편을 20초간 침지시키는 조작을 총 20회 실시함으로써 행하였다. 땜납 딥 후, 시험편에 있어서의 팽창(즉, 적층체 내부에 있어서의 기재 사이의 박리가 가져오는 기포상의 간극)의 유무를 눈으로 확인하여, 2매의 시험편 중 적어도 1매에 팽창이 발생하는 경우에 팽창 있음이라고 판정했다. 또한, 발생한 팽창은 구리박의 에칭 후에 잔존하는 방청 처리층의 잔사에 기인하는 것이라고 생각되었다. 결과는 표 2에 나타나는 바와 같았다.
Figure 112020082591124-pct00002

Claims (8)

  1. 적어도 한쪽 면에 절연 기재가 적층되기 위한 표면 처리 구리박이며,
    구리박과,
    상기 구리박의 상기 절연 기재측 면에 마련되고, Zn 부착량이 3㎎/㎡ 이상 100㎎/㎡ 이하, Ni 부착량이 5㎎/㎡ 이상 60㎎/㎡ 이하 및 Mo 부착량이 2.0㎎/㎡ 이상 40㎎/㎡ 이하이고, 또한 상기 Zn 부착량, 상기 Ni 부착량 및 상기 Mo 부착량의 합계량에 대한 상기 Ni 부착량의 비율인 Ni/(Zn＋Ni＋Mo)이 0.40 이상 0.80 이하인, Zn-Ni-Mo층을
    구비한, 표면 처리 구리박.
  2. 제1항에 있어서, 상기 구리박과 상기 Zn-Ni-Mo층 사이에, 복수의 조화 입자로 구성되는 조화층을 더 구비한, 표면 처리 구리박.
  3. 제1항 또는 제2항에 있어서, ISO25178에 준거하여 측정되는, 상기 표면 처리 구리박의 상기 Zn-Ni-Mo층 측의 표면의 최대 높이 Sz가 7.0㎛ 이하인, 표면 처리 구리박.
  4. 제1항 또는 제2항에 있어서, 상기 Zn-Ni-Mo층의 표면에 크로메이트층 및/또는 실란 커플링제층을 더 구비한, 표면 처리 구리박.
  5. 제1항 또는 제2항에 기재된 표면 처리 구리박과,
    상기 표면 처리 구리박의 상기 적어도 한쪽 면에 마련되는 절연 기재를
    구비한, 동장 적층판.
  6. 제5항에 있어서, 상기 절연 기재의 유전 정접이, 주파수 10㎓에 있어서 0.004 이하인, 동장 적층판.
  7. 제1항 또는 제2항에 기재된 표면 처리 구리박을 사용하여 프린트 배선판을 제조하는 것을 특징으로 하는, 프린트 배선판의 제조 방법.
  8. 제5항에 기재된 동장 적층판을 사용하여 프린트 배선판을 제조하는 것을 특징으로 하는, 프린트 배선판의 제조 방법.
KR1020207022790A 2018-03-27 2019-03-22 표면 처리 구리박, 동장 적층판 및 프린트 배선판의 제조 방법 KR102382750B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018059562 2018-03-27
JPJP-P-2018-059562 2018-03-27
PCT/JP2019/012236 WO2019188837A1 (ja) 2018-03-27 2019-03-22 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20200105705A KR20200105705A (ko) 2020-09-08
KR102382750B1 true KR102382750B1 (ko) 2022-04-08

Family

ID=68061792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207022790A KR102382750B1 (ko) 2018-03-27 2019-03-22 표면 처리 구리박, 동장 적층판 및 프린트 배선판의 제조 방법

Country Status (5)

Country Link
JP (1) JP6975845B2 (ko)
KR (1) KR102382750B1 (ko)
CN (1) CN111902570B (ko)
TW (1) TWI691623B (ko)
WO (1) WO2019188837A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023040316A (ja) * 2020-02-21 2023-03-23 三井金属鉱業株式会社 表面処理金属箔及び金属張積層板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142389A (ja) 1985-12-17 1987-06-25 福田金属箔粉工業株式会社 印刷回路用銅箔およびその製造方法
JPH0453180A (ja) * 1990-06-18 1992-02-20 Mitsubishi Gas Chem Co Inc 高周波用銅張基板の製造法
JP2002329959A (ja) * 2001-04-27 2002-11-15 Hitachi Chem Co Ltd プリント配線板およびその製造方法
JP2005353918A (ja) * 2004-06-11 2005-12-22 Hitachi Cable Ltd プリント配線板用銅箔及びその製造方法
JP2008179127A (ja) * 2007-01-15 2008-08-07 Ls Cable Ltd 銅箔積層構造体及び銅箔の表面処理方法
JP5129642B2 (ja) 2007-04-19 2013-01-30 三井金属鉱業株式会社 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
KR101295472B1 (ko) * 2008-12-26 2013-08-09 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 전자 회로용 압연 동박 또는 전해 동박 및 이들을 사용한 전자 회로의 형성 방법
JP5634103B2 (ja) * 2010-04-06 2014-12-03 福田金属箔粉工業株式会社 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
JP6111017B2 (ja) * 2012-02-03 2017-04-05 Ｊｘ金属株式会社 プリント配線板用銅箔及びそれを用いた積層体、プリント配線板及び電子部品
JP2016084533A (ja) * 2014-10-22 2016-05-19 Ｊｘ金属株式会社 表面処理金属材、キャリア付金属箔、コネクタ、端子、積層体、シールドテープ、シールド材、プリント配線板、金属加工部材、電子機器の製造方法、及び、プリント配線板の製造方法
KR20170038969A (ko) * 2015-09-30 2017-04-10 일진머티리얼즈 주식회사 표면처리동박 및 그의 제조방법
EP3489292B1 (en) * 2016-07-25 2021-12-08 Nitto Denko Corporation Low-dielectric porous polymer film and film for millimeter-wave antenna

Also Published As

Publication number Publication date
CN111902570B (zh) 2022-11-08
CN111902570A (zh) 2020-11-06
WO2019188837A1 (ja) 2019-10-03
TW201942422A (zh) 2019-11-01
TWI691623B (zh) 2020-04-21
KR20200105705A (ko) 2020-09-08
JP6975845B2 (ja) 2021-12-01
JPWO2019188837A1 (ja) 2020-12-10

Similar Documents

Publication Publication Date Title
JP6945523B2 (ja) 表面処理銅箔、キャリア付銅箔、並びにそれらを用いた銅張積層板及びプリント配線板の製造方法
TWI630289B (zh) Roughened copper foil, copper laminated board and printed circuit board
TWI719567B (zh) 粗糙化處理銅箔、附載體之銅箔、覆銅層合板及印刷配線板
CN107923047B (zh) 粗糙化处理铜箔、覆铜层叠板及印刷电路板
TWI452953B (zh) Copper cladding for printed circuit boards and copper clad laminates for printed circuit boards
US10244635B2 (en) Production method for copper-clad laminate plate
CN112204171B (zh) 粗化处理铜箔、贴铜叠层板和印刷电路板
KR101713505B1 (ko) 캐리어박이 구비된 구리박, 구리 클래드 적층판 및 프린트 배선판
KR102647658B1 (ko) 조화 처리 구리박, 캐리어를 구비한 구리박, 동장 적층판 및 프린트 배선판
CN112969824A (zh) 表面处理铜箔、带载体的铜箔、覆铜层叠板及印刷电路板
CN115413301A (zh) 粗糙化处理铜箔、覆铜层叠板及印刷电路板
TWI756039B (zh) 粗糙化處理銅箔、附有載體銅箔、覆銅層壓板及印刷配線板
KR102382750B1 (ko) 표면 처리 구리박, 동장 적층판 및 프린트 배선판의 제조 방법
KR20010102562A (ko) 표면처리 동박과 그 표면처리 동박의 제조방법 및 그표면처리 동박을 사용한 동 클래드 적층판
TWI626873B (zh) 印刷配線板之製造方法
TWI756038B (zh) 粗糙化處理銅箔、附有載體銅箔、覆銅層壓板及印刷配線板
CN111757607B (zh) 表面处理铜箔、覆铜层叠板及印制布线板
TWI805902B (zh) 表面處理銅箔、覆銅積層板及印刷線路板
WO2022255422A1 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
KR20230141859A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판
KR20230161954A (ko) 조화 처리 구리박, 동장 적층판 및 프린트 배선판
KR20240017841A (ko) 조화 처리 동박, 동장 적층판 및 프린트 배선판
TW202135605A (zh) 表面處理金屬箔及貼金屬層積板
KR101400778B1 (ko) 레이저 가공용 동박, 이를 채용한 동부착적층판 및 상기 동박의 제조방법
JP2012235062A (ja) 積層体及びこれを用いたプリント配線板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right